JP6488784B2 - 回路装置、物理量検出装置、電子機器及び移動体 - Google Patents

Description

本発明は、回路装置、物理量検出装置、電子機器及び移動体等に関する。

従来より、物理量トランスデューサーからの検出信号に基づいて物理量を検出する回路装置が知られている。ジャイロセンサーを例にとれば、回路装置は物理量として角速度等を検出する。ジャイロセンサーは、例えばデジタルカメラ、スマートフォン等の電子機器や、車、飛行機等の移動体に組み込まれ、検出された角速度等の物理量を用いて、手振れ補正、姿勢制御、ＧＰＳ自律航法等が行われる。

このようなジャイロセンサーの回路装置の従来技術としては、例えば特許文献１に開示される技術がある。

特開２００８−１２２１２２号公報

この従来技術では、検出回路の第１、第２のＱ／Ｖ変換回路（電荷／電圧変換回路）の後段に、ゲイン調整アンプなどの差動信号処理回路が設けられている。この差動信号処理回路は、第１、第２のＱ／Ｖ変換回路からの第１、第２の信号の差動成分を増幅して、後段の回路に出力する。

しかしながら、これまでは、このような差動信号処理回路の故障検出を行うことができなかった。例えば検出回路全体としての故障検出は可能であったが、差動信号処理回路の故障を個別的に検出することはできなかった。例えば、実際には差動信号処理回路が故障しているのに、差動成分については正常に差動増幅しているように見えるケースなどにおいては、検出回路全体としての故障検出では、差動信号処理回路の適正な故障検出を実現できない。従って、回路装置が実動作している間に、差動信号処理回路に経時的に故障が発生した場合に、これに適切に対処することができず、信頼性の低下等の問題が生じる。

本発明の幾つかの態様によれば、差動信号処理回路の故障を適正に検出できる回路装置、物理量検出装置、電子機器及び移動体等を提供できる。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または態様として実現することが可能である。

本発明の一態様は、差動信号を構成する第１及び第２の信号のうちの前記第１の信号が非反転入力端子に入力される第１の演算増幅器と、前記第１及び第２の信号のうちの前記第２の信号が非反転入力端子に入力される第２の演算増幅器と、第１のノードの電圧と前記第１の演算増幅器の出力端子の電圧を電圧分割し、前記電圧分割により得られた電圧に、前記第１の演算増幅器の反転入力端子を設定する第１の電圧分割回路と、前記第１のノードの電圧と前記第２の演算増幅器の出力端子の電圧を電圧分割し、電圧分割により得られた電圧に、前記第２の演算増幅器の反転入力端子を設定する第２の電圧分割回路と、前記第１のノードの電圧である監視電圧に基づいて故障検出を行う故障検出回路と、を含む回路装置に関係する。

本発明の一態様では、差動信号を構成する第１、第２の信号のうちの第１の信号が非反転入力端子に入力される第１の演算増幅器と、第２の信号が非反転入力端子に入力される第２の演算増幅器が設けられる。そして第１のノードの電圧と第１の演算増幅器の出力端子の電圧を電圧分割することで、第１の演算増幅器の反転入力端子の電圧が設定される。また第１のノードの電圧と第２の演算増幅器の出力端子の電圧を電圧分割することで、第２の演算増幅器の反転入力端子の電圧が設定される。このような構成にすることで、第１、第２の演算増幅器の出力信号が、差動の出力信号になり、差動入力・差動出力の差動信号処理回路を実現できる。そして本発明の一態様では、このように構成された差動信号処理回路の第１のノードの電圧を監視電圧として、故障検出が行われる。このようにすれば、第１、第２の電圧分割回路を構成する回路素子を有効活用して、故障を検出できるようになる。従って、回路規模の増加を最小限に抑えながら、差動信号処理回路の故障を適正に検出できる回路装置の提供が可能になる。

また本発明の一態様では、前記第１の電圧分割回路は、前記第１のノードと、前記第１の演算増幅器の前記反転入力端子との間に設けられる第１の抵抗素子と前記第１の演算増幅器の前記反転入力端子と、前記第１の演算増幅器の前記出力端子との間に設けられる第２の抵抗素子と、を含み、前記第２の電圧分割回路は、前記第１のノードと、前記第２の演算増幅器の前記反転入力端子との間に設けられる第３の抵抗素子と前記第２の演算増幅器の前記反転入力端子と、前記第２の演算増幅器の前記出力端子との間に設けられる第４の抵抗素子と、を含んでもよい。

このようにすれば、第１のノードの電圧と、第１の演算増幅器の出力端子の電圧を、第１、第２の抵抗素子により電圧分割した電圧に、第１の演算増幅器の反転入力端子の電圧を設定できる。また第１のノードの電圧と、第２の演算増幅器の出力端子の電圧を、第３、第４の抵抗素子により電圧分割した電圧に、第２の演算増幅器の反転入力端子の電圧を設定できる。そして、第１の抵抗素子の一端と第３の抵抗素子の一端とが共通接続される第１のノードの電圧を、監視電圧として、差動信号処理回路の故障検出を実現できるようになる。

また本発明の一態様では、前記第１及び第２の抵抗素子の少なくとも一方と、前記第３及び第４の抵抗素子の少なくとも一方とは、抵抗値が可変の抵抗素子であってもよい。

このようにすれば、第１、第２の抵抗素子の少なくとも一方と、第３、第４の抵抗素子の少なくとも一方を可変に調整することで、差動入力・差動出力のゲイン調整アンプを実現できるようになる。

また本発明の一態様では、前記第１の信号は、アナログコモン電圧を基準として正極側又は負極側に変化する信号であり、前記第２の信号は、前記アナログコモン電圧を基準として正極側又は負極側に変化する信号であり、前記故障検出回路は、前記監視電圧が、前記アナログコモン電圧を基準とした判定電圧範囲内にあるか否かを検出することで、故障検出を行ってもよい。

このようにすれば、例えば、監視電圧が、アナログコモン電圧を基準とした判定電圧範囲内にある場合には、正常状態であると判定し、当該監視電圧が、判定電圧範囲外にある場合には、故障が発生した可能性があると判定できるようになる。

また本発明の一態様では、前記故障検出回路は、前記監視電圧が、高電位側の閾値電圧と低電位側の閾値電圧との間の前記判定電圧範囲内にあるか否かを検出することで、故障検出を行ってもよい。

このようにすれば、例えば、監視電圧が、高電位側の閾値電圧と低電位側の閾値電圧で規定される判定電圧範囲内にある場合には、正常状態であると判定し、監視電圧が、判定電圧範囲外にある場合には、故障が発生した可能性があると判定できるようになる。

また本発明の一態様では、物理量トランスデューサーを駆動する駆動回路と、前記物理量トランスデューサーからの第１及び第２の検出信号が入力される検出回路を含み、前記検出回路は、前記第１及び第２の演算増幅器及び前記第１及び第２の電圧分割回路により構成され、前記第１及び第２の検出信号に対応する前記第１及び第２の信号が入力されるゲイン調整アンプを含んでもよい。

このようにすれば、駆動回路により駆動される物理量トランスデューサーからの第１、第２の検出信号に基づき検出動作を行う検出回路のゲイン調整アンプを、第１、第２の演算増幅器と第１、第２の電圧分割回路とにより実現することが可能になる。そして、このような構成の検出回路において、ゲイン調整アンプの個別的な故障検出が可能になり、信頼性の向上等を図れる。

また本発明の一態様では、前記ゲイン調整アンプの後段側に設けられ、前記駆動回路からの同期信号に基づいて同期検波を行う同期検波回路を含んでもよい。

このようにすれば、第１、第２の検出信号に含まれる所望信号を、同期検波により抽出する構成の検出回路において、ゲイン調整アンプの個別的な故障検出が可能になり、信頼性の向上等を図れる。

また本発明の一態様では、前記検出回路は、前記ゲイン調整アンプの前段側に設けられ、前記第１、第２の信号を出力する差動増幅回路を含んでもよい。

このようにすれば、差動増幅回路により差動増幅された第１、第２の信号を、ゲイン調整アンプに入力して、そのゲインを可変に調整できるようになる。

また本発明の一態様では、前記検出回路は、前記差動増幅回路の前段側に設けられ、前記第１の検出信号が入力される第１の電荷／電圧変換回路と、前記差動増幅回路の前段側に設けられ、前記第２の検出信号が入力される第２の電荷／電圧変換回路と、を含んでもよい。

このようにすれば、電荷信号である第１、第２の検出信号を、第１、第２の電荷／電圧変換回路により電圧信号に変換して、第１、第２の検出信号に対応する電圧信号の第１、第２の信号を、ゲイン調整アンプに入力できるようになる。そして、このような構成の検出回路において、ゲイン調整アンプの個別的な故障検出が可能になり、信頼性の向上等を図れる。

また本発明の他の態様は、上記に記載の回路装置と、前記物理量トランスデューサーと、を含む物理量検出装置に関係する。

また本発明の他の態様は、上記に記載の回路装置を含む電子機器に関係する。

また本発明の他の態様は、上記に記載の回路装置を含む移動体に関係する。

本実施形態の回路装置の基本構成例。 回路装置の詳細な構成例。 図３（Ａ）、図３（Ｂ）は回路装置の動作を説明する信号波形図。 回路装置の全体的なシステム構成例。 検出回路の構成例。 本実施形態の回路装置、電子機器、ジャイロセンサー（物理量検出装置）の構成例。 駆動回路、検出回路の詳細な構成例。 検出回路の更に詳細な構成例。 アナログコモン電圧生成回路の構成例。 診断回路による自己診断について説明する信号波形図。 回路装置の動作を説明する動作シーケンス図。 図１２（Ａ）〜図１２（Ｄ）は本実施形態の回路装置が組み込まれる移動体、電子機器の例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．回路装置
図１に本実施形態の回路装置の基本的な構成例を示す。本実施形態の回路装置は、第１、第２の演算増幅器ＯＰＤ１、ＯＰＤ２と、第１、第２の電圧分割回路７７、７８を含む。これらの第１、第２の演算増幅器ＯＰＤ１、ＯＰＤ２と第１、第２の電圧分割回路７７、７８によりゲイン調整アンプ７６（広義には差動信号処理回路）が構成される。更に本実施形態の回路装置は故障検出回路１６０を含む。

第１の演算増幅器ＯＰＤ１は、差動信号を構成する第１、第２の信ＱＣ１、号ＱＣ２のうち第１の信号ＱＣ１が、非反転入力端子（第１の入力端子）に入力される。第２の演算増幅器ＯＰＤ２は、第２の信号ＱＣ２が、非反転入力端子（第１の入力端子）に入力される。

第１の電圧分割回路７７は、第１のノードＮＤ５の電圧（ＶＡ）と、第１の演算増幅器ＯＰＤ１の出力端子の電圧（出力信号ＱＤ１の電圧）を電圧分割する。そして電圧分割により得られた電圧ＶＤ１に、第１の演算増幅器ＯＰＤ１の反転入力端子を設定する。例えば、第１の電圧分割回路７７は、第１のノードＮＤ５と第１の演算増幅器ＯＰＤ１の出力端子のノードＮＤ１との間に設けられ、電圧分割により得られた電圧ＶＤ１を、第１の演算増幅器ＯＰＤ１の反転入力端子のノードＮＤ３に生成する。ここで電圧ＶＤ１は、第１の演算増幅器ＯＰＤ１による仮想接地（バーチャルショート）により、第１の信号ＱＣ１の電圧と等しくなる。

第２の電圧分割回路７８は、第１のノードＮＤ５の電圧（ＶＡ）と、第２の演算増幅器ＯＰＤ２の出力端子の電圧（出力信号ＱＤ２の電圧）を電圧分割する。そして電圧分割により得られた電圧ＶＤ２に、第２の演算増幅器ＯＰＤ２の反転入力端子を設定する。例えば、第２の電圧分割回路７８は、第１のノードＮＤ５と第２の演算増幅器ＯＰＤ２の出力端子のノードＮＤ２との間に設けられ、電圧分割により得られた電圧ＶＤ２を、第２の演算増幅器ＯＰＤ２の反転入力端子のノードＮＤ４に生成する。ここで電圧ＶＤ２は、第２の演算増幅器ＯＰＤ２による仮想接地により、第２の信号ＱＣ２の電圧と等しくなる。

本実施形態では、これらの第１の演算増幅器ＯＰＤ１と第１の電圧分割回路７７とにより、例えば第１のアンプＡＭＤ１が構成される。また第２の演算増幅器ＯＰＤ２と第２の電圧分割回路７８とにより、例えば第２のアンプＡＭＤ２が構成される。また、第１のアンプＡＭＤ１の第１の電圧分割回路７７の一端と、第２のアンプＡＭＤ２の第２の電圧分割回路７８の一端とが、ノードＮＤ５に共通接続される。このようにして、これらの第１のアンプＡＭＤ１と第２のアンプＡＭＤ２により、計測アンプ（instrumentation amplifier）が構成されることになる。

そして故障検出回路１６０は、第１のノードＮＤ５の電圧である監視電圧ＶＡに基づいて故障検出を行う。即ち、第１の電圧分割回路７７の一端と第２の電圧分割回路７８の一端とが共通接続されるノードＮＤ５の電圧を、監視電圧ＶＡとして、故障検出を行う。

例えばゲイン調整アンプ７６に入力される第１の信号ＱＣ１は、アナログコモン電圧を基準（中心）として正極側又は負極側に変化する信号である。第２の信号ＱＣ２も、アナログコモン電圧を基準（中心）として正極側又は負極側に変化する信号である。例えば第１の信号ＱＣ１が、アナログコモン電圧を基準として正極性の電圧である場合には、第２の信号ＱＣ２は、アナログコモン電圧を基準として負極性の電圧になる。第１の信号ＱＣ１が、アナログコモン電圧を基準として負極性の電圧である場合には、第２の信号ＱＣ２は、アナログコモン電圧を基準として正極性の電圧になる。

このようにゲイン調整アンプ７６に入力される第１、第２の信号ＱＣ１、ＱＣ２が、アナログコモン電圧を基準として正極側又は負極側に変化する信号である場合に、ゲイン調整アンプ７６の出力信号ＱＤ１、ＱＤ２も、アナログコモン電圧を基準（中心）として正極側又は負極側に変化する信号になる。例えば、出力信号ＱＤ１が、アナログコモン電圧を基準として正極性の電圧である場合には、出力信号ＱＤ２は、アナログコモン電圧を基準として負極性の電圧になる。出力信号ＱＤ１が、アナログコモン電圧を基準として負極性の電圧である場合には、出力信号ＱＤ２は、アナログコモン電圧を基準として正極性の電圧になる。

そして故障検出回路１６０は、監視電圧ＶＡが、アナログコモン電圧を基準（中心）とした判定電圧範囲内にあるか否かを検出することで、故障検出を行う。例えば故障検出回路１６０は、監視電圧が、高電位側の閾値電圧と低電位側の閾値電圧との間の判定電圧範囲内にあるか否かを検出することで、故障検出を行う。そして監視結果信号ＤＧＤ（診断信号、故障検出信号）を出力する。

このように本実施形態では、ゲイン調整アンプ７６（差動信号処理回路）を、２つのアンプＡＭＤ１、ＡＭＤ２により構成される計測アンプにより実現している。

即ち、通常は、１つの全差動アンプを用いて、差動入力・差動出力のゲイン調整アンプ７６を実現するのが一般的である。

本実施形態では、これに敢えて反して、シングルエンド入力・シングルエンド出力の２つのアンプＡＭＤ１、ＡＭＤ２により構成される計測アンプを用いて、差動入力・差動出力のゲイン調整アンプ７６を実現する。

そして、アンプＡＭＤ１、ＡＭＤ２が有する第１、第２の電圧分割回路７７、７８を有効活用して、第１、第２の電圧分割回路７７、７８の一端が共通接続されるノードＮＤ５の電圧を、監視電圧ＶＡとして、故障検出を行う。こうすることで、ゲイン調整アンプ７６の適正な故障を検出できる。例えば通常の差動入力・差動出力の全差動アンプでは、回路に故障があっても、その差動成分については適正に増幅しているように見えるケースがあり、このようなケースの場合には、ゲイン調整アンプ７６の適正な故障検出を実現できないおそれがある。

この点、本実施形態では、ゲイン調整アンプ７６を、２つのシングルエンド入力・シングルエンド出力のアンプＡＭＤ１、ＡＭＤ２により構成される計測アンプにより実現しているため、故障検出回路１６０が、ノードＮＤ５の監視電圧ＶＡに基づき故障検出を行うことで、上記のようなケースの故障も適正に検出することが可能になる。

図２に本実施形態の回路装置の詳細な構成例を示す。図２では、第１の電圧分割回路７７は、第１、第２の抵抗素子ＲＤ１、ＲＤ２を有し、第２の電圧分割回路７８は、第３、第４の抵抗素子ＲＤ３、ＲＤ４を有する。

第１の抵抗素子ＲＤ１は、ノードＮＤ５と、第１の演算増幅器ＯＰＤ１の反転入力端子（ＮＤ３）との間に設けられる。第２の抵抗素子ＲＤ２は、第１の演算増幅器ＯＰＤ１の反転入力端子（ＮＤ３）と、第１の演算増幅器ＯＰＤ１の出力端子（ＮＤ１）との間に設けられる。これらの第１、第２の抵抗素子ＲＤ１、ＲＤ２は、抵抗値が可変の抵抗素子である。なお、ＲＤ１、ＲＤ２の両方が、抵抗値が可変な抵抗素子である必要は無く、ＲＤ１、ＲＤ２の少なくとも一方の抵抗素子が、抵抗値が可変な抵抗素子であればよい。またゲイン調整機能が不要である場合には、ＲＤ１、ＲＤ２の抵抗値は固定値であってもよい。

そして、これらの第１、第２の抵抗素子ＲＤ１、ＲＤ２により、ノードＮＤ５の電圧（ＶＡ）と、第１の演算増幅器ＯＰＤ１の出力端子の電圧（信号ＱＤ１の電圧）を電圧分割し、電圧分割により得られた電圧ＶＤ１に、第１の演算増幅器ＯＰＤ１の反転入力端子を設定できる。

第３の抵抗素子ＲＤ３は、ノードＮＤ５と、第２の演算増幅器ＯＰＤ２の反転入力端子（ＮＤ４）との間に設けられる。第４の抵抗素子ＲＤ４は、第２の演算増幅器ＯＰＤ２の反転入力端子（ＮＤ４）と、第２の演算増幅器ＯＰＤ２の出力端子（ＮＤ２）との間に設けられる。これらの第３、第４の抵抗素子ＲＤ３、ＲＤ４は抵抗値が可変の抵抗素子である。なお、ＲＤ３、ＲＤ４の両方が、抵抗値が可変な抵抗素子である必要は無く、ＲＤ３、ＲＤ４の少なくとも一方の抵抗素子が、抵抗値が可変な抵抗素子であればよい。またゲイン調整機能が不要である場合には、ＲＤ３、ＲＤ４の抵抗値は固定値であってもよい。また抵抗素子ＲＤ１〜ＲＤ４は例えばポリ抵抗（ポリシリコン抵抗）などにより実現できる。

これらの第３、第４の抵抗素子ＲＤ３、ＲＤ４により、ノードＮＤ５の電圧（ＶＡ）と、第２の演算増幅器ＯＰＤ２の出力端子の電圧（信号ＱＤ２の電圧）を電圧分割し、電圧分割により得られた電圧ＶＤ２に、第２の演算増幅器ＯＰＤ２の反転入力端子を設定できる。

このように本実施形態では、ゲイン調整アンプ７６を、アンプＡＭＤ１、ＡＭＤ２により構成し、アンプＡＭＤ１の抵抗素子ＲＤ１の一端とアンプＡＭＤ２の抵抗素子ＲＤ３の一端とを、ノードＮＤ５に共通接続している。

このような構成にすることで、ゲイン調整アンプ７６は、差動の信号ＱＣ１、ＱＣ２が入力された場合に、差動の信号ＱＤ１、ＱＤ２を後段の回路に出力できるようになる。即ち、ゲイン調整アンプ７６は、アナログコモン電圧を基準として正極側又は負極側に変化する差動の信号ＱＣ１、ＱＣ２が入力され場合に、アナログコモン電圧を基準として正極側又は負極側に変化する差動の信号ＱＤ１、ＱＤ２を出力する。これにより、差動入力・差動出力のゲイン調整アンプ７６を実現できる。即ち、全差動アンプを用いなくても、アンプＡＭＤ１、ＡＭＤ２により構成される計測アンプにより、差動入力・差動出力のゲイン調整アンプ７６を実現できるようになる。

また本実施形態では、アンプＡＭＤ１の抵抗素子ＲＤ１の一端とアンプＡＭＤ２の抵抗素子ＲＤ３の一端とが共通接続されるノードＮＤ５の電圧を、監視電圧ＶＡとして、故障検出回路１６０に入力している。そして故障検出回路１６０は、この監視電圧ＶＡに基づいて、ゲイン調整アンプ７６の故障検出を行っている。

このように本実施形態では、アンプＡＭＤ１が有する抵抗素子ＲＤ１及びＲＤ２と、アンプＡＭＤ２が有する抵抗素子ＲＤ３及びＲＤ４を有効活用した電圧分割により、監視電圧ＶＡを生成している。

即ち、本実施形態の比較例の手法として、ゲイン調整アンプ７６の出力信号ＱＤ１の電圧とＱＤ２の電圧を電圧分割する回路を、別個に設けて、この電圧分割により得られた電圧を監視電圧として、故障検出を行う手法が考えられる。

しかしながら、この比較例の手法では、ゲイン調整アンプ７６とは別に、複数の抵抗素子により構成される電圧分割回路を用意する必要があり、回路規模が増加してしまう。特に、電圧分割回路の抵抗素子は、貫通電流の経路となるため、低消費電力化のためには、その抵抗値を大きくする必要がある。そして、抵抗素子の抵抗値を大きくすると、抵抗素子のレイアウト面積が増加して、回路規模が大幅に増加する。

この点、本実施形態では、ゲイン調整のために使用される抵抗素子ＲＤ１及びＲＤ２と抵抗素子ＲＤ３及びＲＤ４を有効活用して、監視電圧ＶＡを生成している。即ち、ゲイン調整アンプ７６の出力信号ＱＤ１の電圧と、出力信号ＱＤ２の電圧とを、アンプＡＭＤ１の抵抗素子ＲＤ１及びＲＤ２と、アンプＡＭＤ２の抵抗素子ＲＤ３及びＲＤ４とを用いて、電圧分割することで、ノードＮＤ５に監視電圧ＶＡを生成し、故障検出回路１６０に入力する。従って、電圧分割回路を実現するための新たな抵抗素子を設ける必要がなくなり、回路規模をそれほど増加させることなく、監視電圧ＶＡに基づく故障検出を実現できるようになる。

そして故障検出回路１６０は、ノードＮＤ５の監視電圧ＶＡに基づいて、ゲイン調整アンプ７６の故障検出を行っている。即ち故障検出回路１６０は、抵抗素子ＲＤ１及びＲＤ２と抵抗素子ＲＤ３及びＲＤ４との電圧分割により得られた監視電圧ＶＡが、アナログコモン電圧ＶＣＭを基準（中心）とした判定電圧範囲内にあるか否かを検出することで、故障検出を行う。例えば、監視電圧ＶＡが、高電位側の閾値電圧ＶＴＨと低電位側の閾値電圧ＶＴＬとの間の判定電圧範囲内にあるか否かを検出することで、故障検出を行う。

具体的には故障検出回路１６０は、コンパレーターＣＰＤ１、ＣＰＤ２と、ＯＲ回路ＯＲＤ１を有する。コンパレーターＣＰＤ１の反転入力端子には、高電位側の閾値電圧ＶＴＨが入力され、非反転入力端子には、監視電圧ＶＡが入力される。コンパレーターＣＰ２２の反転入力端子には、監視電圧ＶＡが入力され、非反転入力端子には、低電位側の閾値電圧ＶＴＬが入力される。ＯＲ回路ＯＲＤ１は、コンパレーターＣＰＤ１、ＣＰＤ２の出力信号が入力され、監視結果信号ＤＧＤ（診断信号、故障検出信号）を出力する。

例えば監視電圧ＶＡが、閾値電圧ＶＴＨと閾値電圧ＶＴＬとの間の判定電圧範囲内である場合には、監視結果信号ＤＧＤがＬレベルになり、故障が非検出であることが伝えられる。一方、監視電圧ＶＡが、判定電圧範囲外である場合には、監視結果信号ＤＧＤがＨレベルになり、故障が検出されたことが伝えられる。

例えば図２において抵抗素子ＲＤ１〜ＲＤ４は抵抗値が可変の抵抗素子になっており、これらの抵抗素子の抵抗値を調整することで、ゲイン調整アンプ７６におけるゲインＧＤが調整される。例えば抵抗素子ＲＤ１、ＲＤ３の抵抗値をＲ１とし、抵抗素子ＲＤ２、ＲＤ４の抵抗値をＲ２とし、基準抵抗値をＲとする。すると、ゲインＧＤに設定するための抵抗値Ｒ１、Ｒ２は、Ｒ１＝Ｒ／ＧＤ、Ｒ２＝Ｒ×（１−１／ＧＤ）と表すことができる。

そして、演算増幅器ＯＰＤ１による仮想接地により、演算増幅器ＯＰＤ１の反転入力端子のノードＮＤ３の電圧ＶＤ１は、信号ＱＣ１の電圧と等しくなる。従って、下式（１）が成り立つ。

ＱＤ１＝ＶＡ＋｛（Ｒ１＋Ｒ２）／Ｒ１｝×（ＶＤ１−ＶＡ）
＝ＶＡ＋｛（Ｒ１＋Ｒ２）／Ｒ１｝×（ＱＣ１−ＶＡ） （１）
また、演算増幅器ＯＰＤ２による仮想接地により、演算増幅器ＯＰＤ２の反転入力端子のノードＮＤ４の電圧ＶＤ２は、信号ＱＣ２の電圧と等しくなる。従って、下式（２）が成り立つ。

ＱＤ２＝ＶＡ＋｛（Ｒ１＋Ｒ２）／Ｒ１｝×（ＶＤ２−ＶＡ）
＝ＶＡ＋｛（Ｒ１＋Ｒ２）／Ｒ１｝×（ＱＣ２−ＶＡ） （２）
また、上述のように、ゲイン調整アンプ７６のゲインＧＤにより、Ｒ１＝Ｒ／ＧＤ、Ｒ２＝Ｒ×（１−１／ＧＤ）と表されるため、下式（３）が成り立つ。

（Ｒ１＋Ｒ２）／Ｒ１＝ＧＤ （３）
従って、上式（１）、（２）は、下式（４）、（５）のように表すことができる。

ＱＤ１＝ＶＡ＋ＧＤ×（ＱＣ１−ＶＡ）
＝（１−ＧＤ）×ＶＡ＋ＧＤ×ＱＣ１ （４）
ＱＤ２＝ＶＡ＋ＧＤ×（ＱＣ２−ＶＡ）
ＱＤ２＝（１−ＧＤ）×ＶＡ＋ＧＤ×ＱＣ２ （５）
ここで監視電圧ＶＡは、信号ＱＤ１の電圧と信号ＱＤ２の電圧を、抵抗値がＲ１＋Ｒ２となる抵抗素子ＲＤ１及びＲＤ２と、抵抗値がＲ１＋Ｒ２となる抵抗素子ＲＤ３及びＲＤ４とで、電圧分割した電圧である。即ち、監視電圧ＶＡは、信号ＱＤ１の電圧と信号ＱＤ２の電圧の中点電圧であり、ＶＡ＝（ＱＤ１＋ＱＤ２）／２と表される。従って、下式（６）が成り立つ。

ＱＤ１＋ＱＤ２＝２×ＶＡ （６）
また上式（４）、（５）より、下式（７）が導かれる。

ＱＤ１−ＱＤ２
＝｛（１−ＧＤ）×ＶＡ＋ＧＤ×ＱＣ１｝−｛（１−ＧＤ）×ＶＡ＋ＧＤ×ＱＣ２｝
＝ＧＤ×（ＱＣ１−ＱＣ２） （７）
また上式（６）、（７）より、下式（８）、（９）が導かれる。

ＱＤ１＝ＶＡ＋（ＧＤ／２）×（ＱＣ１−ＱＣ２） （８）
ＱＤ２＝ＶＡ−（ＧＤ／２）×（ＱＣ１−ＱＣ２） （９）
また、信号ＱＣ１、ＱＣ２は、アナログコモン電圧ＶＣＭを中点電圧とする差動の信号であり、ＶＣＭ＝（ＱＣ１＋ＱＣ２）／２と表される。従って、下式（１０）が成り立つ。

ＱＣ１＋ＱＣ２＝２×ＶＣＭ （１０）
そして、上式（４）、（５）、（６）、（１０）より、下式（１１）が成り立つ。

ＱＤ１＋ＱＤ２＝２×（１−ＧＤ）×ＶＡ＋ＧＤ×（ＱＣ１＋ＱＣ２）
＝２×（１−ＧＤ）×ＶＡ＋ＧＤ×２×ＶＣＭ
＝２×ＶＡ （１１）
従って、上式（１１）より、ＶＡ＝ＶＣＭが成り立つ。即ち、ゲイン調整アンプの入力信号ＱＣ１、ＱＣ２が、アナログコモン電圧ＶＣＭを中点電圧とする差動の信号である場合には、ゲイン調整アンプの出力信号ＱＤ１、ＱＤ２も、アナログコモン電圧ＶＣＭ＝ＶＡを中心とする差動の信号になる。従って、結局、下式（１２）、（１３）、（１４）が成り立つことになる。

ＱＤ１＝ＶＣＭ＋（ＧＤ／２）×（ＱＣ１−ＱＣ２） （１２）
ＱＤ２＝ＶＣＭ−（ＧＤ／２）×（ＱＣ１−ＱＣ２） （１３）
ＱＤ１−ＱＤ２＝ＧＤ×（ＱＣ１−ＱＣ２） （１４）
以上のように、ゲイン調整アンプ７６は、アナログコモン電圧ＶＣＭを中点電圧とする差動の信号ＱＣ１、ＱＣ２が入力された場合に、ＱＤ１＝ＶＣＭ＋（ＧＤ／２）×（ＱＣ１−ＱＣ２）、ＱＤ２＝ＶＣＭ−（ＧＤ／２）×（ＱＣ１−ＱＣ２）の信号を出力する。即ち、ゲイン調整アンプ７６は、信号ＱＣ１、ＱＣ２の差動成分（ＱＣ１−ＱＣ２）がゲインＧＤ倍され、且つ、アナログコモン電圧ＶＣＭを中点電圧とする差動の信号ＱＤ１、ＱＤ２を出力することになる。

図３（Ａ）、図３（Ｂ）は本実施形態の回路装置の動作を説明する信号波形図である。図３（Ａ）は、故障が発生していない場合の信号波形であり、図３（Ｂ）は、故障が発生した場合の信号波形である。

上述したようにゲイン調整アンプ７６は、アナログコモン電圧ＶＣＭを中点電圧とする差動の信号ＱＤ１、ＱＤ２を出力する。このため、図３（Ａ）に示すように、信号ＱＤ１と信号ＱＤ２は、アナログコモン電圧ＶＣＭを中心（基準）とした対称の信号波形になる。即ち、信号ＱＤ１がＶＣＭに対して正極性の電圧となる場合には、信号ＱＤ２はＶＣＭに対して負極性の電圧となり、信号ＱＤ１がＶＣＭに対して負極性の電圧となる場合には、信号ＱＤ２はＶＣＭに対して正極性の電圧となる。つまり、前述の式（１２）、（１３）において、ＱＤ１＝ＶＣＭ＋（ＧＤ／２）×（ＱＣ１−ＱＣ２）、ＱＤ２＝ＶＣＭ−（ＧＤ／２）×（ＱＣ１−ＱＣ２）と表されるように、信号ＱＤ１、ＱＤ２は、信号ＱＣ１、ＱＣ２に応じて電圧レベルが変化すると共に、（ＱＤ１＋ＱＤ２）／２＝ＶＣＭの関係が成り立つ。

また、監視電圧ＶＡは、信号ＱＤ１の電圧と信号ＱＤ２の電圧を、抵抗素子ＲＤ１及びＲＤ２と、抵抗素子ＲＤ３及びＲＤ４とで、電圧分割したものであり、信号ＱＤ１の電圧と信号ＱＤ２の電圧の中点電圧になっている。従って、ＶＡ＝（ＱＤ１＋ＱＤ２）／２＝ＶＣＭとなり、監視電圧ＶＡはアナログコモン電圧ＶＣＭと一致する。

また故障検出回路１６０による判定電圧範囲は、図３（Ａ）に示すように、閾値電圧ＶＴＨとＶＴＬで規定される電圧範囲であり、例えば、（ＶＴＨ＋ＶＴＬ）／２＝ＶＣＭが成り立っている。即ち、アナログコモン電圧ＶＣＭは、閾値電圧ＶＴＨとＶＴＬの中点電圧である。

そして、故障が発生していない場合には、図３（Ａ）に示すように、監視電圧ＶＡは、閾値電圧ＶＴＨとＶＴＬで規定される判定電圧範囲内にある。この結果、故障検出回路１６０は、Ｌレベルの監視結果信号ＤＧＤを出力する。

図３（Ｂ）は、例えば信号ＱＤ２がアナログコモン電圧ＶＣＭにショートしてしまったという故障が発生した場合の信号波形である。この場合には、信号ＱＤ１と信号ＱＤ２はアナログコモン電圧ＶＣＭを中心とした対称な信号波形にならないため、監視電圧ＶＡの電圧レベルが変動する。

即ち、信号ＱＤ１については、ＱＤ１＝ＶＣＭ＋（ＧＤ／２）×（ＱＣ１−ＱＣ２）と表されるように、信号ＱＣ１、ＱＣ２に応じて電圧レベルが変化する。しかしながら、信号ＱＤ２については、アナログコモン電圧ＶＣＭにショートしており、ＱＤ２＝ＶＣＭ−（ＧＤ／２）×（ＱＣ１−ＱＣ２）の関係が成り立たず、ＱＤ２＝ＶＣＭになる。従って、図３（Ａ）では、ＶＡ＝（ＱＤ１＋ＱＤ２）／２＝ＶＣＭが成り立っていたが、図３（Ｂ）では成り立たない。即ち、ＶＡ＝（ＱＤ１＋ＱＤ２）／２＝（ＱＤ１＋ＶＣＭ）／２＝ＶＣＭ＋（ＧＤ／４）×（ＱＣ１−ＱＣ２）と表されるように、監視電圧ＶＡの電圧レベルが変動する。

そして図３（Ｂ）の期間Ｔ１では、監視電圧ＶＡが閾値電圧ＶＴＨを上回って、判定電圧範囲外の電圧になったため、監視結果信号ＤＧＤがＨレベルになっている。期間Ｔ２では、監視電圧ＶＡが閾値電圧ＶＴＬを下回って、判定電圧範囲外の電圧になったため、監視結果信号ＤＧＤがＨレベルになっている。期間Ｔ３、Ｔ４、Ｔ５、Ｔ６も同様である。これらの判定結果から故障を検出できる。

具体的には、例えば監視電圧ＶＡが判定範囲外になる時間が規定時間以上になった場合に、故障（異常）が発生したと判定する。例えば、監視結果である監視結果信号ＤＧＤを、周期的にモニターし、監視結果信号ＤＧＤがＨレベルになった回数が、規定回数以上になった場合に、故障が発生したと判定してもよい。或いは、監視結果信号ＤＧＤのデューティー比（Ｈレベルの期間が占める割合）が規定のデューティー比以上になった場合に、故障が発生したと判定してもよい。

以上のように本実施形態では、ゲイン調整アンプ７６の出力信号ＱＤ１の電圧と出力信号ＱＤ２の電圧の中点電圧である監視電圧ＶＡが、アナログコモン電圧ＶＣＭを基準（中心）とした判定電圧範囲内にあるか否かを検出することで、故障検出を行っている。こうすることで、ゲイン調整アンプ７６の個別的な故障検出を簡素な回路構成で適正に実現することが可能になる。

図４は本実施形態の回路装置の全体的なシステム構成例である。図４の回路装置は、駆動回路３０、検出回路６０、制御部１４０、レジスター部１４２、故障検出回路１６０を含む。

駆動回路３０は、物理量トランスデューサー１８を駆動する。例えば物理量トランスデューサー１８からのフィードバック信号ＤＩを受け、フィードバック信号ＤＩに対応する駆動信号ＤＱを出力することで、物理量トランスデューサー１８を駆動する。例えば物理量トランスデューサー１８からの第１、第２の検出信号ＩＱ１、ＩＱ２は端子ＰＤ１、ＰＤ２（パッド）を介して回路装置の検出回路６０に入力される。また物理量トランスデューサー１８からのフィードバック信号ＤＩは端子ＰＤ３（パッド）を介して回路装置の駆動回路３０に入力され、駆動回路３０は端子ＰＤ４（パッド）を介して駆動信号ＤＱを物理量トランスデューサー１８に出力する。

検出回路６０は、増幅回路６１と、Ａ／Ｄ変換回路１００と、ＤＳＰ部１１０（デジタル信号処理部）を含む。増幅回路６１は、図１、図２で説明したゲイン調整アンプ７６を有する。このように本実施形態の回路装置は、物理量トランスデューサー１８を駆動する駆動回路３０と、物理量トランスデューサー１８からの第１、第２の検出信号ＩＱ１、ＩＱ２が入力される検出回路６０を含む。そして検出回路６０は、図１、図２に示すように、第１、第２の演算増幅器ＯＰＤ１、ＯＰＤ２及び第１、第２の電圧分割回路７７、７８により構成され、第１、第２の検出信号ＩＱ１、ＩＱ２に対応する第１、第２の信号ＱＣ１、ＱＣ２が入力されるゲイン調整アンプ７６を含む。増幅回路６１、Ａ／Ｄ変換回路１００、ＤＳＰ部１１０の詳細については後述する。

なお検出回路６０は図４の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。例えばＡ／Ｄ変換回路１００やＤＳＰ部１１０を設けずに、アナログの検出結果を出力するタイプの検出回路６０であってもよい。

制御部１４０は各種の制御処理を行う。例えば制御部１４０は駆動回路３０の制御処理や検出回路６０の制御処理を行う。また制御部１４０は故障検出回路１６０からの監視結果信号ＤＧＤを受けて、故障判定処理を行う。即ち、図３（Ａ）、図３（Ｂ）で説明したような種々の故障判定処理を行う。この制御部１４０は、例えばゲートアレイ等の自動配置配線手法で生成されたロジック回路や、或いはファームウェアー等に基づいて動作するプロセッサー等により実現できる。

レジスター部１４２は各種の情報が設定されるレジスターを有する。レジスター部１４２は例えばＳＲＡＭ等のメモリーやフリップフロップ回路等により実現できる。例えば制御部１４０での故障判定結果情報は、このレジスター部１４２に記憶される。そして、外部のコントローラー等は、このレジスター部１４２にアクセスすることで、故障判定結果情報を読み出すことができる。

図５に検出回路６０の構成例を示す。なお、検出回路６０は図５の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

検出回路６０は、Ｑ／Ｖ変換回路６２、６４（第１、第２の電荷／電圧変換回路）を含む。Ｑ／Ｖ変換回路６２は、第１の検出信号ＩＱ１が入力され、第１の信号ＱＢ１を出力する。Ｑ／Ｖ変換回路６４は、第２の検出信号ＩＱ２が入力され、第２の信号ＱＢ２を出力する。

Ｑ／Ｖ変換回路６２、６４（チャージアンプ）は、物理量トランスデューサー１８からの電荷信号（微少電荷信号、微少電流信号）を電圧信号に変換する回路であり、Ｉ／Ｖ変換回路の一種と考えることもできる。例えばＱ／Ｖ変換回路６２は、微少電荷信号である第１の検出信号ＩＱ１を、電圧信号である第１の信号ＱＢ１に変換し、Ｑ／Ｖ変換回路６４は、微少電荷信号である第２の検出信号ＩＱ２を、電圧信号である第２の信号ＱＢ２に変換する。変換後の第１、第２の信号ＱＢ１、ＱＢ２も互いに逆相の差動信号になる。これらのＱ／Ｖ変換回路６２、６４は例えば演算増幅器と帰還キャパシターを含む。またＱ／Ｖ変換回路６２、６４は帰還抵抗素子を含んでもよい。

また検出回路６０は、ゲイン調整アンプ７６の前段側に設けられ、第１、第２の信号ＱＣ１、ＱＣ２をゲイン調整アンプ７６に出力する差動増幅回路７０を含む。差動増幅回路７０は、Ｑ／Ｖ変換回路６２、６４から出力される信号ＱＢ１、ＱＢ２の差動増幅を行い、差動増幅後の信号ＱＣ１、ＱＣ２を出力する。例えば差動増幅回路７０は、信号ＱＢ１、ＱＢ２の差動成分（差分）を増幅する差動増幅を行い、差動信号である信号ＱＣ１、ＱＣ２を出力する。このような差動増幅を行うことで、所望信号と位相が同相となる不要信号を除去できる。

また検出回路６０は、ゲイン調整アンプ７６の後段側に設けられ、駆動回路３０からの同期信号ＳＹＣに基づいて同期検波を行う同期検波回路８１を含む。同期検波回路８１は、ゲイン調整アンプ７６からの出力信号ＱＤ１、ＱＤ２に対して同期信号ＳＹＣに基づく同期検波を行い、不要信号を除去しながら、所望信号を抽出する同期検波を行う。

以上のように本実施形態の回路装置によれば、２つのアンプＡＭＤ１、ＡＭＤ２を組合わせることで、差動入力・差動出力のゲイン調整アンプ７６を実現している。そして、アンプＡＭＤ１、ＡＭＤ２の抵抗素子ＲＤ１の一端と抵抗素子ＲＤ３の一端とが共通接続されるノードＮＤ５の電圧を、監視電圧ＶＡとして故障検出回路１６０により監視することで、ゲイン調整アンプ７６の個別的な故障検出を実現している。これにより、ゲイン調整アンプ７６の適正な故障検出が可能になり、信頼性等の向上を図れる。

例えば、図５に示すような検出回路６０において、全体の故障診断を行うだけの手法では、ゲイン調整アンプ７６が個別的に故障してしまった場合に、これを見逃すおそれがある。

この点、本実施形態では、アンプＡＭＤ１、ＡＭＤ２の抵抗素子ＲＤ１〜ＲＤ４を有効活用し、抵抗素子ＲＤ１の一端と抵抗素子ＲＤ３の一端とが共通接続されるノードＮＤ５の監視電圧ＶＡをモニターして、故障検出を行うため、ゲイン調整アンプ７６の個別的な故障検出が可能になる。従って、ゲイン調整アンプ７６に経時的に故障が発生した場合等においても、これに適切に対処することができ、経時的な故障に対する信頼性を大幅に向上できるようになる。

２．電子機器、ジャイロセンサー、回路装置の詳細な構成
図６に、本実施形態の回路装置２０、この回路装置２０を含むジャイロセンサー５１０（広義には物理量検出装置）、このジャイロセンサー５１０を含む電子機器５００の詳細な構成例を示す。

なお回路装置２０、電子機器５００、ジャイロセンサー５１０は図６の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。また本実施形態の電子機器５００としては、デジタルカメラ、ビデオカメラ、スマートフォン、携帯電話機、カーナビゲーションシステム、ロボット、生体情報検出装置、ゲーム機、時計、健康器具、或いは携帯型情報端末等の種々の機器を想定できる。また以下では、物理量トランスデューサーが圧電型の振動片（振動ジャイロ）であり、センサーがジャイロセンサーである場合を例にとり説明するが、本発明はこれに限定されない。例えばシリコン基板などから形成された静電容量検出方式の振動ジャイロや、角速度情報と等価な物理量や角速度情報以外の物理量を検出する物理量トランスデューサー等にも本発明は適用可能である。

電子機器５００は、ジャイロセンサー５１０と処理部５２０を含む。またメモリー５３０、操作部５４０、表示部５５０を含むことができる。ＣＰＵ、ＭＰＵ等で実現される処理部５２０（コントローラー）は、ジャイロセンサー５１０等の制御や電子機器５００の全体制御を行う。また処理部５２０は、ジャイロセンサー５１０により検出された角速度情報（広義には物理量）に基づいて処理を行う。例えば角速度情報に基づいて、手ぶれ補正、姿勢制御、ＧＰＳ自律航法などのための処理を行う。メモリー５３０（ＲＯＭ、ＲＡＭ等）は、制御プログラムや各種データを記憶したり、ワーク領域やデータ格納領域として機能する。操作部５４０はユーザーが電子機器５００を操作するためのものであり、表示部５５０は種々の情報をユーザーに表示する。

ジャイロセンサー５１０（物理量検出装置）は、振動片１０と回路装置２０を含む。振動片１０（広義には物理量トランスデューサー）は、水晶などの圧電材料の薄板から形成される圧電型振動片である。具体的には、振動片１０は、Ｚカットの水晶基板により形成されたダブルＴ字型の振動片である。

回路装置２０は、駆動回路３０、検出回路６０、制御部１４０、レジスター部１４２、診断回路１５０、故障検出回路１６０を含む。なお、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

駆動回路３０は、駆動信号ＤＱを出力して振動片１０を駆動する。例えば振動片１０からフィードバック信号ＤＩを受け、これに対応する駆動信号ＤＱを出力することで、振動片１０を励振させる。検出回路６０は、駆動信号ＤＱにより駆動される振動片１０から検出信号ＩＱ１、ＩＱ２（検出電流、電荷）を受け、検出信号ＩＱ１、ＩＱ２から、振動片１０に印加された物理量に応じた所望信号（コリオリ力信号）を検出（抽出）する。

診断回路１５０は、診断モード（診断期間）において検出回路６０（回路装置）を診断（自己診断）するための回路である。例えば診断回路１５０は、検出回路６０を診断するための疑似的な所望信号（疑似角速度信号等）を生成し、検出回路６０に供給するための動作を行う。そして、この疑似的な所望信号の検出結果に基づいて、検出回路６０等が正常に動作しているか否かを判断する診断が行われる。なお、診断回路１５０の詳細については後述する。

振動片１０は、基部１と、連結腕２、３と、駆動腕４、５、６、７と、検出腕８、９を有する。矩形状の基部１に対して＋Ｙ軸方向、−Ｙ軸方向に検出腕８、９が延出している。また基部１に対して−Ｘ軸方向、＋Ｘ軸方向に連結腕２、３が延出している。そして連結腕２に対して＋Ｙ軸方向、−Ｙ軸方向に駆動腕４、５が延出しており、連結腕３に対して＋Ｙ軸方向、−Ｙ軸方向に駆動腕６、７が延出している。なおＸ軸、Ｙ軸、Ｚ軸は水晶の軸を示すものであり、各々、電気軸、機械軸、光学軸とも呼ばれる。

駆動回路３０からの駆動信号ＤＱは、駆動腕４、５の上面に設けられた駆動電極と、駆動腕６、７の側面に設けられた駆動電極に入力される。また駆動腕４、５の側面に設けられた駆動電極と、駆動腕６、７の上面に設けられた駆動電極からの信号が、フィードバック信号ＤＩとして駆動回路３０に入力される。また検出腕８、９の上面に設けられた検出電極からの信号が、検出信号ＩＱ１、ＩＱ２として検出回路６０に入力される。なお検出腕８、９の側面に設けられたコモン電極は例えば接地される。

駆動回路３０により交流の駆動信号ＤＱが印加されると、駆動腕４、５、６、７は、逆圧電効果により矢印Ａに示すような屈曲振動（励振振動）を行う。即ち、駆動腕４、６の先端が互いに接近と離間を繰り返し、駆動腕５、７の先端も互いに接近と離間を繰り返す屈曲振動を行う。このとき駆動腕４、５と駆動腕６、７とが、基部１の重心位置を通るＹ軸に対して線対称の振動を行っているので、基部１、連結腕２、３、検出腕８、９はほとんど振動しない。

この状態で、振動片１０に対してＺ軸を回転軸とした角速度が加わると（振動片１０がＺ軸回りで回転すると）、コリオリ力により駆動腕４、５、６、７は矢印Ｂに示すように振動する。即ち、矢印Ａの方向とＺ軸の方向とに直交する矢印Ｂの方向のコリオリ力が、駆動腕４、５、６、７に働くことで、矢印Ｂの方向の振動成分が発生する。この矢印Ｂの方向の振動が連結腕２、３を介して基部１に伝わり、検出腕８、９が矢印Ｃの方向で屈曲振動を行う。この検出腕８、９の屈曲振動による圧電効果で発生した電荷信号が、検出信号ＩＱ１、ＩＱ２として検出回路６０に入力される。ここで、駆動腕４、５、６、７の矢印Ｂの振動は、基部１の重心位置に対して周方向の振動であり、検出腕８、９の振動は、矢印Ｂとは周方向で反対向きの矢印Ｃの方向での振動である。このため、検出信号ＩＱ１、ＩＱ２は、駆動信号ＤＱに対して位相が９０度だけずれた信号になる。

例えば、Ｚ軸回りでの振動片１０（ジャイロセンサー）の角速度をωとし、質量をｍとし、振動速度をｖとすると、コリオリ力はＦｃ＝２ｍ・ｖ・ωと表される。従って検出回路６０が、コリオリ力に応じた信号である所望信号を検出することで、角速度ωを求めることができる。そして求められた角速度ωを用いることで、処理部５２０は、手振れ補正、姿勢制御、或いはＧＰＳ自律航法等のための種々の処理を行うことができる。

なお図６では、振動片１０がダブルＴ字型である場合の例を示しているが、本実施形態の振動片１０はこのような構造に限定されない。例えば音叉型、Ｈ型等であってもよい。また振動片１０の圧電材料は、水晶以外のセラミックスやシリコン等の材料であってもよい。

図７に回路装置の駆動回路３０、検出回路６０の詳細な構成例を示す。

駆動回路３０は、振動片１０からのフィードバック信号ＤＩが入力される増幅回路３２と、自動ゲイン制御を行うゲイン制御回路４０と、駆動信号ＤＱを振動片１０に出力する駆動信号出力回路５０を含む。また同期信号ＳＹＣを検出回路６０に出力する同期信号出力回路５２を含む。なお、駆動回路３０の構成は図７に限定されず、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

増幅回路３２（Ｉ／Ｖ変換回路）は、振動片１０からのフィードバック信号ＤＩを増幅する。例えば振動片１０からの電流の信号ＤＩを電圧の信号ＤＶに変換して出力する。この増幅回路３２は、演算増幅器、帰還抵抗素子、帰還キャパシターなどにより実現できる。

駆動信号出力回路５０は、増幅回路３２による増幅後の信号ＤＶに基づいて、駆動信号ＤＱを出力する。例えば駆動信号出力回路５０が、矩形波（又は正弦波）の駆動信号を出力する場合には、駆動信号出力回路５０はコンパレーター等により実現できる。

ゲイン制御回路４０（ＡＧＣ）は、駆動信号出力回路５０に制御電圧ＤＳを出力して、駆動信号ＤＱの振幅を制御する。具体的には、ゲイン制御回路４０は、信号ＤＶを監視して、発振ループのゲインを制御する。例えば駆動回路３０では、ジャイロセンサーの感度を一定に保つために、振動片１０（駆動用振動片）に供給する駆動電圧の振幅を一定に保つ必要がある。このため、駆動振動系の発振ループ内に、ゲインを自動調整するためのゲイン制御回路４０が設けられる。ゲイン制御回路４０は、振動片１０からのフィードバック信号ＤＩの振幅（振動片の振動速度ｖ）が一定になるように、ゲインを可変に自動調整する。このゲイン制御回路４０は、増幅回路３２の出力信号ＤＶを全波整流する全波整流器や、全波整流器の出力信号の積分処理を行う積分器などにより実現できる。

同期信号出力回路５２は、増幅回路３２による増幅後の信号ＤＶを受け、同期信号ＳＹＣ（参照信号）を検出回路６０に出力する。この同期信号出力回路５２は、正弦波（交流）の信号ＤＶの２値化処理を行って矩形波の同期信号ＳＹＣを生成するコンパレーターや、同期信号ＳＹＣの位相調整を行う位相調整回路（移相器）などにより実現できる。

また同期信号出力回路５２は信号ＤＳＦＤを診断回路１５０に出力する。信号ＤＳＦＤは、同期信号ＳＹＣと位相が同じ信号であり、例えば正弦波の信号ＤＶの２値化処理を行うコンパレーターなどにより生成される。なお、同期信号ＳＹＣそのものを信号ＤＳＦＤとして診断回路１５０に出力してもよい。

検出回路６０は、増幅回路６１、同期検波回路８１、フィルター部９０、Ａ／Ｄ変換回路１００、ＤＳＰ部１１０を含む。増幅回路６１は、振動片１０からの第１、第２の検出信号ＩＱ１、ＩＱ２を受けて、電荷−電圧変換や差動の信号増幅やゲイン調整などを行う。同期検波回路８１は、駆動回路３０からの同期信号ＳＹＣに基づいて同期検波を行う。フィルター部９０（ローパスフィルター）は、Ａ／Ｄ変換回路１００の前置きフィルターとして機能する。またフィルター部９０は、同期検波によっては除去しきれなかった不要信号を減衰する回路としても機能する。Ａ／Ｄ変換回路１００は、同期検波後の信号のＡ／Ｄ変換を行う。ＤＳＰ部１１０はＡ／Ｄ変換回路１００からのデジタル信号に対してデジタルフィルター処理やデジタル補正処理などのデジタル信号処理を行う。

なお、例えば振動片１０からの電荷信号（電流信号）である検出信号ＩＱ１、ＩＱ２は、電圧信号である駆動信号ＤＱに対して位相が９０度遅れる。また増幅回路６１のＱ／Ｖ変換回路等において位相が９０度遅れる。このため、増幅回路６１の出力信号は駆動信号ＤＱに対して位相が１８０度遅れる。従って、例えば駆動信号ＤＱ（ＤＶ）と同相の同期信号ＳＹＣを用いて同期検波することで、駆動信号ＤＱに対して位相が９０度遅れた不要信号等を除去できるようになる。

制御部１４０は、回路装置２０の制御処理を行う。この制御部１４０は、ロジック回路（ゲートアレイ等）やプロセッサー等により実現できる。回路装置２０での各種のスイッチ制御やモード設定等はこの制御部１４０により行われる。

なお図７には、検出した角速度をデジタルデータで出力するデジタルジャイロの回路装置の構成例を示したが、本実施形態はこれに限定されず、検出した角速度をアナログ電圧（ＤＣ電圧）で出力するアナログジャイロの回路装置の構成であってもよい。

３．検出回路の詳細な回路構成例
図８に検出回路６０の更に詳細な構成例を示す。なお、検出回路６０は図８の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

診断回路１５０は第１、第２のキャパシターＣ１、Ｃ２を有する。第１のキャパシターＣ１は、検出信号ＩＱ１が入力されるＱ／Ｖ変換回路６２の入力ノードＮＡ１と、第１のノードＮ１との間に設けられる。第２のキャパシターＣ２は、検出信号ＩＱ２が入力されるＱ／Ｖ変換回路６４の入力ノードＮＡ２と、第１のノードＮ１との間に設けられる。入力ノードＮＡ１、ＮＡ２は、第１、第２のキャパシターＣ１、Ｃ２の一端側のノードであり、第１のノードＮ１は、第１、第２のキャパシターＣ１、Ｃ２の他端側のノードである。

そして第２のキャパシターＣ２の容量値は第１のキャパシターＣ１の容量値とは異なっている。例えば第１のキャパシターＣ１の容量値をＣとした場合に、第２のキャパシターＣ２の容量値はＣ＋ΔＣとなっている。ここでΔＣは正の値の容量値であってもよいし、負の値の容量値であってもよい。容量値Ｃに対するΔＣ（ΔＣの絶対値）の割合は、例えば５％〜３０％程度に設定できる。

診断モード時（診断期間）には、第１のノードＮ１に診断用信号ＳＦＤが入力される。例えば電源投入後、通常動作期間の前において、第１のノードＮ１に診断用信号ＳＦＤが供給されて、検出回路６０（回路装置）の診断処理（自己診断）が実行される。この診断用信号ＳＦＤは、例えば、回路装置の外部から供給される信号ではなく、回路装置の内部で生成される信号である。例えば図７に示すように、診断用信号ＳＦＤは、駆動回路３０からの信号ＤＳＦＤに基づき生成される信号である。具体的には駆動回路３０が出力する同期信号ＳＹＣ（参照信号）と位相が同じ（略同一を含む）の信号である。

このように、診断モードにおいて第１のノードＮ１に診断用信号ＳＦＤが入力されることで、Ｑ／Ｖ変換回路６２は、第１のキャパシターＣ１とＱ／Ｖ変換回路６２の帰還キャパシターとの第１の容量比に応じた第１の電圧振幅の信号ＱＢ１を、出力することになる。またＱ／Ｖ変換回路６４は、第２のキャパシターＣ２とＱ／Ｖ変換回路６４の帰還キャパシターとの第２の容量比に応じた第２の電圧振幅の信号ＱＢ２を、出力することになる。第１、第２のキャパシターＣ１、Ｃ２の容量値は異なっているため、第１、第２の容量比も異なった容量比となる。このため、Ｑ／Ｖ変換回路６２が出力する信号ＱＢ１の第１の電圧振幅と、Ｑ／Ｖ変換回路６４が出力する信号ＱＢ２の第２の電圧振幅も異なった電圧になる。従って、後段の差動増幅回路７０等で、第１、第２の電圧振幅の電圧差が差動増幅されることで、診断モードにおいて、擬似的な所望信号である診断用の所望信号を検出回路６０に供給することが可能になる。そして、この診断用の所望信号に対する検出回路６０の検出結果に基づいて、検出回路６０が正常に動作しているか否かの診断が可能になる。

また診断回路１５０は、第１、第２、第３、第４のスイッチ素子ＳＷ４を有する。また診断用信号ＳＦＤを第１のノードＮ１に入力するための第５のスイッチ素子ＳＷ５を有する。第１のスイッチ素子ＳＷ１は、第１のキャパシターＣ１の一端と入力ノードＮＡ１との間に設けられる。第２のスイッチ素子ＳＷ２は、第２のキャパシターＣ２の一端と入力ノードＮＡ２との間に設けられる。

第３のスイッチ素子ＳＷ３は、回路装置の端子ＰＤ１（図４）と入力ノードＮＡ１との間に設けられる。第４のスイッチ素子ＳＷ４は、端子ＰＤ２と入力ノードＮＡ２との間に設けられる。

診断モード時（診断期間）には、第１、第２のスイッチ素子ＳＷ１、ＳＷ２がオンになり、第３、第４のスイッチ素子ＳＷ３、ＳＷ４がオフになる。これにより、第１、第２の端子ＰＤ１、ＰＤ２側との電気的な接続を、オフになった第３、第４のスイッチ素子ＳＷ３、ＳＷ４により遮断しながら、オンになった第１、第２のスイッチ素子ＳＷ１、ＳＷ２を介して、診断用信号ＳＦＤを用いた診断用の所望信号（疑似所望信号）を検出回路６０に供給できる。

また通常動作期間においては、第１、第２のスイッチ素子ＳＷ１、ＳＷ２がオフになり、第３、第４のスイッチ素子ＳＷ３、ＳＷ４がオンになる。ここで通常動作期間は、検出回路６０が検出動作を行う期間である。即ち、検出回路６０が、検出信号ＩＱ１、ＩＱ２を用いて所望信号の検出処理を行う期間である。このようにすることで、通常動作期間においては、第１、第２のキャパシターＣ１、Ｃ２側との電気的な接続を、オフになった第１、第２のスイッチ素子ＳＷ１、ＳＷ２により遮断しながら、オンになった第３、第４のスイッチ素子ＳＷ３、ＳＷ４を介して入力される第１、第２の検出信号ＩＱ１、ＩＱ２を用いた検出処理を実現できる。

Ｑ／Ｖ変換回路６２は、演算増幅器ＯＰＢ１、帰還キャパシターＣＢ１、帰還抵抗素子ＲＢ１を含む。演算増幅器ＯＰＢ１の非反転入力端子はアナログコモン電圧ＶＣＭに設定される。帰還キャパシターＣＢ１は演算増幅器ＯＰＢ１の出力端子と反転入力端子との間に設けられる。帰還抵抗素子ＲＢ１も演算増幅器ＯＰＢ１の出力端子と反転入力端子との間に設けられる。帰還抵抗素子ＲＢ１は、演算増幅器ＯＰＢ１の出力信号のＤＣバイアス点を設定するためのものであり、帰還抵抗素子ＲＢ１を省略する構成としてもよい。

Ｑ／Ｖ変換回路６４は、演算増幅器ＯＰＢ２、帰還キャパシターＣＢ２、帰還抵抗素子ＲＢ２を含む。演算増幅器ＯＰＢ２の非反転入力端子はアナログコモン電圧ＶＣＭに設定される。帰還キャパシターＣＢ２は演算増幅器ＯＰＢ２の出力端子と反転入力端子との間に設けられる。帰還抵抗素子ＲＢ２も演算増幅器ＯＰＢ２の出力端子と反転入力端子との間に設けられる。帰還抵抗素子ＲＢ２は、演算増幅器ＯＰＢ２の出力信号のＤＣバイアス点を設定するためのものであり、帰還抵抗素子ＲＢ２を省略する構成としてもよい。

Ｑ／Ｖ変換回路６２、６４は、振動片１０からの検出信号ＩＱ１、ＩＱ２である電荷信号の電荷を、帰還キャパシターＣＢ１、ＣＢ２に蓄積することで、電荷信号を電圧信号に変換する。Ｑ／Ｖ変換回路６２、６４は、ローパスフィルター特性を有し、例えば、そのカットオフ周波数が、物理量トランスデューサー１８の駆動周波数（共振周波数）よりも十分に低くなるように、帰還キャパシターＣＢ１、ＣＢ２の容量値等が設定される。

Ｑ／Ｖ変換回路６２、６４の後段には差動増幅回路７０が設けられている。この差動増幅回路７０は、第１のアンプＡＭＣ１と第２のアンプＡＭＣ２を含む。第１のアンプＡＭＣ１は、差動入力・シングルエンド出力のアンプである。第２のアンプＡＭＣ２も、差動入力・シングルエンド出力のアンプである。

第１のアンプＡＭＣ１は、第１の演算増幅器ＯＰＣ１と第１〜第４の抵抗素子ＲＣ１〜ＲＣ４を有する。

第１の抵抗素子ＲＣ１は、第１のアンプＡＭＣ１の反転入力端子ＴＭ１（ノードＮＢ１）と、第１の演算増幅器ＯＰＣ１の反転入力端子（ノードＮＣ３）との間に設けられる。第２の抵抗素子ＲＣ２は、第１の演算増幅器ＯＰＣ１の反転入力端子と、第１の演算増幅器ＯＰＣ１の出力端子（第１のアンプＡＭＣ１の出力端子。ノードＮＣ１）との間に設けられる。即ち、第１、第２の抵抗素子ＲＣ１、ＲＣ２は、第１のアンプＡＭＣ１の反転入力端子ＴＭ１と第１の演算増幅器ＯＰＣ１の出力端子（ＮＣ１）との間に直列接続される。第１のアンプＡＭＣ１の反転入力端子ＴＭ１（−）には、前段のＱ／Ｖ変換回路６２からの信号ＱＢ１が入力される。

第３の抵抗素子Ｒ３は、第１のアンプＡＭＣ１の非反転入力端子ＴＰ１（ノードＮＢ２）と、第１の演算増幅器ＯＰＣ１の非反転入力端子（ノードＮＣ４）との間に設けられる。第４の抵抗素子ＲＣ４は、第１の演算増幅器ＯＰＣ１の非反転入力端子（ＮＣ４）と、アナログコモン電圧ＶＣＭのノードＮＣ７との間に設けられる。即ち、第３、第４の抵抗素子ＲＣ３、ＲＣ４は、第１のアンプＡＭＣ１の非反転入力端子ＴＰ１とノードＮＣ７との間に直列接続される。第１のアンプＡＭＣ１の非反転入力端子ＴＰ１（＋）には、前段のＱ／Ｖ変換回路６４からの信号ＱＢ２が入力される。

第２のアンプＡＭＣ２は、第２の演算増幅器ＯＰＣ２と第５〜第８の抵抗素子ＲＣ５〜ＲＣ８を有する。

第５の抵抗素子ＲＣ５は、第２のアンプＡＭＣ２の反転入力端子ＴＭ２（ノードＮＢ２）と、第２の演算増幅器ＯＰＣ２の反転入力端子（ノードＮＣ５）との間に設けられる。第６の抵抗素子ＲＣ６は、第２の演算増幅器ＯＰＣ２の反転入力端子（ＮＣ５）と、第２の演算増幅器ＯＰＣ２の出力端子（第２のアンプＡＭＣ２の出力端子。ノードＮＣ２）との間に設けられる。即ち、第５、第６の抵抗素子ＲＣ５、ＲＣ６は、第２のアンプＡＭＣ２の反転入力端子ＴＭ２と第２の演算増幅器ＯＰＣ２の出力端子（ＮＣ２）との間に直列接続される。第２のアンプＡＭＣ２の反転入力端子ＴＭ２（−）には、前段のＱ／Ｖ変換回路６４からの信号ＱＢ２が入力される。

第７の抵抗素子Ｒ７は、第２のアンプＡＭＣ２の非反転入力端子ＴＰ２（ノードＮＢ１）と、第２の演算増幅器ＯＰＣ２の非反転入力端子（ノードＮＣ６）との間に設けられる。第８の抵抗素子ＲＣ８は、第２の演算増幅器ＯＰＣ２の非反転入力端子（ＮＣ６）と、アナログコモン電圧ＶＣＭのノードＮＣ７との間に設けられる。即ち、第７、第８の抵抗素子ＲＣ７、ＲＣ８は、第２のアンプＡＭＣ２の非反転入力端子ＴＰ２とノードＮＣ７との間に直列接続される。第２のアンプＡＭＣ２の非反転入力端子ＴＰ２には、前段のＱ／Ｖ変換回路６２からの信号ＱＢ１が入力される。

このように図８の差動増幅回路７０は、２つの差動入力・シングルエンド出力のアンプにより構成される。即ち、差動増幅回路７０は、差動信号を構成する信号ＱＢ１、ＱＢ２のうち信号ＱＢ１が反転入力端子ＴＭ１（−）に入力され、信号ＱＢ２が非反転入力端子ＴＰ１（＋）に入力される差動入力・シングルエンド出力の第１のアンプＡＭＣ１と、信号ＱＢ１が非反転入力端子ＴＰ２（＋）に入力され、信号ＱＢ２が反転入力端子ＴＭ２（−）に入力される差動入力・シングルエンド出力の第２のアンプＡＭＣ２とにより構成される。

このような構成にすることで、差動増幅回路７０からは、アナログコモン電圧ＶＣＭ（アナロググランド）を基準として正極側又は負極側に電圧が変化する差動の信号ＱＣ１、ＱＣ２が出力されるようになる。例えば信号ＱＣ１が、アナログコモン電圧ＶＣＭに対して正極性の電圧である場合に、信号ＱＣ２は、ＶＣＭに対して負極性の電圧となる。信号ＱＣ１が、ＶＣＭに対して負極性の電圧である場合に、信号ＱＣ２は、ＶＣＭに対して正極性の電圧となる。

例えば抵抗素子ＲＣ１、ＲＣ３、ＲＣ５、ＲＣ７の抵抗値をＲ１とし、抵抗素子ＲＣ２、ＲＣ４、ＲＣ６、ＲＣ８の抵抗値をＲ２とし、差動増幅回路７０の差動増幅のゲインをＧＣとすると、ＧＣ／２＝Ｒ２／Ｒ１の関係が成り立つ。そして差動増幅回路７０は、信号ＱＢ１、ＱＢ２が入力された場合に、下記の式に示すような信号ＱＣ１、ＱＣ２を出力する。

ＱＣ１＝ＶＣＭ−（ＧＣ／２）×（ＱＢ１−ＱＢ２）
ＱＣ２＝ＶＣＭ＋（ＧＣ／２）×（ＱＢ１−ＱＢ２）
ＱＣ１−ＱＣ２＝−ＧＣ×（ＱＢ１−ＱＢ２）
即ち、差動増幅回路７０は、差動成分（ＱＢ１−ＱＢ２）がゲインＧＣ倍され、且つ、アナログコモン電圧ＶＣＭを基準に極性が反転した差動の信号ＱＣ１、ＱＣ２を出力する。

またアンプＡＭＣ１の出力信号ＱＣ１の出力ノードＮＣ１と、アンプＡＭＣ２の出力信号ＱＣ２の出力ノードＮＣ２との間には、抵抗素子ＲＣ９、ＲＣ１０が設けられている。これらの抵抗素子ＲＣ９、ＲＣ１０により電圧分割回路が構成される。そして、抵抗素子ＲＣ９と抵抗素子ＲＣ１０の接続ノードＮＣ８には、アンプＡＭＣ１の出力信号ＱＣ１の電圧とアンプＡＭＣ２の出力信号ＱＣ２の電圧を電圧分割することで得られた監視電圧ＶＢが生成される。例えば抵抗素子ＲＣ９、ＲＣ１０の抵抗値が等しい場合には、監視電圧ＶＢは、信号ＱＣ１の電圧と信号ＱＣ２の電圧の中点電圧になる。従って、信号ＱＣ１の電圧をＶＱＣ１とし、信号ＱＣ２の電圧をＶＱＣ２とすると、監視電圧はＶＢ＝（ＶＱＣ１＋ＶＱＣ２）／２と表すことができる。なお抵抗素子ＲＣ９、ＲＣ１０の抵抗値は任意である。

そして故障検出回路１６０は、この監視電圧ＶＢに基づいて、差動増幅回路７０の故障検出を行っている。即ち故障検出回路１６０は、信号ＱＣ１とＱＣ２の電圧分割により得られた監視電圧ＶＢが、アナログコモン電圧ＶＣＭを基準（中心）とした判定電圧範囲内にあるか否かを検出することで、故障検出を行う。例えば、監視電圧ＶＢが、高電位側の閾値電圧ＶＴＨと低電位側の閾値電圧ＶＴＬとの間の判定電圧範囲内にあるか否かを検出することで、故障検出を行う。

具体的には故障検出回路１６０は、図２で説明した構成に加えて、コンパレーターＣＰＣ１、ＣＰＣ２と、ＯＲ回路ＯＲＣ１を有する。コンパレーターＣＰＣ１の反転入力端子には、高電位側の閾値電圧ＶＴＨが入力され、非反転入力端子には、抵抗素子ＲＣ９、ＲＣ１０による分割電圧（中点電圧）である監視電圧ＶＢが入力される。コンパレーターＣＰＣ２の反転入力端子には、監視電圧ＶＢが入力され、非反転入力端子には、低電位側の閾値電圧ＶＴＬが入力される。ＯＲ回路ＯＲＣ１は、コンパレーターＣＰＣ１、ＣＰＣ２の出力信号が入力され、監視結果信号ＤＧＣ（診断信号、故障検出信号）を出力する。

例えば監視電圧ＶＢが、閾値電圧ＶＴＨと閾値電圧ＶＴＬとの間の判定電圧範囲内である場合には、監視結果信号ＤＧＣがＬレベルになり、故障が非検出であることが制御部１４０等に伝えられる。一方、監視電圧ＶＢが、判定電圧範囲外である場合には、監視結果信号ＤＧＣがＨレベルになり、故障が検出されたことが制御部１４０等に伝えられる。

このようにすることで、図８では、差動増幅回路７０の個別的な故障検出についても実現している。即ち、差動増幅回路７０の出力信号ＱＣ１、ＱＣ２も、正常状態の場合には図３（Ａ）に示すようにアナログコモン電圧ＶＣＭを中心とした対称な信号波形になり、ＱＣ１、ＱＣ２の中点電圧となる監視電圧ＶＢは、アナログコモン電圧ＶＣＭと一致する。一方、故障が発生すると、この対称性が崩れて、図３（Ｂ）に示すような信号波形になり、監視電圧ＶＢの電圧レベルが変動する。この監視電圧ＶＢの変動を、故障検出回路１６０（ＣＰＣ１、ＣＰＣ２、ＯＲＣ１）により検出する。即ち、監視電圧ＶＢが判定電圧範囲内にあるか否かを検出することで、故障検出を行う。こうすることで、差動増幅回路７０９の個別的な故障検出を実現できる。

なお、差動増幅回路７０の故障検出を行う際の判定電圧範囲と、ゲイン調整アンプ７６の故障検出を行う際の判定電圧範囲とは異なっていてもよい。即ち、判定電圧範囲を規定する高電位側、低電位側の閾値電圧ＶＴＨ、ＶＴＬは異なった電圧に設定されていてもよい。

差動増幅回路７０の後段にはハイパスフィルター部７４が設けられている。このハイパスフィルター部７４は、キャパシターＣＫ１、ＣＫ２と抵抗素子ＲＫ１、ＲＫ２を有する。キャパシターＣＫ１の一端は、差動増幅回路７０の出力ノードＮＣ１に接続される。キャパシターＣＫ１の他端は、抵抗素子ＲＫ１の一端に接続される。キャパシターＣＫ２の一端は、差動増幅回路７０の出力ノードＮＣ２に接続される。キャパシターＣＫ２の他端は、抵抗素子ＲＫ２の一端に接続される。抵抗素子ＲＫ１の他端と抵抗素子ＲＫ２の他端はノードＮＫ１に接続され、このノードＮＫ１はアナログコモン電圧ＶＣＭに設定される。

差動増幅回路７０の後段にハイパスフィルター部７４を設けることで、信号ＱＣ１、ＱＣ２のＤＣバイアス成分等の除去が可能になる。またノードＮＫ１がアナログコモン電圧ＶＣＭに設定されているため、差動増幅回路７０からの信号ＱＣ１、ＱＣ２は、ハイパスフィルター部７４を通過した後も、アナログコモン電圧ＶＣＭを中心とした対称の信号波形になる。

ハイパスフィルター部７４の後段にはゲイン調整アンプ７６が設けられている。ゲイン調整アンプ７６の構成は、図２等で説明した通りであるため、説明を省略する。なお、信号の差動増幅をゲイン調整アンプ７６だけで行う場合等には、差動増幅回路７０の構成を省略してもよい。

ゲイン調整アンプ７６の後段には同期検波回路８１が設けられている。同期検波回路８１は、スイッチングミキサー８２とスイッチングミキサー８４を含む。スイッチングミキサー８２は所望信号（角速度）の抽出用（通常動作用）のミキサーである。即ち、スイッチングミキサー８２は、駆動回路３０からの同期信号ＳＹＣに基づいて差動の同期検波を行って、所望信号を検出する。スイッチングミキサー８４は不要信号の抽出用（診断用）のミキサーである。

例えば振動片１０に恣意的に振動漏れ信号を発生させ、スイッチングミキサー８４がこの振動漏れ信号を検波することで、検出回路６０の故障診断を行う。

例えば図６において、駆動腕４、５と駆動腕６、７とが屈曲振動を行うときの両者の振動エネルギーのバランスがとれていれば、振動片１０に角速度がかかっていない状態においては、検出腕８、９は屈曲振動を行わない。一方、両者の振動エネルギーのバランスが崩れていると、振動片１０に角速度がかかっていない状態においても、検出腕８、９の屈曲振動が発生する。この屈曲振動は漏れ振動と呼ばれ、コリオリ力に基づく振動と同様に矢印Ｃの方向の屈曲振動である。コリオリ力に基づく振動（検出信号ＩＱ１、ＩＱ２）は、駆動信号ＤＱに対して位相が９０度ずれた信号になるが、漏れ振動は駆動信号ＤＱと同位相の振動になる。なお、Ｑ／Ｖ変換回路６２、６４において位相が９０度ずれるため、同期検波の段階では、漏れ振動に基づく信号は同期信号ＳＹＣに対して位相が９０度ずれた信号になる。

そして本実施形態では、駆動腕４、５と駆動腕６、７の振動エネルギーのバランスがわずかに崩れるようにして、所望レベルの振動漏れ成分を積極的に発生させる。例えばレーザー加工等により、駆動腕４、５の先端の錘部と、駆動腕６、７の先端の錘部とで、質量に差をつけることで、振動エネルギーのバランスを崩し、恣意的な振動漏れを発生させる。この振動漏れのレベルは、既知の値となるため、スイッチングミキサー８４により、この振動漏れの信号を検波することで、検出回路６０の故障診断が可能になる。

スイッチングミキサー８２には、前段のゲイン調整アンプ７６からの信号ＱＤ１が、第１の入力ノードＮＤ１に入力され、信号ＱＤ２が、第２の入力ノードＮＤ２に入力される。そして駆動回路３０からの同期信号ＳＹＣ（ＣＫ０）により差動の同期検波を行って、差動の信号ＱＦ１、ＱＦ２を第１、第２の出力ノードＮＦ１、ＮＦ２に出力する。

スイッチングミキサー８２は、スイッチ素子ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４を有する。スイッチ素子ＳＦ１は、スイッチングミキサー８２の第１の入力ノードＮＤ１と、第１の出力ノードＮＦ１との間に設けられる。スイッチ素子ＳＦ２は、スイッチングミキサー８２の第２の入力ノードＮＤ２と、第２の出力ノードＮＦ２との間に設けられる。スイッチ素子ＳＦ３は、第２の入力ノードＮＤ２と、第１の出力ノードＮＦ１との間に設けられる。スイッチ素子ＳＦ４は、第１の入力ノードＮＤ１と、第２の出力ノードＮＦ２との間に設けられる。これらのスイッチ素子ＳＦ１〜ＳＦ４は、例えばＭＯＳトランジスター（例えばＮＭＯＳ型トランジスター或いはトランスファーゲート）により構成できる。

スイッチ素子ＳＦ１、ＳＦ２は、クロック信号ＣＫ０によりオン・オフし、スイッチ素子ＳＦ３、ＳＦ４は、クロック信号ＸＣＫ０によりオン・オフする。クロック信号ＣＫ０は前述の同期信号ＳＹＣに相当するものであり、クロック信号ＸＣＫ０は、クロック信号ＣＫ０の反転信号（位相が１８０度異なる信号）である。従って、スイッチ素子ＳＦ１とＳＦ３は排他的にオン・オフし、スイッチ素子ＳＦ２とＳＦ４は排他的にオン・オフする。例えばクロック信号ＣＫ０（ＳＹＣ）がＨレベル（広義には第１の電圧レベル）の場合に、スイッチ素子ＳＦ１、ＳＦ２がオンになり、スイッチ素子ＳＦ３、ＳＦ４がオフになる。クロック信号ＣＫ０がＬレベル（広義には第２の電圧レベル）の場合に、スイッチ素子ＳＦ１、ＳＦ２がオフになり、スイッチ素子ＳＦ３、ＳＦ４がオンになる。

これにより、ゲイン調整アンプ７６からの差動の信号ＱＤ１、ＱＤ２が、差動信号の状態で同期検波されて、同期検波後の信号が差動の信号ＱＦ１、ＱＦ２として出力されるようになる。このスイッチングミキサー８２により、前段の回路（Ｑ／Ｖ変換回路、差動増幅回路、ゲイン調整アンプ）が発生したノイズ（１／ｆノイズ）などの不要信号が高周波帯域に周波数変換される。また、コリオリ力に応じた信号である所望信号が直流信号に落とし込まれる。そして、スイッチングミキサー８２により高周波帯域に周波数変換された１／ｆノイズ等の不要信号は、後段に設けられたフィルター部９０（図７）により除去される。このフィルター部９０は、例えばパッシブ素子で構成されるパッシブフィルターである。即ち、フィルター部９０としては、演算増幅器を用いずに、抵抗素子やキャパシターなどのパッシブ素子で構成されるパッシブフィルターを採用できる。

スイッチングミキサー８４には、前段のゲイン調整アンプ７６からの信号ＱＤ１が、第１の入力ノードＮＤ１に入力され、信号ＱＤ２が、第２の入力ノードＮＤ２に入力される。そして差動の信号ＱＧ１、ＱＧ２を第１、第２の出力ノードＮＧ１、ＮＧ２に出力する。

スイッチングミキサー８４は、スイッチ素子ＳＧ１、ＳＧ２、ＳＧ３、ＳＧ４を有する。スイッチ素子ＳＧ１は、第１の入力ノードＮＤ１と、第１の出力ノードＮＧ１との間に設けられる。スイッチ素子ＳＧ２は、第２の入力ノードＮＤ２と、第２の出力ノードＮＧ２との間に設けられる。スイッチ素子ＳＧ３は、第２の入力ノードＮＤ２と、第１の出力ノードＮＧ１との間に設けられる。スイッチ素子ＳＧ４は、第１の入力ノードＮＤ１と、第２の出力ノードＮＧ２との間に設けられる。これらのスイッチ素子ＳＧ１〜ＳＧ４は、例えばＭＯＳトランジスター（例えばＮＭＯＳ型トランジスター或いはトランスファーゲート）により構成できる。

スイッチ素子ＳＧ１、ＳＧ２は、クロック信号ＣＫ９０によりオン・オフし、スイッチ素子ＳＧ３、ＳＧ４は、クロック信号ＸＣＫ９０によりオン・オフする。クロック信号ＣＫ９０は、クロック信号ＣＫ０（同期信号ＳＹＣ）に対して位相が９０度異なる信号である。クロック信号ＸＣＫ９０は、クロック信号ＣＫ９０の反転信号（位相が１８０度異なる信号）である。従って、スイッチ素子ＳＧ１とＳＧ３は排他的にオン・オフし、スイッチ素子ＳＧ２とＳＧ４は排他的にオン・オフする。例えばクロック信号ＣＫ９０がＨレベルの場合に、スイッチ素子ＳＧ１、ＳＧ２がオンになり、スイッチ素子ＳＧ３、ＳＧ４がオフになる。クロック信号ＣＫ９０がＬレベルの場合に、スイッチ素子ＳＧ１、ＳＧ２がオフになり、スイッチ素子ＳＧ３、ＳＧ４がオンになる。

振動片１０において恣意的に発生させる振動漏れの信号（広義には不要信号）は、同期信号ＳＹＣ（所望信号）とは位相が９０度異なる。従って、スイッチングミキサー８４が、同期信号ＳＹＣであるクロック信号ＣＫ０と位相が９０度異なるクロック信号ＣＫ９０に基づき、信号ＱＤ１、ＱＤ２を同期検波することで、恣意的に混入された振動漏れ信号を抽出できる。この場合の振動漏れ信号のレベルは既知となっているため、スイッチングミキサー８４による検出結果をＡ／Ｄ変換して、期待値と比較することで、期待する振動漏れ信号がＱＤ１、ＱＤ２に混入されていることを検出できる。そして、期待する振動漏れ信号が検出された場合には、検出回路６０は正常に動作している判定できる。このスイッチミキサー８４を用いた診断処理は、後述する図１１の常時診断の期間において実行される。

図９は、ＶＣＭを生成するアナログコモン電圧生成回路の構成例である。このアナログコモン電圧生成回路は、演算増幅器ＯＰＨ、抵抗素子ＲＨ１、ＲＨ２、ＲＨ３、キャパシターＣＨ１、ＣＨ２を有する。抵抗素子ＲＨ１、ＲＨ２は電源ＶＤＤ、ＶＳＳとの間に直列接続され、分割電圧をノードＮＨ３に生成する。分割電圧は例えばＶＤＤとＶＳＳの間の中点電圧である。この分割電圧は、抵抗素子ＲＨ３、キャパシターＣＨ２により構成されるノイズ低減用のローパスフィルターを介して、演算増幅器ＯＰＨの非反転入力端子のノードＮＨ２に供給される。演算増幅器ＯＰＨは、いわゆるボルテージフォロワー接続になっており、分割電圧に対応する電圧をアナログコモン電圧ＶＣＭとして、ノードＮＨ１に出力する。キャパシターＣＨ１は電位安定化用のキャパシターである。

図１０は診断回路１５０による自己診断について説明するための信号波形図である。図１０では、電圧振幅がＶＢである診断用信号ＳＦＤが、図８の第１のノードＮ１に入力される。すると、Ｑ／Ｖ変換回路６２は、電圧振幅がＶＢ１である信号ＱＢ１を出力し、Ｑ／Ｖ変換回路６４は、電圧振幅がＶＢ２である信号ＱＢ２を出力する。なお図１０では、診断用信号ＳＦＤは矩形波となっているが、正弦波等の周期信号であってもよい。

例えば、帰還キャパシターＣＢ１とＣＢ２の容量値は等しく、キャパシターＣ２の容量値はキャパシターＣ１の容量値よりも大きい。キャパシターＣＢ１、ＣＢ２の容量値は例えば０．５ｐＦ〜１．５ｐＦ程度であり、キャパシターＣ１の容量値Ｃは例えば２５０ｆＦ〜７５０ｆＦ程度である。キャパシターＣ１とＣ２の容量値の差ΔＣは例えば５０ｆＦ〜１５０ｆＦ程度である。なお、Ｃ１、Ｃ２、ＣＢ１、ＣＢ２は例えばポリシリコンによるキャパシター（ポリ２層キャパシター）やＭＩＭ（Metal-Insulator-Metal）によるキャパシターなどにより実現できる。

このように、キャパシターＣ１に比べて、キャパシターＣ２の方が容量値が大きい場合には、図１０に示すように、Ｑ／Ｖ変換回路６２、６４は、ＶＢ１＜ＶＢ２の関係が成り立つ信号ＱＢ１、ＱＢ２を出力する。具体的には、Ｑ／Ｖ変換回路６２、６４は反転アンプである。従って図１０に示すように、診断用信号ＳＦＤが正極性である場合には、Ｑ／Ｖ変換回路６２、６４は、アナログコモン電圧ＶＣＭを基準（中心）として負極性となり、且つ、電圧振幅についてＶＢ１＜ＶＢ２の関係が成り立つ信号ＱＢ１、ＱＢ２を出力する。

即ち、Ｑ／Ｖ変換回路６２、６４の演算増幅器ＯＰＢ１、ＯＰＢ２による仮想接地（バーチャルショート）により、入力ノードＮＡ１、ＮＡ２の電位は共にアナログコモン電圧ＶＣＭに設定される。そして、キャパシターＣ１に比べて、キャパシターＣ２の方が容量値が大きいため、電圧振幅がＶＢである診断用信号ＳＦＤがキャパシターＣ１、Ｃ２の他端に印加された場合に、キャパシターＣ１の蓄積電荷量よりもキャパシターＣ２の蓄積電荷量の方が大きくなる。そして、Ｑ／Ｖ変換回路６２、６４の帰還キャパシターＣＢ１、ＣＢ２の容量値は等しいため、信号ＱＢ１、ＱＢ２の電圧振幅については、ＶＢ１＜ＶＢ２の関係が成り立つ。即ち、信号ＱＢ１の電圧振幅ＶＢ１は、キャパシターＣ１と帰還キャパシターＣＢ１の容量比（Ｃ１／ＣＢ１）に応じた振幅に設定され、信号ＱＢ２の電圧振幅ＶＢ２は、キャパシターＣ２と帰還キャパシターＣＢ２の容量比（Ｃ２／ＣＢ２）に応じた振幅に設定される。そして、Ｃ１に比べてＣ２の方が容量値が大きいため、ＶＢ１＜ＶＢ２の関係が成り立つ。

差動増幅回路７０は、信号ＱＢ１、ＱＢ２の差動成分を増幅する。従って、図１０に示すように、信号ＱＢ１、ＱＢ２の差分がゲイン倍され且つ反転された信号が、差動の信号ＱＣ１、ＱＣ２として出力される。例えば差動増幅回路７０の差動増幅のゲインをＧＣとした場合に、信号ＱＣ１と信号ＱＣ２との間の差分電圧はＶＤＦ＝ＧＣ×（ＶＢ２−ＶＢ１）と表すことができる。

このように、キャパシターＣ１の他端側のノードＮ１に診断用信号ＳＦＤを入力することで、信号ＱＣ１、ＱＣ２に示すような診断用の所望信号（疑似所望信号）を検出回路６０に供給できる。そして検出回路６０がこの診断用の所望信号の検出動作を行い、その検出結果をモニターすることで、検出回路６０が正常に動作している否かの診断（自己診断、故障診断）が可能になる。具体的には、図１０の信号ＱＣ１、ＱＣ２の差分電圧ＶＤＦを検出することで、検出回路６０の診断が可能になる。

例えば、キャパシターＣ１、Ｃ２、ＣＢ１、ＣＢ２の容量値や診断用信号ＳＦＤの電圧振幅は既知であるため、信号ＱＣ１、ＱＣ２の差分電圧ＶＤＦも既知となる。従って、差分電圧ＶＤＦに対応する検出回路６０の検出結果が、期待値の範囲内であれば、検出回路６０が正常に動作していると診断できる。具体的には、例えば同期検波回路８１の同期検波により、同期信号ＳＹＣと位相が異なる不要信号（例えば９０度位相がずれた不要信号）が除去される一方で、同期信号ＳＹＣと位相が同じ診断用の所望信号が抽出されるようになる。つまり、周波数スペクトルにおいてＤＣ等の周波数帯域に診断用の所望信号の成分が現れるようになる。従って、この診断用の所望信号のＤＣ成分の値（ＤＣ電圧値やＤＣ電圧のＡ／Ｄ変換値）が期待値の範囲内であれば、検出回路６０が正常に動作していると診断できる。

図１１は本実施形態の回路装置の動作を説明する動作シーケンス図である。図１１に示すように、回路装置に電源が投入されて、電源がオンになった後、回路装置が診断モードに設定されて、初期診断が行われる。即ち、検出回路６０が正常に動作しているか否かを検証する診断が行われる。この初期診断（診断モード）時には、診断回路１５０のスイッチ素子ＳＷ１、ＳＷ２はオンになる一方で、スイッチ素子ＳＷ３、ＳＷ４はオフになる。これにより振動片１０からの検出信号ＩＱ１、ＩＱ２の入力は電気的に遮断され、駆動回路３０からの信号を電圧レベル変換した信号が、診断用信号ＳＦＤとして、キャパシターＣ１、Ｃ２の他端のノードＮ１に入力されるようになる。これにより、図１０で説明したように、診断用の擬似的な所望信号を検出回路６０に供給して、検出回路６０の各回路が正常に動作しているか否かを診断できるようになる。

一方、このような初期診断が終了して、所望信号を検出する通常動作期間になると、スイッチ素子ＳＷ３、ＳＷ４はオンになる一方で、スイッチ素子ＳＷ１、ＳＷ２がオフになる。これにより振動片１０からの検出信号ＩＱ１、ＩＱ２が検出回路６０に入力されて、所望信号の検出処理が行われる。この際、スイッチ素子ＳＷ１、ＳＷ２がオフになることで、例えば駆動回路３０からの信号に基づくノイズ等が、検出回路６０の入力ノードＮＡ１、ＮＡ２に伝達してしまうなどの事態を抑制できる。

このように図１１では、電源投入後、通常動作期間の前において、診断モードに設定される。この診断モードの設定は、例えば回路装置の外部のコントローラー等が診断モード（初期診断）を開始するためのコマンドを発行し、このコマンドが回路装置のインタフェースを介して受け付けられることで実現される。或いは、電源投入後に、自動的に回路装置の動作モードを診断モードに設定するようにしてもよい。なお、通常動作の開始後に、一旦、通常動作を停止し、例えば回路装置の外部のコントローラーからのコマンドの発行等に基づいて、回路装置の診断処理を行ってもよい。

また図１１に示すように、通常動作期間においては、検出回路６０が正常に動作しているか否かを常時確認するための常時診断が行われている。

この常時診断においては、故障検出回路１６０が、差動増幅回路７０やゲイン調整アンプ７６の故障検出を行う。即ち、故障検出回路１６０は、監視電圧ＶＢ、ＶＡが判定電圧範囲内にあるか否かを検出する。そして制御部１４０は、故障検出回路１６０からの監視結果信号ＤＧＣ、ＤＧＤに基づいて、差動増幅回路７０、ゲイン調整アンプ７６の故障診断を行う。

また、この常時診断において、スイッチングミキサー８４が、恣意的に発生させた振動漏れ信号を抽出する同期検波を行う。そして制御部１４０は、抽出された振動漏れ信号の成分が、期待値の範囲内にあるか否かを検出することで、検出回路６０の全体の故障診断を行う。この際に、スイッチングミキサー８２は、所望信号を抽出するための通常の同期検波を行っている。従って、振動漏れ信号の抽出による故障診断と、同期検波による所望信号の抽出処理を、同時に実行することが可能になり、常時診断が実現される。

以上のように本実施形態では、同期検波による所望信号の抽出処理を行いながら、これと並行して、故障検出回路１６０による差動増幅回路７０、ゲイン調整アンプ７６の故障診断や、スイッチングミキサー８４による検出回路６０の全体の故障診断を実行することができ、回路装置の実動作中の常時診断を実現できる。従って、経時変化による故障や性能劣化に対する信頼性を、大幅に向上することが可能になる。

４．移動体、電子機器
図１２（Ａ）に本実施形態の回路装置２０を含む移動体の例を示す。本実施形態の回路装置２０は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。図１２（Ａ）は移動体の具体例としての自動車２０６を概略的に示している。自動車２０６には、振動片１０と回路装置２０を有するジャイロセンサー５１０（センサー）が組み込まれている。ジャイロセンサー５１０は車体２０７の姿勢を検出することができる。ジャイロセンサー５１０の検出信号は車体姿勢制御装置２０８に供給される。車体姿勢制御装置２０８は例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり個々の車輪２０９のブレーキを制御したりすることができる。その他、こういった姿勢制御は二足歩行ロボットや航空機、ヘリコプター等の各種の移動体において利用されることができる。姿勢制御の実現にあたってジャイロセンサー５１０は組み込まれることができる。

図１２（Ｂ）、図１２（Ｃ）に示すように、本実施形態の回路装置はデジタルスチルカメラや生体情報検出装置（ウェアラブル健康機器。例えば脈拍計、歩数計、活動量計等）などの種々の電子機器に適用できる。例えばデジタルスチルカメラにおいてジャイロセンサーや加速度センサーを用いた手ぶれ補正等を行うことができる。また生体情報検出装置において、ジャイロセンサーや加速度センサーを用いて、ユーザーの体動を検出したり、運動状態を検出できる。また図１２（Ｄ）に示すように、本実施形態の回路装置はロボットの可動部（アーム、関節）や本体部にも適用できる。ロボットは、移動体（走行・歩行ロボット）、電子機器（非走行・非歩行ロボット）のいずれも想定できる。走行・歩行ロボットの場合には、例えば自律走行に本実施形態の回路装置を利用できる。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（物理量検出装置、物理量トランスデューサー等）と共に記載された用語（ジャイロセンサー、振動片等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、回路装置や物理量検出装置や電子機器や移動体の構成、振動片の構造等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

ＡＭＤ１、ＡＭＤ２ 第１、第２のアンプ、ＲＤ１〜ＲＤ４ 第１〜第４の抵抗素子、
ＯＰＤ１、ＯＰＤ２ 第１、第２の演算増幅器、
ＣＰＤ１、ＣＰＤ２ コンパレーター、ＯＲＤ１ ＯＲ回路、ＶＡ 監視電圧、
ＡＭＣ１、ＡＭＣ２ 第１、第２のアンプ、ＴＭ１、ＴＭ２ 反転入力端子、
ＴＰ１、ＴＰ２ 非反転入力端子、ＯＰＣ１、ＯＰＣ２、第１、第２の演算増幅器、
ＲＣ１〜ＲＣ８ 第１〜第８の抵抗素子、ＲＣ９、ＲＣ１０ 抵抗素子、
ＣＰＣ１、ＣＰＣ２ コンパレーター、ＯＲＣ１ ＯＲ回路、ＶＢ 監視電圧、
Ｃ１、Ｃ２ 第１、第２のキャパシター、ＳＷ１〜ＳＷ４ 第１〜第４のスイッチ素子、ＰＤ１〜ＰＤ４ 端子、ＳＦＤ 診断用信号、
１ 基部、２、３ 連結腕、４、５、６、７ 駆動腕、８、９ 検出腕、
１０ 振動片、１８ 物理量トランスデューサー、
２０ 回路装置、３０、駆動回路、３２ 増幅回路（Ｉ／Ｖ変換回路）、
４０ ゲイン制御回路、５０ 駆動信号出力回路、５２ 同期信号出力回路、
６０ 検出回路、６１ 増幅回路、６２、６４ Ｑ／Ｖ変換回路、
７０ 差動増幅回路、７４ ハイパスフィルター部、７６ ゲイン調整アンプ、
７７、７８ 第１、第２の電圧分割回路、
８１ 同期検波回路、８２、８３ スイッチングミキサー、
９０ フィルター部、１００ Ａ／Ｄ変換回路、１１０ ＤＳＰ部、
１４０ 制御部、１４２ レジスター部、１５０ 診断回路、１６０ 故障検出回路、
２０６ 移動体（自動車）、２０７ 車体、２０８ 車体姿勢制御装置、２０９ 車輪、
５００ 電子機器、５１０ ジャイロセンサー、５２０ 処理部、５３０ メモリー、
５４０ 操作部、５５０ 表示部

Claims (12)

1. 差動信号を構成する第１及び第２の信号のうちの前記第１の信号が非反転入力端子に入力される第１の演算増幅器と、
   前記第１及び第２の信号のうちの前記第２の信号が非反転入力端子に入力される第２の演算増幅器と、
   第１のノードの電圧と前記第１の演算増幅器の出力端子の電圧を電圧分割し、前記電圧分割により得られた電圧に、前記第１の演算増幅器の反転入力端子を設定する第１の電圧分割回路と、
   前記第１のノードの電圧と前記第２の演算増幅器の出力端子の電圧を電圧分割し、電圧分割により得られた電圧に、前記第２の演算増幅器の反転入力端子を設定する第２の電圧分割回路と、
   前記第１のノードの電圧である監視電圧に基づいて故障検出を行う故障検出回路と、
   を含むことを特徴とする回路装置。
2. 請求項１に記載の回路装置において、
   前記第１の電圧分割回路は、
   前記第１のノードと、前記第１の演算増幅器の前記反転入力端子との間に設けられる第１の抵抗素子と
   前記第１の演算増幅器の前記反転入力端子と、前記第１の演算増幅器の前記出力端子との間に設けられる第２の抵抗素子と、
   を含み、
   前記第２の電圧分割回路は、
   前記第１のノードと、前記第２の演算増幅器の前記反転入力端子との間に設けられる第３の抵抗素子と
   前記第２の演算増幅器の前記反転入力端子と、前記第２の演算増幅器の前記出力端子との間に設けられる第４の抵抗素子と、
   を含むこと特徴とする回路装置。
3. 請求項２に記載の回路装置において、
   前記第１及び第２の抵抗素子の少なくとも一方と、前記第３及び第４の抵抗素子の少なくとも一方とは、抵抗値が可変の抵抗素子であることを特徴とする回路装置。
4. 請求項１乃至３のいずれか一項に記載の回路装置において、
   前記第１の信号は、アナログコモン電圧を基準として正極側又は負極側に変化する信号であり、
   前記第２の信号は、前記アナログコモン電圧を基準として正極側又は負極側に変化する信号であり、
   前記故障検出回路は、
   前記監視電圧が、前記アナログコモン電圧を基準とした判定電圧範囲内にあるか否かを検出することで、故障検出を行うことを特徴とする回路装置。
5. 請求項４に記載の回路装置において、
   前記故障検出回路は、
   前記監視電圧が、高電位側の閾値電圧と低電位側の閾値電圧との間の前記判定電圧範囲内にあるか否かを検出することで、故障検出を行うことを特徴とする回路装置。
6. 請求項１乃至５のいずれか一項に記載の回路装置において、
   物理量トランスデューサーを駆動する駆動回路と、
   前記物理量トランスデューサーからの第１及び第２の検出信号が入力される検出回路を含み、
   前記検出回路は、
   前記第１及び第２の演算増幅器及び前記第１及び第２の電圧分割回路により構成され、前記第１及び第２の検出信号に対応する前記第１及び第２の信号が入力されるゲイン調整アンプを含むことを特徴とする回路装置。
7. 請求項６に記載の回路装置において、
   前記ゲイン調整アンプの後段側に設けられ、前記駆動回路からの同期信号に基づいて同期検波を行う同期検波回路を含むことを特徴とする回路装置。
8. 請求項６又は７に記載の回路装置において、
   前記検出回路は、
   前記ゲイン調整アンプの前段側に設けられ、前記第１及び第２の信号を出力する差動増幅回路を含むことを特徴とする回路装置。
9. 請求項８に記載の回路装置において、
   前記検出回路は、
   前記差動増幅回路の前段側に設けられ、前記第１の検出信号が入力される第１の電荷／電圧変換回路と、
   前記差動増幅回路の前段側に設けられ、前記第２の検出信号が入力される第２の電荷／電圧変換回路と、
   を含むことを特徴とする回路装置。
10. 請求項６乃至９のいずれか一項に記載の回路装置と、
    前記物理量トランスデューサーと、
    を含むことを特徴とする物理量検出装置。
11. 請求項１乃至９のいずれか一項に記載の回路装置を含むことを特徴とする電子機器。
12. 請求項１乃至９のいずれか一項に記載の回路装置を含むことを特徴とする移動体。

Images