CN100472495C - 数据总线的有源上拉设备 - Google Patents

数据总线的有源上拉设备 Download PDF

Info

Publication number
CN100472495C
CN100472495C CNB2004800258889A CN200480025888A CN100472495C CN 100472495 C CN100472495 C CN 100472495C CN B2004800258889 A CNB2004800258889 A CN B2004800258889A CN 200480025888 A CN200480025888 A CN 200480025888A CN 100472495 C CN100472495 C CN 100472495C
Authority
CN
China
Prior art keywords
power supply
data bus
subsystem
operator scheme
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800258889A
Other languages
English (en)
Other versions
CN1849595A (zh
Inventor
威廉·约翰·泰斯丁
大卫·吉恩·诺瓦克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of CN1849595A publication Critical patent/CN1849595A/zh
Application granted granted Critical
Publication of CN100472495C publication Critical patent/CN100472495C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G06F13/4077—Precharging or discharging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明一种数据总线的有源上拉配置，不受子系统中的集成上拉电阻的影响。在使用I2C总线并且使用根据本发明典型实施例的本发明的电视信号处理设备中，开关响应于控制信号，在所述设备处于第一操作模式时，所述开关使至少一根数据总线与所述第一电源电连接，而在所述设备处于第二操作模式时，所述开关使所述数据总线与所述第一电源电分离，在所述第一操作模式和所述第二操作模式期间，所述数据总线均与第二电源电耦合，其中在所述第一操作模式中，第一子系统和第二子系统均处于活动状态，而在所述第二操作模式中，所述第一子系统处于功率降低状态，而所述第二子系统处于活动状态。

Description

数据总线的有源上拉设备
技术领域
本申请大体上涉及包括多个电源电平和数据总线的数字系统。更具体地，本发明涉及包括由公共总线相连的子系统的数字系统，公共总线要求自动对特定总线或线路进行充电。
背景技术
本申请大体上涉及包括多个电源电平、操作模式和至少一个数据总线的数字系统。例如电视系统、家庭和便携式音频系统和卫星接收系统的系统可以包含多于一个的电源电平或操作模式。操作模式的示例可以是运行模式，其中系统操作于其主要预期的操作模式中，例如对于电视系统，系统接收电视信号、解码信号并在电视屏幕上显示图像。在待机模式中，系统处于次要操作模式中，典型地只执行在运行模式中所执行的功能的子集，并且可能只执行一般不在运行模式中执行的多个功能。在电视系统中，不显示画面并且不播放音频，然而可以给电子器件的一部分提供电能来接收广播的管理或指南数据，或者等待远程控制命令以重新开始运行模式。在关闭模式中，从设备中移去电源并且不给子系统提供电能。
在待机模式中，希望从尽可能多的系统中移去电源来减少电源消耗。减少的电源消耗导致从电子器件中发出减少的热发射，并且减少了对例如电扇等有源冷却系统的需求。在待机模式期间消除了对有源冷却系统的需求具有进一步减少电源消耗并且减少当用户不使用该设备时产生的噪声的有利效果。
当试图从尽可能多的子系统中移去电源时出现的一个问题在一个或多个系统或集成电路包括集成上拉电阻时会发生。图1示出了对数据总线(150)进行充电的通用方法，并且示出了当多于一个子系统(130，140)附加在相同数据总线(150)上、每一个具有其各自的集成上拉电阻(135，145)时会发生的问题。当图1所示的系统操作于运行模式中，电压施加在第二电源(120)和第一电源(110)上。当系统进入待机模式中并且只需要子系统2(140)保持待机操作时，希望从子系统1(130)中移去电源而保持给子系统2(140)供电(140)。现在出现一个问题，因为当将第一电源(110)设置为零电压时，第一电阻(135)和第二电阻(145)的组合成为第二电源(120)的分压器，并且作为第二电源电平(120)和零电压之间的分压结果，数据总线(150)电压降到低于希望电平。因此最好是移去第一电阻(135)并且使第二电阻(145)给数据总线(150)提供所需的电荷。然而子系统通常由外部实体设计或制造并且具有不易于移去的集成上拉电阻。对于上拉电阻在集成电路内部并且不能够被移去的集成电路，尤其是这样的。希望找到一种可选方法，能够从第一子系统(130)中移去电压并且保持第二子系统(140)的电压，同时避免上述不希望的分压效果并且不需要移去关机子系统的上拉电阻。
发明内容
根据本发明的方案，一种设备，其特征在于响应控制信号的开关，其中，在所述设备处于第一操作模式时，所述开关使至少一根数据总线与所述第一电源电连接，而在所述设备处于第二操作模式时，所述开关使所述数据总线与所述第一电源电分离，在所述第一操作模式和所述第二操作模式期间，所述数据总线均与第二电源电耦合，其中在所述第一操作模式中，第一子系统和第二子系统均处于活动状态，而在所述第二操作模式中，所述第一子系统处于功率降低状态，而所述第二子系统处于活动状态。
附图说明
结合附图，通过参考下面本发明实施例的说明，本发明的上述及其它特点和优点、以及获得它们的方式变得显而易见，并且可以更好地理解本发明，附图中：
图1是根据现有技术、具有与各个子系统集成的上拉电阻的数据总线的电路图。
图2是根据本发明的第一典型实施例、具有与各个子系统集成的上拉电阻的数据总线的电路图。
图3是根据本发明的第二典型实施例、具有与各个子系统集成的上拉电阻的数据总线的电路图。
图4是根据本发明的第三典型实施例、具有与各个子系统集成的上拉电阻的数据总线的电路图。
图5是根据本发明的第四典型实施例、具有与各个子系统集成的上拉电阻的数据总线的电路图。
图6是根据本发明的电路操作的典型实施例的状态图。
具体实施方式
在此所示的示例示出了本发明的优选实施例，并且决不应该认为这些示例限制了本发明的范围。
参考图1，示出了根据现有技术100、具有与各个子系统集成的上拉电阻的数据总线的电路图。图1所示的系统包括：第一电源110，操作于第一操作模式中；第二电源120，操作于第一操作模式和第二操作模式中；第一子系统130，包括第一上拉电阻135；第二子系统140，包括第二上拉电阻145，其中，第二子系统130和第二子系统140都与至少一个数据总线150相连。数据总线可以是例如通常用于例如电视信号处理设备等消费类电子系统中的I2C总线。
参考图2，示出了根据本发明的第一典型实施例、具有与各个子系统集成的上拉电阻的数据总线的电路图。图2所示的系统包括：第一电源210，操作于第一操作模式中；第二电源220，操作于第一和第二操作模式中；第一子系统230，包括第一上拉电阻235；第二子系统240，包括第二上拉电阻245，其中，第一子系统230和第二子系统240都与至少一个数据总线250相连；以及第一晶体管260，其中所述晶体管260的基极和集电极与第一电源210相连，以及晶体管的发射极与第一子系统230相连，该连接包括与在第一子系统230内部的上拉电阻235的连接。
在图2所示的典型实施例中，当系统200操作于第一操作模式(运行模式)中时，由第一电源210和第二电源220供电。当由第一电源210给第一晶体管260的基极供电时，晶体管260在集电极和发射极之间导通，并且电源被提供给第一子系统。典型实施例所提供的电源比施加到晶体管260的基极的电压低大约0.7伏特，并且因此导致在集电极和发射极之间有0.7伏特的压降。可以将电阻网络添加到晶体管260的基极电源线和/或集电极，以便确保晶体管饱和，从而在晶体管260的集电极和发射极之间只有0.2伏特的压降。当系统200处于第二操作模式(待机模式)中，其中一些子系统被降低电力以减少能量消耗和热量产生时，从第一电源210移去电源。仍然由第二电源220给子系统2240供电。通过在子系统2240内部的第二上拉电阻245对数据总线进行充电。数据总线250上的上拉电压导致第一晶体管260的反向偏置，数据总线250与第一电源210电断开。
参考图3，示出了根据本发明的第二典型实施例、具有与各个子系统集成的上拉电阻的数据总线的电路图。图3所示的系统包括：第一电源310，操作于第一操作模式中；第二电源320，操作于第一和第二操作模式中；第三电源370，操作于第一操作模式中；第一子系统330，包括第一上拉电阻335；第二子系统340，包括第二上拉电阻345，其中，第一子系统330和第二子系统340都与至少一个数据总线350相连；以及第一晶体管360，其中，所述晶体管360的集电极与第一电源310相连，所述晶体管360的基极与第三电源相连，并且晶体管的发射极与第一子系统330相连，该连接包括与在第一子系统330内部的上拉电阻335的连接。
在图3所示的典型实施例中，当系统300操作于第一操作模式(运行模式)中时，由第一电源310和第二电源以及第三电源370供电。当由第三电源370给第一晶体管360的基极供电时，晶体管360在集电极和发射极之间导通，并且电源被提供给第一子系统。可以选择由第三电源370所提供的电源，使其具有足够高的值，以确保晶体管饱和，从而在晶体管360的集电极和发射极之间只有0.2伏特的压降。同样可以通过在第三电源370和晶体管360的基极之间提供电阻网络，来调整施加到晶体管360的基极的电压电平。当系统300处于第二操作模式(待机模式)中，其中一些子系统被降低电力以减少能量消耗和热量产生时，从第一电源310和第三电源370中移去电源。仍然由第二电源320给子系统2340供电。通过在子系统2340内部的第二上拉电阻345给数据总线充电。数据总线350上的上拉电压导致第一晶体管360的反向偏置，数据总线350与第一电源310电断开。
参考图4，示出了根据本发明的第三典型实施例、具有与各个子系统集成的上拉电阻的数据总线的电路图。图4所示的系统包括：第一电源410，操作于第一操作模式中；第二电源420，操作于第一和第二操作模式中；控制信号源470；第一子系统430，包括第一上拉电阻435；第二子系统440，包括第二上拉电阻445，其中，第一子系统430和第二子系统440都与至少一个数据总线450相连；以及第一晶体管460，其中，所述晶体管460的集电极与第一电源410相连，所述晶体管460的基极与控制信号源470相连，并且晶体管的发射极与第一子系统430相连，该连接包括与在第一子系统430内部的上拉电阻435的连接。
在图4所示的典型实施例中，当系统400操作于第一操作模式(运行模式)中时，由例如微处理器或离散模拟电路等控制信号源470给第一晶体管460的基极提供控制信号，由第一电源410和第二电源420供电。当控制信号被施加到第一晶体管460的基极上时，晶体管460在集电极和发射极之间导通，并且来自第一电源410的电源被提供给第一子系统。应该选择控制信号的电平，使其具有足够高的电压电平，以确保晶体管饱和，从而在晶体管460的集电极和发射极之间只有0.2伏特的压降，以确保施加在第一子系统430上的电压电平尽可能地接近第一电源410的电压电平。当系统400处于第二操作模式(待机模式)中，其中一些子系统被降低电力以减少能量消耗和热量产生时，从晶体管460的基极移去控制信号。可以减少、关闭第一电源410，或根据应用而保持在其全电压电平上。通过在子系统2440内部的第二上拉电阻445给数据总线充电。数据总线450上的上拉电压导致第一晶体管460的反向偏置，数据总线450与第一电源410电断开。
参考图5，示出了根据本发明的第四典型实施例、具有与各个子系统集成的上拉电阻的数据总线的电路图。图5所示的系统包括：第一电源510，操作于第一操作模式和第二操作模式中；控制信号源570；第一子系统530，包括第一上拉电阻535；第二子系统540，包括第二上拉电阻545，其中，第一子系统530和第二子系统540都与至少一个数据总线550相连；以及第一晶体管560，其中，所述晶体管560的集电极与第一电源510相连，所述晶体管560的基极与控制信号源570相连，并且晶体管的发射极与第一子系统530相连，该连接包括与在第一子系统530内部的上拉电阻535的连接。
在图5所示的典型实施例中，当系统500操作于第一操作模式(运行模式)中时，由例如微处理器或离散模拟电路等控制信号源570给第一晶体管560的基极提供控制信号，由第一电源510供电。控制信号源570也可以是第二电源，只在操作于第一操作模式中时具有足够高的电压以使晶体管560只在第一操作模式中正向偏置，在第二操作模式中时具有足够低的电压以使晶体管560在第二操作模式中反向偏置。当信号被施加到第一晶体管560的基极时，晶体管560在集电极和发射极之间导通，并且来自第一电源510的电源被提供给第一子系统。应该选择控制信号的电平，使其具有足够高的电压电平，以确保晶体管饱和，从而在晶体管560的集电极和发射极之间只有0.2伏特的压降，以确保施加在第一子系统530上的电压电平尽可能地接近第一电源510的电压电平。当系统500处于第二操作模式(待机模式)中，其中一些子系统被降低电力以减少能量消耗和热量产生时，从晶体管560的基极移去控制信号。由第一电源510给子系统2540供电。通过在子系统2540内部的第二上拉电阻545给数据总线充电。数据总线550上的上拉电压导致第一晶体管560的反向偏置，数据总线550与第一电源510电断开。
参考图6，示出了根据本发明的电路操作的典型实施例的状态图600。当系统处于第一操作模式(运行模式)中时(630)，给系统正常操作所需的所有系统供电并使其操作。在运行模式中，例如电扇等有源冷却设备是可接受的，并且可以由于用户期望而使用，并且可以在该操作模式期间容忍一些操作噪声。然而，当系统处于第二操作模式(待机模式)中时(610)，用户认为系统关闭并且由有源设备所产生的噪声是不可接受的。当用户决定系统在第一操作模式(630)和第二操作模式(610)之间转换时，进行第一转换620，其中如上图所示，从晶体管的基极移去电源，并且从在待机操作模式中不需要的系统移去电压。当用户决定系统在第二操作模式(610)和第一操作模式(630)之间转换时，进行第二转换640，其中如上图所示，给晶体管的基极施加电压，并且给在运行操作模式中所需的系统供电。

Claims (9)

1.一种设备，其特征在于响应控制信号(470)的开关(460)，其中，在所述设备处于第一操作模式时，所述开关(460)使至少一根数据总线(450)与第一电源(410)电连接，而在所述设备处于第二操作模式时，所述开关(460)使所述数据总线(450)与所述第一电源(410)电分离，在所述第一操作模式和所述第二操作模式期间，所述数据总线(450)均与第二电源电耦合，其中在所述第一操作模式中，第一子系统和第二子系统均处于活动状态，而在所述第二操作模式中，所述第一子系统处于功率降低状态，而所述第二子系统处于活动状态。
2.根据权利要求1所述的设备，其中，所述开关(460)是晶体管。
3.根据权利要求1所述的设备，其中，所述数据总线(450)经由电阻(435)与所述开关(460)相连。
4.根据权利要求3所述的设备，其中，所述电阻(435)位于装置中。
5.根据权利要求4所述的设备，其中，所述装置是集成电路。
6.根据权利要求1所述的设备，其中，当所述设备处于所述第一操作模式时，多个开关使多根数据总线与所述第一电源(410)电连接，而在所述设备处于所述第二操作模式时，所述多个开关使所述多根数据总线与所述第一电源(410)电分离，在所述第一操作模式和所述第二操作模式期间，所述多根数据总线中的每一根均与第二电源电耦合。
7.根据权利要求2所述的设备，其中，所述晶体管包括基极、集电极和发射极，其中，所述第一电源(410)与集电极电耦合，所述数据总线(450)与发射极电耦合，以及所述第二电源与数据总线(450)电耦合，其中，所述晶体管在所述第一电源(410)启用时表现为导通状态，而在所述第一电源(410)关闭时表现为非导通状态。
8.根据权利要求1所述的设备，其中，所述控制信号(470)包括将电能从所述第一电源(410)耦合到所述开关(460)。
9.根据权利要求1所述的设备，其中，所述控制信号(470)包括将电能从第三电源(370)耦合到所述开关(460)。
CNB2004800258889A 2003-09-09 2004-09-09 数据总线的有源上拉设备 Expired - Fee Related CN100472495C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US50189403P 2003-09-09 2003-09-09
US60/501,894 2003-09-09

Publications (2)

Publication Number Publication Date
CN1849595A CN1849595A (zh) 2006-10-18
CN100472495C true CN100472495C (zh) 2009-03-25

Family

ID=34273075

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800258889A Expired - Fee Related CN100472495C (zh) 2003-09-09 2004-09-09 数据总线的有源上拉设备

Country Status (9)

Country Link
US (1) US7459939B2 (zh)
EP (1) EP1665060B1 (zh)
JP (1) JP2007505375A (zh)
KR (1) KR101129006B1 (zh)
CN (1) CN100472495C (zh)
BR (1) BRPI0413824A (zh)
DE (1) DE602004013346T2 (zh)
ES (1) ES2308253T3 (zh)
WO (1) WO2005024642A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106612377B (zh) * 2017-01-12 2019-09-27 维沃移动通信有限公司 一种控制双摄像头的电路、移动终端和方法
CN108134599B (zh) * 2017-12-04 2019-03-08 山东高云半导体科技有限公司 一种i3c总线控制接口电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272396B2 (en) * 1991-09-05 1996-11-26 Unitrode Corp Controllable bus terminator with voltage regulation
US5831467A (en) * 1991-11-05 1998-11-03 Monolithic System Technology, Inc. Termination circuit with power-down mode for use in circuit module architecture
US5336948A (en) * 1992-12-16 1994-08-09 Unitrode Corporation Active negation emulator
CN1087453C (zh) * 1994-12-02 2002-07-10 皇家菲利浦电子有限公司 包括数据通信总线的电路
US5635852A (en) * 1995-04-17 1997-06-03 Linfinity Microelectronics, Inc. Controllable actice terminator for a computer bus
DE19611945C1 (de) * 1996-03-26 1997-11-20 Daimler Benz Ag Einrichtung für den busvernetzten Betrieb eines elektronischen Gerätes mit Microcontroller sowie deren Verwendung
JP3400294B2 (ja) * 1997-04-25 2003-04-28 富士通株式会社 プル・アップ回路及び半導体装置
US6005432A (en) * 1998-04-01 1999-12-21 S3 Incorporated Voltage level shift system and method
US6181193B1 (en) * 1999-10-08 2001-01-30 International Business Machines Corporation Using thick-oxide CMOS devices to interface high voltage integrated circuits
US6356106B1 (en) * 2000-09-12 2002-03-12 Micron Technology, Inc. Active termination in a multidrop memory system
JP3664236B2 (ja) * 2000-10-30 2005-06-22 ティアック株式会社 Ｕｓｂ機器
US6781415B2 (en) * 2001-11-27 2004-08-24 Fairchild Semiconductor Corporation Active voltage level bus switch (or pass gate) translator
US6771095B1 (en) * 2002-11-22 2004-08-03 Analog Devices, Inc. Level translating digital switch
JP4345471B2 (ja) * 2003-12-18 2009-10-14 セイコーエプソン株式会社 物理層回路、データ転送制御装置、及び電子機器

Also Published As

Publication number Publication date
EP1665060B1 (en) 2008-04-23
KR20070037561A (ko) 2007-04-05
US20060290811A1 (en) 2006-12-28
DE602004013346D1 (de) 2008-06-05
EP1665060A2 (en) 2006-06-07
DE602004013346T2 (de) 2009-07-09
KR101129006B1 (ko) 2012-03-27
CN1849595A (zh) 2006-10-18
JP2007505375A (ja) 2007-03-08
ES2308253T3 (es) 2008-12-01
US7459939B2 (en) 2008-12-02
WO2005024642A2 (en) 2005-03-17
WO2005024642A3 (en) 2005-06-23
BRPI0413824A (pt) 2006-10-24

Similar Documents

Publication Publication Date Title
US7843084B2 (en) Electronic device capable of automatically selecting a power source
US7478254B2 (en) Switching power supply device with power on from standby sequence that includes reconnecting dummy resistor to large load power supply line
JPH03223915A (ja) 情報処理システム及び外部記憶装置
CN100472495C (zh) 数据总线的有源上拉设备
CN100432973C (zh) 集成电路处于未通电状态时的总线操作
CN115391258B (zh) 接口管理电路、方法、装置、设备、存储介质和程序产品
EP1333360B1 (en) Electrical apparatus and operation of peripheral devices therewith
CN114496002A (zh) 一种供电电路及存储设备
US20100177539A1 (en) Electrical appliance and power supply thereof
CN106888396B (zh) 一种分离电视控制电路、方法及分离电视
CN112833516B (zh) 空调内外机通讯电路以及空调器
CN116886454B (zh) 供电装置及系统、音频采集设备及系统、供电方法
CN209861019U (zh) 视频导播设备
CN109212303B (zh) 用于高压变频器的数字信号采样处理电路
JPH0612152A (ja) Ｃｍｏｓ回路間の電源分割制御方式
CN118573822A (zh) 投影设备及其供电方法
CN114400648A (zh) 一种Type-C供电方法及装置
CN116742758A (zh) 供电控制电路及电器设备
CN117075702A (zh) 一种复位信号控制方法及装置
CN111190373A (zh) 一种电器设备、待机控制电路及其控制方法
TW202408114A (zh) 供電電路與具有該供電電路之電子裝置
CN115714452A (zh) 一种电源切换电路及电子设备
CN104049659A (zh) 电子装置
CN116648857A (zh) 一种电源开关控制电路和电器
MXPA06002497A (es) Aparato de arranque activo para un conductor comun de datos

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090325

Termination date: 20190909

CF01 Termination of patent right due to non-payment of annual fee