CN1087453C - 包括数据通信总线的电路 - Google Patents

包括数据通信总线的电路 Download PDF

Info

Publication number
CN1087453C
CN1087453C CN95192051A CN95192051A CN1087453C CN 1087453 C CN1087453 C CN 1087453C CN 95192051 A CN95192051 A CN 95192051A CN 95192051 A CN95192051 A CN 95192051A CN 1087453 C CN1087453 C CN 1087453C
Authority
CN
China
Prior art keywords
bus line
bus
circuit
level
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN95192051A
Other languages
English (en)
Other versions
CN1144003A (zh
Inventor
H·舒特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1144003A publication Critical patent/CN1144003A/zh
Application granted granted Critical
Publication of CN1087453C publication Critical patent/CN1087453C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Bus Control (AREA)

Abstract

信息施加到处于线连逻辑功能的一条总线上，总线上的电位或被下拉到地电位，或保持在电源电位。总线中的数据线路被分成两部分，它们通过主电流沟道晶体管互连。两部分使用不同的电源电压。晶体管的控制电极与最低的电源电压相连。当两部分的任一部分被下拉时，晶体管变为导通。当两部分的任一部分不被下拉时，晶体管不导通。

Description

包括数据通信总线的电路
本发明涉及一种包括具有支配电平和退后电平的通信总线的电路，多个子电路与通信总线相连，当其中一个子电路以支配方式驱动总线时，总线具有一支配电平，而当所有子电路以退后方式驱动总线时，总线具有一退后电平，总线包括通过中继器接口互连的第一总线线路和第二总线线路，第一总线线路和第二总线线路中的每一条具有至少一个子电路与之相连，中继器接口用来提供第一总线线路和第二总线线路上电位逻辑对应的电平。
这种电路可以从Philips Semiconductors出版的“IC20 DataHandbook 1994”的第四部分了解到。这一出版物描述了一种数据通信总线(I2C总线)和中继器接口(82B715 IC)。
包括I2C总线的电路中的子电路通过总线线路(SDA线路)通信。子电路连同这一总线线路构成线连“与”电路。于是每个子电路可以将总线线路上的电位下拉到低电位，即“支配”电平。如果没有子电路将线路上的电位下拉，那么总线线路上的电位呈现高电位，即“退后”电平。
上述情况适用于数据通信和仲裁。在数据通信的情况下，一个子电路作为发送机，一个(或多个)子电路作为接收机。通过交替地将总线线路上的电位驱动到其支配电平并且再将它释放，发送机控制总线线路上的电位。出现这种现象的瞬间取决于将要发送的数据。接收机在连续的瞬间检测总线线路上的电位，并从中得到发送的数据。
每个子电路可以作为一个发送机。这是因为只要其它电路不驱动总线线路到其支配电平，每个子电路就可以控制总线线路上的电位。此外，每个子电路也可以作为一个接收机。于是通过总线线路就可以实现在各种子电路对之间进行通信。
仲裁用来当数据通信时，由于其它子电路不希望地驱动总线线路到支配状态，确保发送机未受干扰。因此，通过仲裁阶段，优先进行数据通信。
在仲裁阶段，允许希望控制总线线路的各个子电路将总线线路上的电位驱动到支配电平。在仲裁阶段，这些子电路还将再次释放总线线路上的电位，并且接着检测该电位。连续的支配电平表示另一个子电路希望控制总线线路。然后，检测这一情况的子电路解除仲裁，并且使总线线路上的电位不受约束。
中继器接口用来进行两条总线线路之间的透明互连。一些子电路与每条总线线路相连。中继器接口确保当从每个单独的子电路的角度来看，好象所有其它子电路只与一条总线线路相连。
这意味着，如果单独的子电路将与之相连的总线线路上的电位驱动到支配电平，那么中继器接口确保其它总线线路上的电位也呈现支配电平。如果没有子电路驱动其总线线路到支配电平，那么在两条总线线路上的电位呈现退后电平。
总线特别是用来在不同的集成电路中的子电路之间进行通信。希望在一个电路结构中使用几个这样的集成电路，即使当所述集成电路是用不同的电源电压工作的。特别希望能够在以第一电源电压工作的第一集成电路中的子电路和不适用第一电源电压的第二集成电路中的子电路之间进行数据交换。
在已知的电路中，必须使所有的子电路都以总线线路上的相同的退后电平和相同的支配电平工作。这些电平对应于电源端的电位，并由此而来。因此，如果这些子电路中的一个以一种电源电压工作，而该电源电压却不适用于其它子电路，那么通过不同的集成电路中的子电路之间的总线进行数据通信是不可能的。
这一问题原则上可以通过选择支配电平与退后电平之间的差值，使之小于以最高电源电压工作的集成电路的电源端上的电位之间的差值来加以解决。然而，这将意味着必须特别设计这些集成电路，以便与其它集成电路进行通信。
此外，从节约能量的观点来看，希望当不需要一部分子电路时，可以停止向这些子电路供电。然而对其它子电路之间的数据通信而言，总线线路上的电位的改变将仍是可能的。这些电位的改变将损坏停止供电的子电路，或者这些子电路将妨碍总线线路上的电位改变。
本发明的一个主要目的是提供一种电路，其中包括在以不同电源电压工作的不同集成电路中的子电路之间进行数据通信是可能的。
根据本发明的电路，第一总线线路和第二总线线路具有不同的电源电压和用于向第一总线线路和第二总线线路提供不同退后电平的装置，中继器接口包括一个连接在第一总线线路和第二总线线路之间的开关元件，用于根据处于支配电平的第一总线线路和/或第二总线线路上的电位，提供第一总线线路和第二总线线路之间的导通连接，以及根据处于退后电平的第一总线线路和/或第二总线线路上的电位，提供第一总线线路和第二总线线路之间的隔离连接。由于没有子电路将任何总线线路上的电位驱动到支配电平，所以当总线线路的电位处于退后电平时总线线路相互隔离。于是总线线路上的电位可以假定是相应的退后电平。因此，需要比较高的退后电平的子电路可以与第一总线线路相连。仅处于比较低的退后电平的子电路可以与第二总线线路相连。
如果子电路中的一个将其总线线路上的电位驱动到支配电平，那么另一条总线线路上的电位也将通过接口电路驱动到支配电平。然后可以如通常那样进行数据通信和仲裁，而不管相关的子电路是否与总线线路相连。
根据本发明的一个实施例，开关元件包括具有一个主电流沟道和一个控制电极的晶体管，通过与不同的电源电压中最小的一个电压相耦合的主电流沟道和控制电极，第一总线线路和第二总线线路之间的连接得以延伸。采用晶体管可以非常简单地实现中继器接口。
根据本发明的另一个实施例，其特征在于晶体管是N沟道常截止型IGFET或MOSFET。于是简单地实现了基准电位。
根据本发明的电路的一个实施例，其特征在于它还包括与第二总线的电源电压串联的开关装置，用于中断向第二总线供电和向子电路或与第二总线线路相连的子电路供电，以及用于将第二总线的电压减小到至少与支配电平相对应的一个电平。通过切断基准电位以及向与第二总线线路相连的子电路供电，节省了能量，子电路不会受到损坏，或者不会干扰其它子电路的工作。
本发明的再一个实施例，其特征在于与第一总线线路相连的子电路中的至少一个电路具有一个与开关装置的一个控制输入端相耦合的输出端，用于控制开关装置的导通状态。
本发明的再一个实施例，其特征在于它还包括一个第三总线线路，在没有对支配电平驱动的情况下，将第三总线线路驱动到一退后电平的装置，将第二总线线路与第三总线线路相耦合的开关元件，以及具有与开关元件的功能相同的另一个开关元件，用于将第三总线线路与第一总线线路相耦合。于是，与第一总线线路相连的子电路和/或与第二总线线路相连的子电路可以按需要不工作，并且相互独立。
下面将参照附图详细地描述本发明的这些实施例和其它实施例以及它们的特征。
图1表示根据本发明的电路的第一实施例，
图2表示根据本发明的电路的第二实施例，
图3表示根据本发明的电路的第三实施例，以及
图4表示根据本发明的电路的第四实施例。
图1表示根据本发明的电路的第一实施例。该电路包括第一总线线路20和第二总线线路10。
例如，两个子电路22、24通过相应的总线接口输出端224、244与第一总线线路20相连。子电路22包括两个电源输入端220、222，子电路24包括两个电源输入端240、242，它们分别与第一和第二电源端V0和V1相连。第二电源端V1通过电阻元件R1与第一总线线路20相连。
例如，两个子电路12、14通过相应的总线接口输出端124、144与第二总线线路10相连。子电路12包括两个电源输入端120、122，子电路14包括两个电源输入端140、142，它们分别与第一电源端VO和第三电源端V2相连。第三电源端V2通过电阻元件R2与第二总线线路10相连。
第一和第二总线线路20、10是通过晶体管16即表示为N沟道FET的沟道互连的。该晶体管的控制电极与第三电源端V2相连。二极管18与晶体管16的沟道并联。当晶体管16是MOSFET(或更一般的是IGFET)时，它的基底(backgate)(衬底)最好与其源极相连。结果，基底-漏极二极管将与晶体管16的沟道并联。这由二极管18表示。
工作时间，第一电源电压VA＝V1-V0施加在第一和第二电源端V0、V1之间。在第一和第三电源端V0、V2之间施加第二电源电压VB＝V2-V0。第一电源电压VA高于第二电源电压VB；这些电压分别是例如5V和3.3V(±10％)。
晶体管16例如是N沟道增强型场效应晶体管，当其栅极(与第三电源端相连)上的电位等于其源极(与第二总线线路10相连)上的电位，并小于其漏极(与第一总线线路20相连)上的电位时，该晶体管的沟道不导通。仅当源极和/或漏极上的电位大于比栅极上的电位小的一个阈值电压VT(例如1.5V)时，沟道才导通。
因此，只要没有子电路建立起到达第一电源端的导通通道，第一总线线路20上的电位将是高于第一电源端V0上的电位的第一电源电压VA，而第二总线线路10上的电位将是高于第一电源端V0上的电位的第二电源电压VB。所以，第二总线线路10上的电位低于第一总线线路20上的电位(低于电源电压是5V和3.3V的情况，例如是1.7V)，并等于晶体管16的栅极上的电位。
当一个子电路(例如子电路12)在第二总线线路10和第一电源端V0之间建立起导通通路时，第二总线线路10上的电位将被下拉到第一电源端V0上的电位。结果，晶体管16的源极上的电位将低于栅极上的电位，所低的量足以使晶体管16的沟道导通。结果，第一总线线路20上的电位也被下拉到第一电源端V0上的电位。
当建立导通通路的子电路12再次中断所述通路时，在电阻元件R1、R2的影响下，总线线路10、20上的电位被再次上拉(当然只要没有其它子电路在总线线路10、20和第一电源端V0之间建立起导通连接)。然后晶体管16的沟道保持导通，直到第二总线线路10上的电位增加到这样的程度，即它小于晶体管16的栅极上的电位以下的一个阈值电压VT。接下来，晶体管16的沟道关断，第一和第二总线线路20、10上的电位以一种独立的方式进一步增加，直到第一总线线路20上的电位再次达到第二电源端V1上的电位，第二总线线路10上的电位再次达到第三电源端V2上的电位。
当一个子电路(例如子电路22)在第一总线线路20和第一电源端V0之间建立起导通通路时，发生类似的情况：第二总线线路10上的电位通过第一总线线路20将被下拉。当晶体管的基底与其源极相连时，二极管18将开始导通，将第二总线线路10下拉。由于二极管18的影响，漏极上的电位不能下降到比源极上的电位低许多。当然，假如当第一总线线路20上的电位下降，低于晶体管16的栅极上的电位，足以使晶体管16的沟道导通时，第二总线线路10上的电位也被下拉，那么晶体管16的基底也将被保持在其自身的电位，例如V0。
当几个子电路同时在总线线路10、20中的一条和第一电源端V0之间建立起导通通路时，总线线路10、20二者都将被拉到第一电源端V0的电位。因此，该电位对应于总线线路10、20上的支配电平。第二和第三电源端的电位分别对应于第一总线线路20和第二总线线路10上的退后电平。
因此，该电路利用总线的支配状态和退后状态(借助于线连逻辑电路)，适合于在子电路12、14、22、24之间进行数据通信。电路和这种通信的协议的例子涉及到上面例如在PhilipsSemiconductors出版的“IC20 Data Handbook 1994”的第四部分中描述的I2C总线，该出版物在此作为参考。该部分还包括子电路的一些例子。I2C总线利用数据线SDA和时钟线SCL，二者都借助于支配/退后状态加以控制。
图2表示根据本发明的与I2C总线一起使用的电路。此处，图1的第一总线线路20被两条线路SDA1和SCL1代替，每条线路通过相应的电阻元件R5、R6与第二电源端V1相连。图1的第二总线线路10被两条导线SDA2和SCL2代替，每条线路通过相应的电阻元件R3、R4与第三电源端V2相连。线路SDA1、SCL1分别通过晶体管58、59的沟道与线路SDA2、SCL2相连。晶体管58、59的栅极与第三电源端V2相连。子电路54、56与线路SDA1、SCL1相连。子电路50、52与线路SDA2、SCL2相连。为了清楚起见，子电路50、52、54、56的电源输入端已经省略。
与晶体管58相连的每条线路SDA1、SDA2的工作方式与图1中的总线线路10、20相同。与晶体管59相连的线路SCL1和SCL2也与之相同。这些线路的逻辑上的使用在所引用的“Data Handbook”中有说明。
本发明不限于I2C总线，而是可用其它总线，例如并行总线或点对点的连接。
图3表示根据本发明的再一个实施例。该图与图1之间存在的对应部分和相应的部件用相应的参考号表示。与图1的不同之处在于在第三电源端V2一侧和电阻元件R2、晶体管16的栅极及与第二总线线路10相连的子电路12、14的电源输入端120、140一侧之间插入了开关电路30。其中一个与第一总线线路20相连的子电路(22)具有控制输出端，它与开关电路30的控制输入端相连。
开关电路30的作用是在不必干扰数据通信的情况下，减小与第二总线线路10相连的子电路12、14的电源电压。开关电路的第一实施例具有两种状态：导通状态和非导通状态。在导通状态下，开关电路30使第三电源端V2上的电位通过。在该导通状态下，子电路12、14和第二总线线路10的工作状况与结合图1所述的相同。
在非导通状态，晶体管16的栅极上的电位、第二总线线路10上的电位和子电路12、14的电源输入端120、140的电位基本等于第一电源端V0上的电位。于是子电路12、14不起作用，晶体管16截止。结果节省了电能，而与第一总线线路20相连并如通常那样供电的子电路22、24可以如通常那样进行通信，不会受第二总线线路10的干扰，这是因为晶体管16将电路的不起作用部分与第一总线线路20隔离的缘故。
显然，对子电路12、14和晶体管16的栅极以及第二总线线路10集中中断供电可以以各种方式进行；不必象图3所示那样为了清楚起见将这些元件直接相互连接。
开关电路30最好由与第一总线线路20相连的子电路22控制。于是，在第一总线线路20的控制下，第二总线线路可以被接通和切断。然而，也可以借助于中央控制单元(未示出)或手动操作开关来使开关电路30导通和关断。
开关电路30的另一实施例用来根据一个控制信号向晶体管16的栅极、第二总线线路10和子电路12、14的电源输入端120、140提供处于中间状态的减小的电位(第三电源端V2和第一电源端V0之间的电位)。这样，子电路12、14可以被切换到低电能模式(一种可能的较低模式)，并仍通过总线线路10、20与其它子电路22、24通信。
图4表示根据本发明的电路的再一个实施例。图4与图3类似，相应的部件以相应的参考号表示。
第三总线线路44插入第一和第二总线线路20、10之间。第三总线线路44通过晶体管46与第一总线线路20相连。二极管48与所述沟道并联。第三总线线路44通过晶体管16的沟道与第二总线线路10相连。第三总线线路44通过电阻元件R3与第四电源端V3相连。
晶体管46的栅极与和第一总线线路20相连的子电路22、24的电源输入端220、240相连。该栅极还通过电阻元件R1与第一总线线路20相连。该栅极通过第一开关元件42与第二电源端V1相连。
与第二总线线路10相连的子电路12、14可以被驱动到低(无)功耗状态，和/或与第一总线线路20相连的子电路22、24可以被驱动到低(无)功耗状态。接受电能的子电路12、14、22、24可以相互进行通信。在一侧的第一和第二总线线路20、10上的电位与在另一侧的第三总线线路44上的电位之间建立起一种关系。这一关系与结合图1描述并存在于一侧的第二总线线路10与另一侧的第一总线线路20之间的电位关系类似。
此外，通过与经晶体管16形成的连接类似的连接，任意数目的总线线路可以与第三总线线路相连。然后每条总线线路可以和与之相连的子电路一起，在与其它总线线路无关的情况下，被接通和切断。此外，另外的总线线路可以以类似的方式与第一和第二总线线路相连。
虽然在NM0S场效应晶体管16的基础上对本发明进行了描述，但是很显然，在不脱离本发明的范围的前提下可采用其它类型的晶体管或其它开关元件。只要当总线处于退后状态时该开关元件关断，而当电路处于支配状态时该开关元件导通就可以了。电阻元件例如可以采用电阻器，但是也可以采用在无支配驱动的情况下，能够确保总线线路上的电位呈现一个预定电位的其它部件，例如负载晶体管。

Claims (7)

1.一种包括具有支配电平和退后电平的通信总线的电路，多个子电路(12，14，22，24)与所述通信总线相连，当其中一个子电路以支配方式驱动总线时，所述总线具有一支配电平，而当所有子电路以退后方式驱动总线时，所述总线具有一退后电平，所述总线包括通过中继器接口(16)互连的第一总线线路(20)和第二总线线路(10)，所述第一总线线路(20)和第二总线线路(10)中的每一条具有至少一个子电路与之相连，所述中继器接口(16)用来提供第一总线线路(20)和第二总线线路(10)上电位逻辑对应的电平，其特征在于所述第一总线线路(20)和第二总线线路(10)具有不同的电源电压(V2，V1)和用于向所述第一总线线路(20)和第二总线线路(10)提供不同退后电平的装置(R1，R2)，所述中继器接口(16)包括一个连接在第一总线线路(20)和第二总线线路(10)之间的开关元件，用于根据处于支配电平的第一总线线路(20)和/或第二总线线路(10)上的电位，提供所述第一总线线路(20)和第二总线线路(10)之间的导通连接，以及根据处于退后电平的第一总线线路(20)和/或第二总线线路(10)上的电位，提供第一总线线路(20)和第二总线线路(10)之间的隔离连接。
2.如权利要求1的电路，其特征在于所述开关元件包括具有一个主电流沟道和一个控制电极的晶体管(16)，通过与不同的电源电压(V2，V1)中最小的一个电压(V2)相耦合的主电流沟道和控制电极，所述第一总线线路(20)和第二总线线路(10)之间的连接得以延伸。
3.如权利要求2的电路，其特征在于晶体管是N沟道常截止型IGFET或MOSFET。
4.如权利要求3的电路，其特征在于晶体管的基底与晶体管主电流沟道中的一个电极相连，所述晶体管与第二总线线路(10)相连。
5.如权利要求1的电路，其特征在于它还包括与所述第二总线(10)的电源电压(V2)串联的开关装置(30)，用于中断向所述第二总线线路(10)供电和向所述子电路或与第二总线线路(10)相连的子电路(12，14)供电，以及用于将所述第二总线的电压减小到至少与支配电平相对应的一个电平。
6.如权利要求5的电路，其特征在于与所述第一总线线路(20)相连的所述子电路(22，24)中的至少一个电路(22)具有一个与所述开关装置(30)的一个控制输入端相耦合的输出端，用于控制所述开关装置(30)的导通状态。
7.如权利要求5或6的电路，其特征在于它还包括一个第三总线线路(44)，在没有对支配电平驱动的情况下，将所述第三总线线路(44)驱动到一退后电平的装置(R3)，将所述第二总线线路(10)与第三总线线路(44)相耦合的开关元件(16)，以及具有与所述的开关元件(16)的功能相同的另一个开关元件(46)，用于将第三总线线路(44)与第一总线线路(20)相耦合。
CN95192051A 1994-12-02 1995-11-08 包括数据通信总线的电路 Expired - Lifetime CN1087453C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP94203510.6 1994-12-02
EP94203510 1994-12-02

Publications (2)

Publication Number Publication Date
CN1144003A CN1144003A (zh) 1997-02-26
CN1087453C true CN1087453C (zh) 2002-07-10

Family

ID=8217424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95192051A Expired - Lifetime CN1087453C (zh) 1994-12-02 1995-11-08 包括数据通信总线的电路

Country Status (9)

Country Link
US (1) US5689196A (zh)
EP (1) EP0746820B1 (zh)
JP (1) JP3698439B2 (zh)
KR (1) KR100354939B1 (zh)
CN (1) CN1087453C (zh)
DE (1) DE69522928T2 (zh)
HK (1) HK1013695A1 (zh)
TW (1) TW311309B (zh)
WO (1) WO1996017305A2 (zh)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5960405A (en) 1997-02-05 1999-09-28 Fox Enterprises, Inc. Worldwide marketing logistics network including strategically located centers for frequency programming crystal oscillators to customer specification
US5952890A (en) 1997-02-05 1999-09-14 Fox Enterprises, Inc. Crystal oscillator programmable with frequency-defining parameters
FR2774836A1 (fr) * 1998-02-10 1999-08-13 Sgs Thomson Microelectronics Dispositif de transmission bi-directionnelle
DE19833693C2 (de) * 1998-07-27 2002-11-07 Wolf Gmbh Richard Schnittstelle für I·2·C-Bus
US6188255B1 (en) 1998-09-28 2001-02-13 Cypress Semiconductor Corp. Configurable clock generator
US6622188B1 (en) * 1998-09-30 2003-09-16 International Business Machines Corporation 12C bus expansion apparatus and method therefor
US6753739B1 (en) 1999-03-24 2004-06-22 Cypress Semiconductor Corp. Programmable oscillator scheme
US6191660B1 (en) 1999-03-24 2001-02-20 Cypress Semiconductor Corp. Programmable oscillator scheme
US6946920B1 (en) 2000-02-23 2005-09-20 Cypress Semiconductor Corp. Circuit for locking an oscillator to a data stream
US6297705B1 (en) 2000-02-23 2001-10-02 Cypress Semiconductor Corp. Circuit for locking an oscillator to a data stream
US6407641B1 (en) 2000-02-23 2002-06-18 Cypress Semiconductor Corp. Auto-locking oscillator for data communications
WO2001095121A2 (en) * 2000-06-02 2001-12-13 Thomson Licensing S.A. Bus operation with integrated circuits in an unpowered state
US6782068B1 (en) 2000-06-30 2004-08-24 Cypress Semiconductor Corp. PLL lockout watchdog
US6501815B1 (en) 2000-06-30 2002-12-31 Cypress Semiconductor Corp. Loadable divide-by-N with fixed duty cycle
US6742071B1 (en) 2000-07-25 2004-05-25 Cypress Semiconductor Corp. Real-time I/O processor used to implement bus interface protocols
US7093151B1 (en) 2000-09-22 2006-08-15 Cypress Semiconductor Corp. Circuit and method for providing a precise clock for data communications
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US6813672B1 (en) 2001-02-23 2004-11-02 Cypress Semiconductor Corp. EMC enhancement for differential devices
US6760872B2 (en) 2001-03-19 2004-07-06 Cypress Semiconductor Corp. Configurable and memory architecture independent memory built-in self test
US6931465B1 (en) 2001-03-31 2005-08-16 Cypress Semiconductor Corp. Intelligent, extensible SIE peripheral device
US6772251B1 (en) 2001-05-04 2004-08-03 Cypress Semiconductor Corporation Bit interleaved data serial interface
US6625782B1 (en) 2001-08-13 2003-09-23 Cypress Semiconductor Corp. Software structure methodology description of programmable phase-locked loop die and device presentation techniques
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US6559726B1 (en) 2001-10-31 2003-05-06 Cypress Semiconductor Corp. Multi-modulus counter in modulated frequency synthesis
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7225282B1 (en) * 2002-06-13 2007-05-29 Silicon Image, Inc. Method and apparatus for a two-wire serial command bus interface
US7689724B1 (en) 2002-08-16 2010-03-30 Cypress Semiconductor Corporation Apparatus, system and method for sharing data from a device between multiple computers
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
US7293118B1 (en) 2002-09-27 2007-11-06 Cypress Semiconductor Corporation Apparatus and method for dynamically providing hub or host operations
US6771095B1 (en) * 2002-11-22 2004-08-03 Analog Devices, Inc. Level translating digital switch
CN100407578C (zh) * 2002-11-22 2008-07-30 模拟器件公司 电平转换数字开关
US6822480B1 (en) 2003-09-02 2004-11-23 Micrel, Incorporated Bi-directional bus level translator
US7459939B2 (en) * 2003-09-09 2008-12-02 Thomson Licensing Active pull up apparatus for a data bus
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US7231474B1 (en) 2004-06-01 2007-06-12 Advanced Micro Devices, Inc. Serial interface having a read temperature command
US8082531B2 (en) 2004-08-13 2011-12-20 Cypress Semiconductor Corporation Method and an apparatus to design a processing system using a graphical user interface
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US8286125B2 (en) * 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
DE102005002752B4 (de) * 2005-01-20 2008-03-27 Siemens Ag Spannungsversorgungsvorrichtung für ein Busgerät sowie Busgerät
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US8073042B1 (en) 2005-04-13 2011-12-06 Cypress Semiconductor Corporation Recursive range controller
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
FR2885710B1 (fr) * 2005-05-11 2007-08-03 Stmicroelectronics Maroc Selection d'adresse pour bus i2c
US9245591B2 (en) 2005-06-16 2016-01-26 Lexmark International, Inc. Addressing, command protocol, and electrical interface for non-volatile memories utilized in recording usage counts
US8521970B2 (en) * 2006-04-19 2013-08-27 Lexmark International, Inc. Addressing, command protocol, and electrical interface for non-volatile memories utilized in recording usage counts
US7426613B2 (en) * 2005-06-16 2008-09-16 Lexmark International, Inc. Addressing, command protocol, and electrical interface for non-volatile memories utilized in recording usage counts
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US7348803B2 (en) * 2005-06-24 2008-03-25 Integrated Electronic Solutions Pty. Ltd. Bi-directional bus buffer
US7809973B2 (en) * 2005-11-16 2010-10-05 Cypress Semiconductor Corporation Spread spectrum clock for USB
US8035455B1 (en) 2005-12-21 2011-10-11 Cypress Semiconductor Corporation Oscillator amplitude control network
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US7446565B2 (en) * 2006-06-15 2008-11-04 California Micro Devices Apparatus and method that provides active pull-up and logic translation from one signal mode to another signal mode
US8564252B2 (en) * 2006-11-10 2013-10-22 Cypress Semiconductor Corporation Boost buffer aid for reference buffer
US7840734B2 (en) * 2006-12-21 2010-11-23 Hendon Semiconductors Pty Ltd. Simple bus buffer
JP2008227589A (ja) * 2007-03-08 2008-09-25 Matsushita Electric Ind Co Ltd 双方向レベルシフト回路および双方向バスシステム
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US8516025B2 (en) 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US8035401B2 (en) 2007-04-18 2011-10-11 Cypress Semiconductor Corporation Self-calibrating driver for charging a capacitive load to a desired voltage
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US7793022B2 (en) * 2007-07-25 2010-09-07 Redmere Technology Ltd. Repeater for a bidirectional serial bus
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
US8364870B2 (en) 2010-09-30 2013-01-29 Cypress Semiconductor Corporation USB port connected to multiple USB compliant devices
ITTO20110714A1 (it) * 2011-08-01 2013-02-02 Indesit Co Spa Dispositivo di interfacciamento con una linea bus bidirezionale di tipo i2c
US9667240B2 (en) 2011-12-02 2017-05-30 Cypress Semiconductor Corporation Systems and methods for starting up analog circuits
US9454500B2 (en) * 2013-06-17 2016-09-27 Nxp B.V. Network communication control apparatus, system and method
IT201700043020A1 (it) 2017-04-19 2018-10-19 D E M S P A Apparato elettronico con uscita a trasmissione digitale e seriale e dispositivo per misurare grandezze elettriche comprendente tale apparato elettronico
KR102636496B1 (ko) * 2018-09-14 2024-02-15 삼성전자주식회사 통신 장치 및 이를 포함하는 전자 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3832489A (en) * 1973-02-26 1974-08-27 Digital Equipment Corp Bidirectional bus repeater
EP0549165A2 (en) * 1991-12-23 1993-06-30 National Semiconductor Corporation Power conserving integrated circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4419592A (en) * 1980-07-21 1983-12-06 International Business Machines Corporation Bidirection data switch sequencing circuit
US4703198A (en) * 1986-07-07 1987-10-27 Ford Motor Company Bi-directional data transfer circuit that is directionally responsive to the impedance condition of an associated input/output port of a microcomputer
JPH01224819A (ja) * 1988-03-04 1989-09-07 Hitachi Ltd バス制御方式
US5084637A (en) * 1989-05-30 1992-01-28 International Business Machines Corp. Bidirectional level shifting interface circuit
EP0495575B1 (en) * 1991-01-18 1997-08-06 National Semiconductor Corporation Repeater interface controller
US5107148A (en) * 1991-04-12 1992-04-21 Motorola, Inc. Bidirectional buffer having tri-state buffers for circuit isolation
FR2676559A1 (fr) * 1991-05-13 1992-11-20 Matra Defense Dispositif d'extension de bus bidirectionnel.
US5300835A (en) * 1993-02-10 1994-04-05 Cirrus Logic, Inc. CMOS low power mixed voltage bidirectional I/O buffer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3832489A (en) * 1973-02-26 1974-08-27 Digital Equipment Corp Bidirectional bus repeater
EP0549165A2 (en) * 1991-12-23 1993-06-30 National Semiconductor Corporation Power conserving integrated circuit

Also Published As

Publication number Publication date
KR970700880A (ko) 1997-02-12
DE69522928T2 (de) 2002-04-11
HK1013695A1 (en) 1999-09-03
TW311309B (zh) 1997-07-21
EP0746820B1 (en) 2001-09-26
WO1996017305A2 (en) 1996-06-06
US5689196A (en) 1997-11-18
WO1996017305A3 (en) 1996-08-08
DE69522928D1 (de) 2001-10-31
CN1144003A (zh) 1997-02-26
JP3698439B2 (ja) 2005-09-21
JPH09512371A (ja) 1997-12-09
EP0746820A1 (en) 1996-12-11
KR100354939B1 (ko) 2003-02-05

Similar Documents

Publication Publication Date Title
CN1087453C (zh) 包括数据通信总线的电路
CN1848435B (zh) 具有更高可靠性的熔丝微调电路
US6351158B1 (en) Floating gate circuit for backwards driven MOS output driver
CN101141078A (zh) 供电设备
CN1630929A (zh) 低成本的半桥驱动器集成电路
JP2003512733A (ja) Ｌｅｄアレイ用制御回路および対応する作動方法
US20070183174A1 (en) High voltage gate driver ic (hvic) with internal charge pumping voltage source
CN101061448A (zh) 电压生成电路、恒流电路以及发光二极管驱动电路
US20190123739A1 (en) Power supply control device
CN1099162C (zh) 通用的发送器装置
EP1428317A2 (en) High voltage cmos output driver in low voltage process
CN1992804A (zh) 通过i2c方法进行通信的相机模块
US7388361B2 (en) Mainboard and power control device thereof
US7816817B2 (en) Power supply circuit on motherboard
CN113064052A (zh) 芯片老化测试电路和芯片老化测试系统
WO2005020286A2 (en) Active oring controller for redundant power systems
JP6341224B2 (ja) 給電制御装置
US20100164470A1 (en) Method and system of improving memory power efficiency
US6717456B2 (en) Level conversion circuit
CN109584763B (zh) 驱动电路和显示面板
US20240078966A1 (en) Light-emitting element driving device
EP0481737A2 (en) Output buffer for semiconductor integrated circuit
KR101532422B1 (ko) 구동 장치
CN1848686A (zh) 用于变换信号振幅的振幅变换电路
CN114449699A (zh) 显示驱动芯片和led灯板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20090522

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090522

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

CX01 Expiry of patent term

Granted publication date: 20020710

EXPY Termination of patent right or utility model