ITTO20110714A1 - Dispositivo di interfacciamento con una linea bus bidirezionale di tipo i2c - Google Patents

Dispositivo di interfacciamento con una linea bus bidirezionale di tipo i2c Download PDF

Info

Publication number
ITTO20110714A1
ITTO20110714A1 IT000714A ITTO20110714A ITTO20110714A1 IT TO20110714 A1 ITTO20110714 A1 IT TO20110714A1 IT 000714 A IT000714 A IT 000714A IT TO20110714 A ITTO20110714 A IT TO20110714A IT TO20110714 A1 ITTO20110714 A1 IT TO20110714A1
Authority
IT
Italy
Prior art keywords
bus
pin
potential
power supply
logic level
Prior art date
Application number
IT000714A
Other languages
English (en)
Inventor
Mauro Possanza
Original Assignee
Indesit Co Spa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Indesit Co Spa filed Critical Indesit Co Spa
Priority to IT000714A priority Critical patent/ITTO20110714A1/it
Priority to EP12178870.7A priority patent/EP2555124B1/en
Priority to PL12178870T priority patent/PL2555124T3/pl
Publication of ITTO20110714A1 publication Critical patent/ITTO20110714A1/it

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01843—Coupling arrangements; Interface arrangements using bipolar transistors only with a bidirectional operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Description

Descrizione dell'Invenzione Industriale dal titolo:
"DISPOSITIVO DI INTERFACCIAMENTO CON UNA LINEA BUS BIDIREZIONALE DI TIPO I2C"
DESCRIZIONE
Campo di applicazione dell'invenzione
La presente invenzione si riferisce ad un dispositivo di interfacciamento con una linea bus bidirezionale di tipo IIC, anche detto I2C ed altri acronimi simili.
Stato della tecnica
In un'architettura basata su uno standard di comunicazione I2C, anche detto IIC, vi à ̈ almeno un microprocessore ed almeno un dispositivo di comunicazione (ad esempio un microprocessore) collegati tra loro attraverso un bus di comunicazione avente due coppie di linee: una di dati e l'altra di sincronizzazione. Quando nessun dispositivo à ̈ in trasmissione, il bus à ̈ ad un livello logico alto, viceversa quando il livello logico sul bus à ̈ basso, un dispositivo à ̈ in trasmissione.
Quando un microprocessore pilota un livello logico basso, cioà ̈ offre una bassa impedenza alla porta di comunicazione, le correnti di pilotaggio alto degli altri dispositivi connessi al bus I2C si richiudono sulla porta di comunicazione dello stesso microprocessore. Al crescere del numero dei dispositivi connessi al bus crescono le correnti che interessano tale porta con una implicita limitazione del numero dei dispositivi gestibili in una singola struttura. Tale problema risulta ancora più evidente quando à ̈ necessario predisporre bus di lunghezza considerevole, in cui sarebbe auspicabile incrementare le correnti circolanti per rendere la struttura immune a disturbi elettromagnetici esterni. Ciò, ovviamente, si traduce, ancora una volta, in un aumento di corrente sulla porta di comunicazione del microprocessore.
Dunque, sarebbe auspicabile rendere indipendente il valore di corrente assorbita dal microprocessore dal numero di dispostivi collegati al bus e dall'impedenza di pilotaggio dello stato logico basso, che induce corrispondenti correnti circolanti.
Un ulteriore problema da risolvere à ̈ costituito dal fatto che le correnti in gioco raggiungono anche valori elevati, provocando derive termiche che incidono negativamente sul comportamento dei circuiti, a causa soprattutto delle variazioni di temperatura ambiente anche elevate in cui si trovano ad operare detti circuiti, come nel caso di utilizzo in apparecchi elettrodomestici. Ad esempio, nel caso di una macchina di lavaggio e/o asciugatura la temperatura ambiente (vale a dire la temperatura interna alla macchina, in cui à ̈ inserito il circuito) può variare da 0 °C del locale in cui à ̈ posta (cantina o veranda) a 60 °C durante un ciclo di lavaggio ad alta temperatura (90 °C) o durante un ciclo di asciugatura; nel caso di un forno di cottura, la temperatura può variare da 15 °C di temperatura ambiente di una cucina a 80 °C durante un ciclo di cottura del forno.
Sommario dell'invenzione
Scopo della presente invenzione à ̈ quello di fornire un dispositivo di interfacciamento con una linea bus bidirezionale di tipo I2C atto a limitare le correnti che si richiudono sulla porta di comunicazione del microprocessore. Scopo della presente invenzione à ̈ quello di fornire un dispositivo di interfacciamento con una linea bus bidirezionale di tipo I2C particolarmente robusto nei confronti delle derive termiche.
E' oggetto della presente invenzione, in accordo con la rivendicazione 1, un dispositivo di interfacciamento con una linea bus bidirezionale di tipo I2C, il bus avendo un primo livello logico alto, ed un primo livello logico basso, il dispositivo avendo: un primo ingresso atto ad essere operativamente collegato ad un primo potenziale di riferimento, un secondo ingresso atto ad essere operativamente collegato ad un secondo potenziale di alimentazione, ed un terzo ingresso atto ad essere operativamente collegato ad un terzo potenziale di alimentazione ; il secondo ed il terzo potenziale di alimentazione essendo in valore assoluto maggiori di detto primo potenziale di riferimento; un primo pin atto ad essere operativamente collegato ad una porta di un dispositivo atto a comunicare mediante detto bus I2C e normalmente mantenuto ad un secondo livello logico alto definito da detto terzo potenziale di riferimento; un secondo pin atto ad essere operativamente collegato a detto bus I2C e normalmente mantenuto a detto primo livello logico alto definito da detto secondo potenziale di alimentazione; mezzi di commutazione comprendenti un collegamento di ingresso a detto secondo pin, un primo collegamento di comando, ed un collegamento di uscita a detto primo potenziale di riferimento, ed atti a forzare il secondo pin a detto primo potenziale di riferimento quando detto primo pin à ̈ forzato ad un livello logico basso; un primo diodo avente un anodo collegato col primo pin ed un catodo collegato col secondo pin, definendo un livello logico basso in ricezione; mezzi di pilotaggio di detti mezzi di commutazione, comprendenti un collegamento di ingresso operativamente connesso con detto terzo potenziale di alimentazione e con detto collegamento di comando, un secondo collegamento di comando operativamente connesso con detto terzo potenziale di alimentazione e con detto primo pin ed un collegamento di uscita connesso con detto primo potenziale di riferimento; detto secondo collegamento di comando dei mezzi di pilotaggio essendo operativamente connesso con detto primo pin mediante un secondo diodo, il secondo diodo avendo un anodo collegato al secondo collegamento di comando ed un catodo collegato al primo pin. Forma pure oggetto della presente invenzione una struttura di comunicazione di tipo I2C comprendente almeno un bus di tipo I2C ed almeno un dispositivo di elaborazione avente almeno una porta di mezzi di comunicazione atti a comunicare mediante il bus I2C e caratterizzato dal fatto di comprendere un dispositivo di interfacciamento conforme con la presente invenzione.
Secondo un altro aspetto dell'invenzione detto dispositivo trova particolare applicazione quando la lunghezza del bus inizia ad essere rilevante e/o quando il numero di dispositivi collegati al bus I2C diviene considerevole, come ad esempio nei circuiti elettronici di un apparecchio elettrodomestico. Una lunghezza rilevante si ha ad esempio quando mediante bus I2C si collegano dispositivi posti su differenti schede elettroniche all'interno dell'apparecchio elettrodomestico, come ad esempio una scheda di controllo dei carichi ed una scheda di gestione dell'interfaccia utente, che possono distare tra loro alcune decine di centimetri.
E' particolare oggetto della presente invenzione un dispositivo di interfacciamento con una linea bus bidirezionale di tipo I2C, ed un apparecchio elettrodomestico incorporante tale dispositivo, come meglio descritto nelle rivendicazioni, che formano parte integrante della presente descrizione.
Breve descrizione delle figure
Ulteriori caratteristiche e vantaggi dell'invenzione risulteranno maggiormente evidenti alla luce della descrizione dettagliata di forme di realizzazione preferite, ma non esclusive, di un dispositivo di interfacciamento con una linea bus bidirezionale di tipo I2C, illustrato a titolo esemplificativo e non limitativo, con l'ausilio delle unite tavole di disegno in cui:
la Fig. 1 rappresenta un esempio di schema circuitale conforme con la presente invenzione.
Descrizione di dettaglio di un esempio di realizzazione.
Secondo l'esempio realizzativo rappresentato in figura 1, un dispositivo in accordo con la presente invenzione comprende: un primo pin uP atto ad essere collegato ad una porta di un qualunque dispositivo di comunicazione, idoneo a comunicare mediante un bus I2C secondo il protocollo I2C, di seguito, solo a titolo esemplificativo, verrà indicato tale qualunque dispositivo come microprocessore,
un secondo pin Bus atto ad essere collegato ad un bus I2C,
un diodo D3 avente il catodo collegato al primo pin uP mediante una linea elettrica Lia,
un primo interruttore a tre contatti Q29, preferibilmente un qualunque transistor, cioà ̈ dotato di contatti di: uscita Q29-OUT, riferimento Q29-rif, e comando Q29-R. Tale interruttore à ̈ collegato:
o all'anodo del diodo D3 per il proprio contatto di comando Q29-R mediante una linea elettrica Llb ,
o a un primo potenziale di riferimento 0 per il contatto di riferimento Q29-rif,
o ad un terzo potenziale di alimentazione VCC (riferito al potenziale di riferimento) per detto contatto di ingresso Q29-IN,
o esso à ̈ dunque configurato a emettitore comune (emitter follower),
un secondo interruttore a tre contatti Q30, con i rispettivi contatti di: uscita Q30-OUT, riferimento Q-rif, comando Q30-R. Tale secondo interruttore à ̈ collegato:
o al contatto di uscita Q29-OUT del primo interruttore Q29 per il proprio contatto di comando Q30-R, o al primo potenziale di riferimento 0 per il proprio contatto di riferimento Q30-rif,
o ad un secondo potenziale di alimentazione V12 (riferito al potenziale di riferimento) e al secondo pin Bus mediante il proprio contatto di uscita Q30-OUT,
un diodo D10 avente l'anodo collegato al primo pin uP ed il catodo collegato al secondo pin Bus,
anche le linee elettriche Lia ed Llb sono collegate al secondo potenziale di riferimento Vcc.
Secondo una variante preferita del dispositivo, il secondo potenziale di alimentazione V12 ha un valore di 12 volts o comunque utile a definire il livello logico alto del bus IIC, per esempio mediante un resistore di pull-up.
Il primo potenziale di riferimento 0 Ã ̈ generalmente un riferimento di terra o massa.
Il terzo potenziale di alimentazione VCC ha un valore maggiore del potenziale di riferimento 0 e può coincidente con V12.
Il dispositivo di interfaccia può trovarsi nei seguenti stati possibili:
il pin uP ed il pin Bus sono mantenuti entrambi ad un livello logico alto, rispettivamente V_uP High e V_Bus High: in questa condizione o nessun dispositivo di comunicazione trasmette, cioà ̈ tutti i dispositivi connessi al bus I2C sono in ricezione, oppure il microprocessore connesso al pin uP trasmette ad un livello alto;
il pin uP non à ̈ pilotato dal rispettivo microprocessore, essendo la porta di comunicazione posta in ricezione, mentre il pin Bus à ̈ pilotato ad un livello logico basso V_Bus Low: cioà ̈ il microprocessore collegato al pin uP riceve dati trasmessi da un altro dispositivo collegato al bus I2C che pilota la propria porta V_uP Low, portando anche il bus al livello logico basso V_Bus Low;
il pin uP à ̈ pilotato ad un livello logico basso V_uP Low dal rispettivo microprocessore che trasmette dati, cioà ̈ il microprocessore assume un'impedenza bassa sulla porta di comunicazione, mentre gli altri dispositivi (quelli di comunicazione) sono in ricezione (mantenendo un'impedenza alta alla propria porta dì comunicazione con i rispettivi V_uP High).
Secondo il primo caso delle suddette condizioni di funzionamento, quando il livello logico V_bus à ̈ alto, anche il livello logico del pin uP à ̈ alto, avendo il microprocessore un'alta impedenza alla porta di comunicazione. Allora il pin uP à ̈ a livello logico sostanzialmente coincidente con VCC. Allora, tale valore di potenziale VCC, comune al contatto di comando Q29-R del primo interruttore Q29, porta lo stesso interruttore Q29 in conduzione (ON). Dunque il potenziale del contatto di uscita Q29-OUT e quindi del contatto di comando Q30-R si portano quasi al primo potenziale di riferimento 0, cioà ̈ al potenziale di massa, più la caduta di tensione sul primo interruttore Q29. Quindi il secondo interruttore Q30 risulta interdetto (OFF), cioà ̈ non in conduzione.
Quando il microprocessore à ̈ in modalità di ricezione, mentre un altro dispositivo à ̈ in trasmissione, ad un livello logico basso, il primo pin uP à ̈ ad un potenziale pari alla somma tra il potenziale del secondo pin Bus e la caduta di tensione sul diodo D10. Tale livello, pari a circa 0.7 V à ̈ riconosciuto come livello logico basso in ricezione. In tale circostanza, il potenziale del contatto di comando Q29-R del primo interruttore Q29 à ̈ pari al potenziale del primo pin uP più la caduta di tensione sul diodo D3, ovvero à ̈ pari a circa 1,0 V. Tale potenziale à ̈ sufficiente a tenere il primo interruttore Q29 in conduzione (ON) e pertanto a mantenere in interdizione (OFF) il secondo interruttore Q30, così come descritto sopra. Ciò garantisce che non si instaurino fenomeni di "latching", ovvero che la presenza di un livello logico basso sul bus, generato da un altro dispositivo in trasmissione, induca l'accensione del transistor Q30. Il dispositivo di interfaccia deve garantire che l'accensione del transistor Q30 sia determinata unicamente in caso di trasmissione di livello basso da parte del microcontrollore associato.
Come spiegato in precedenza, il microprocessore percepisce variazioni di potenziale alla propria porta di comunicazione tra un livello logico alto, per esempio 3,3 volt (≈VCC) ed un potenziale basso pari alla caduta di tensione su D10 più il potenziale del secondo pin, a seguito di corrispondenti variazioni di livello logico sulla linea bus.
Quando il microprocessore connesso al pin uP vuole trasmettere, pilota a livello logico basso il pin uP. Il potenziale sul contatto di comando Q29-R del primo interruttore Q29 à ̈ dato dalla somma tra il potenziale del pin uP e la caduta di tensione sul diodo D3, circa pari a 0.3 V, insufficiente a portare in conduzione il primo interruttore Q29; essendo quindi Q29 interdetto (OFF), il contatto di comando Q30-R del secondo interruttore à ̈ a circa il potenziale di VCC, dunque il secondo interruttore Q30 à ̈ in conduzione (ON) portando il secondo pin Bus ad un potenziale vicino al potenziale di riferimento 0, cioà ̈ il Bus à ̈ a un potenziale pari al potenziale di riferimento 0 più la caduta di tensione sul secondo interruttore Q30. Saranno, dunque gli altri dispositivi connessi al bus I2C a percepire la variazione di potenziale sul bus I2C.
Si preferisce che il terzo potenziale VCC sia collegato alla linea elettrica Lia mediante una resistenza R46 e alla linea elettrica Llb mediante una resistenza R47 e al contatto di uscita Q29-OUT e al contatto di comando Q30-R mediante una resistenza R48.
Si preferisce inoltre che il secondo potenziale di riferimento V12 sia collegato al secondo pin Bus mediante una resistenza R49.
Si preferisce inoltre che la linea Lia sia collegata al potenziale di riferimento 0 mediante un condensatore C24 di filtraggio e che il secondo pin Bus sia collegato al potenziale di riferimento 0 mediante un altro condensatore C25 di filtraggio.
I valori preferiti dì tali componenti sono:
R46 = 47kΩ
R47 = 47kΩ
R48 = 10kΩ
R49 = 1kΩ
C24 = 10p
C25 = 220p
DIO Ã ̈ di tipo Dln4148
D3 Ã ̈ di tipo Schottky preferibilmente BAT54
Gli interruttori possono essere transistor di qualunque natura. L'impiego di transistor NPN o di altra natura à ̈ alla portata del tecnico del ramo.
Con riferimento allo schema completo di figura 1, quando il microprocessore pilota il pin uP ad un livello logico alto, il potenziale di uP à ̈ pari a circa VCC, ciò impone che Q29 venga acceso dalla corrente generata dal potenziale VCC, attraverso R47, e di conseguenza Q30 à ̈ interdetto e la tensione sulla linea di bus si porta alla tensione continua di V12, cioà ̈ 12 V attraverso la resistenza di pull-up R49, sempreché nessun dispositivo connesso al bus sia in modalità trasmissione, cioà ̈ che piloti un livello logico basso sul bus I2C .
Il microprocessore può essere del tipo a 5V o a 3,3 V o differente. E' sufficiente variare VCC oppure la resistenza di pull-up R46 per adattare il dispositivo la microprocessore .
Una delle peculiarità del circuito à ̈ di mantenere stabile il funzionamento del transistor Q29 in relazione a variazioni di temperatura. Nel caso in cui il microprocessore à ̈ in trasmissione di un livello logico basso, come già detto, Q29 si deve mantenere in interdizione: un eventuale abbassamento della tensione di soglia base-emettitore di Q29 all'aumentare della temperatura non porta all'accensione di Q29 perché compensato da analoga variazione in diminuzione della caduta di tensione sul diodo D3. Nel caso invece in cui il microprocessore à ̈ in ricezione di un livello logico basso presente sul pin Bus, come già detto, Q29 si deve mantenere in conduzione: un eventuale incremento della tensione di soglia base-emettitore di Q29 al diminuire della temperatura non porta all'interdizione di Q29 perché compensato da analoga variazione in incremento della caduta di tensione sui diodi D3 e D10.
Un'architettura I2C basata sulla presente invenzione comprende almeno un bus di comunicazione almeno un microprocessore ed almeno un ulteriore dispositivo, entrambi connessi al bus I2C attraverso un rispettivo dispositivo di interfacciamento conforme alla presente invenzione.
L'impiego di tale dispositivo di interfacciamento risulta trasparente ai dispositivi collegati al bus I2C che quando pilotano un livello logico alto o basso, etc., intendono pilotare il bus I2C, sebbene questo sia, in realtà, pilotato indirettamente attraverso il dispositivo di interfacciamento su descritto.
Vantaggiosamente, il dispositivo oggetto della presente invenzione comprende mezzi di collegamento Q30 per portare il secondo pin Bus ad un livello logico basso, sostanzialmente un potenziale vicino al potenziale di riferimento 0, ciò qua do il microprocessore pilota un livello logico basso per trasmettere dati.
In tal modo le correnti di pilotaggio alto degli altri dispositivi connessi al bus I2C si richiudono attraverso il transistor Q30 anziché sulla porta del microprocessore, che immette i segnali di dati sul bus attraverso il diodo D10 che consente tale immissione di segnali senza permettere il passaggio di correnti dal bus alla porta del microprocessore. Quando una porta di un microprocessore à ̈ collegata a più bus I2C, altrettanti dispositivo di interfacciamento possono essere interposti tra la porta del microprocessore ed i rispettivi bus.
Sono possibili varianti realizzative all'esempio non limitativo descritto, senza per altro uscire dall'ambito di protezione della presente invenzione, comprendendo tutte le realizzazioni equivalenti per un tecnico del ramo.
Dalla descrizione sopra riportata il tecnico del ramo à ̈ in grado di realizzare l'oggetto dell'invenzione senza introdurre ulteriori dettagli costruttivi.

Claims (9)

  1. RIVENDICAZIONI 1. Dispositivo di interfacciamento con una linea bus bidirezionale di tipo I2C, il bus essendo atto ad assumere un primo livello logico alto (V_Bus High) ed un primo livello logico basso (V_Bus Low), il dispositivo avendo: - un primo ingresso atto ad essere operativamente collegato ad un primo potenziale di riferimento (0), - un secondo ingresso atto ad essere operativamente collegato ad un secondo potenziale di alimentazione (V12) ed - un terzo ingresso atto ad essere operativamente collegato ad un terzo potenziale di alimentazione (VCC), il secondo ed il terzo potenziale di alimentazione (V12, VCC) essendo in valore assoluto maggiore di detto primo potenziale di riferimento (0), - un primo pin (uP) atto ad essere operativamente collegato ad una porta di un dispositivo atto a comunicare mediante detto bus I2C e normalmente mantenuto ad un secondo livello logico alto (V_uP High) definito da detto terzo potenziale di riferimento (VCC), - un secondo pin (Bus) atto ad essere operativamente collegato a detto bus I2C e normalmente mantenuto a detto primo livello logico alto (V_Bus High) definito da detto secondo potenziale di alimentazione (V12), - mezzi di commutazione (Q30) comprendenti un collegamento di uscita (Q30-OUT) a detto secondo pin (Bus), un primo collegamento di comando (Q30-R), ed un collegamento di riferimento (Q30-rif) a detto primo potenziale di riferimento (0), ed atti a forzare il secondo pin (Bus) a detto primo potenziale di riferimento (0) quando detto primo pin (uP) Ã ̈ forzato ad un livello logico basso; - un primo diodo (D10) avente un anodo collegato col primo pin (uP) ed un catodo collegato col secondo pin (Bus), atto a generare un livello logico basso in ricezione sul pin uP in presenza del livello logico basso sul bus; - mezzi di pilotaggio (Q29) di detti mezzi di commutazione (Q30), comprendenti un collegamento di uscita (Q29-OUT) operativamente connesso con detto terzo potenziale di alimentazione (VCC) e con detto collegamento di comando (Q30-R), un secondo collegamento di comando (Q29-R) operativamente connesso con detto terzo potenziale di alimentazione (VCC) e con detto primo pin (uP) ed un collegamento di riferimento (Q29-RIF) a detto primo potenziale di riferimento (0); - detto secondo collegamento di comando (Q29-R) dei mezzi di pilotaggio (Q29) essendo operativamente connesso con detto primo pin (uP) mediante un secondo diodo (D3), il secondo diodo (D3) avendo un anodo collegato al secondo collegamento di comando (Q29-R) ed un catodo collegato al primo pin (uP).
  2. 2. Dispositivo secondo la rivendicazione 1, in cui: - detto secondo collegamento di comando (Q29-R) dei mezzi di pilotaggio (Q29) Ã ̈ collegato con detto terzo potenziale di alimentazione (VCC) mediante un primo resistore (R47); - detto collegamento di uscita (Q29-OUT) dei mezzi di pilotaggio (Q29) Ã ̈ collegato con detto terzo potenziale di alimentazione (VCC) mediante un secondo resistore (R48); - detto primo pin (uP) Ã ̈ collegato a detto terzo potenziale di alimentazione (VCC) mediante un terzo resistore (R46); -detto secondo pin (Bus) Ã ̈ collegato a detto secondo potenziale di alimentazione (V12) mediante un quarto resistore (R49).
  3. 3. Dispositivo secondo la rivendicazione 1 o 2, ulteriormente comprendente un primo condensatore (C24) collegante detto primo pin (uP) con detto primo potenziale di riferimento (0) e/o un secondo condensatore (C25) collegante detto secondo pin (Bus) con detto primo potenziale di riferimento (0).
  4. 4. Dispositivo secondo la rivendicazione 1, in cui detto secondo diodo (D3) Ã ̈ di tipo Schottky.
  5. 5. Dispositivo secondo la rivendicazione 3, in cui detto primo resistore (R47) ha una resistenza di valore di 47kï — e/o detto secondo resistore (R48) ha un valore di resistenza di 10kï — e/o detto terzo resistore (R46) ha un valore di resistenza di 47kï — e/o detto quarto resistore (R49) ha un valore di resistenza di 1kï — e/o detto primo condensatore (C24) ha un valore di capacità di 10p e/o detto secondo condensatore (C25) ha un valore di capacità di 220p.
  6. 6. Struttura di comunicazione di tipo I2C comprendente almeno un bus di tipo I2C ed almeno un dispositivo di elaborazione avente almeno una porta di mezzi di comunicazione atti a comunicare mediante il bus I2C e caratterizzato dal fatto di comprendere un dispositivo di interfacciamento conforme ad una qualsiasi delle rivendicazioni precedenti.
  7. 7. Apparecchio elettrodomestico comprendente un dispositivo in accordo con una qualsiasi delle rivendicazioni da 1 a 5, e/o comprendente una struttura di comunicazione di tipo I2C in accordo con la rivendicazione 6.
  8. 8. Macchina per lavaggio e/o asciugatura comprendente un dispositivo in accordo con una qualsiasi delle rivendicazioni da 1 a 5, e/o comprendente una struttura di comunicazione di tipo I2C in accordo con la rivendicazione 6.
  9. 9. Forno di cottura comprendente un dispositivo in accordo con una qualsiasi delle rivendicazioni da 1 a 5, e/o comprendente una struttura di comunicazione di tipo I2C in accordo con la rivendicazione 6.
IT000714A 2011-08-01 2011-08-01 Dispositivo di interfacciamento con una linea bus bidirezionale di tipo i2c ITTO20110714A1 (it)

Priority Applications (3)

Application Number Priority Date Filing Date Title
IT000714A ITTO20110714A1 (it) 2011-08-01 2011-08-01 Dispositivo di interfacciamento con una linea bus bidirezionale di tipo i2c
EP12178870.7A EP2555124B1 (en) 2011-08-01 2012-08-01 A device for interfacing to a bidirectional bus line of the I2C type
PL12178870T PL2555124T3 (pl) 2011-08-01 2012-08-01 Urządzenie interfejsowe do dwukierunkowej magistrali typu I2C

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT000714A ITTO20110714A1 (it) 2011-08-01 2011-08-01 Dispositivo di interfacciamento con una linea bus bidirezionale di tipo i2c

Publications (1)

Publication Number Publication Date
ITTO20110714A1 true ITTO20110714A1 (it) 2013-02-02

Family

ID=44800185

Family Applications (1)

Application Number Title Priority Date Filing Date
IT000714A ITTO20110714A1 (it) 2011-08-01 2011-08-01 Dispositivo di interfacciamento con una linea bus bidirezionale di tipo i2c

Country Status (3)

Country Link
EP (1) EP2555124B1 (it)
IT (1) ITTO20110714A1 (it)
PL (1) PL2555124T3 (it)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689196A (en) * 1994-12-02 1997-11-18 U.S. Philips Corporation Circuit comprising a data communication bus
US20080034134A1 (en) * 2006-04-28 2008-02-07 Stmicroelectronics Pvt. Ltd. Configurable i2c interface
US20090153193A1 (en) * 2007-12-17 2009-06-18 Intersil Americas Inc. Bi-directional buffer with level shifting

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689196A (en) * 1994-12-02 1997-11-18 U.S. Philips Corporation Circuit comprising a data communication bus
US20080034134A1 (en) * 2006-04-28 2008-02-07 Stmicroelectronics Pvt. Ltd. Configurable i2c interface
US20090153193A1 (en) * 2007-12-17 2009-06-18 Intersil Americas Inc. Bi-directional buffer with level shifting

Also Published As

Publication number Publication date
PL2555124T3 (pl) 2015-08-31
EP2555124B1 (en) 2015-03-04
EP2555124A1 (en) 2013-02-06

Similar Documents

Publication Publication Date Title
US10409238B2 (en) Smart power socket and smart home system
TW201444220A (zh) 無線電力接收器及其整流調變電路
WO2006102316A3 (en) Diagnostic circuit
CN107544932B (zh) 开关控制电路及应用所述开关控制电路的电子装置
CN103929055A (zh) 一种供电电路和开关电源
ITTO20110714A1 (it) Dispositivo di interfacciamento con una linea bus bidirezionale di tipo i2c
CN104038207B (zh) 一种切换电路及电子设备
CN105281724A (zh) 用于集成电路芯片中的上电复位电路
EA201390601A1 (ru) Электропитание и коммуникации для удаленных электронных устройств
CN107086540B (zh) 具有硬件保护功能的电磁炉
TWI581567B (zh) 介面供電電路
US20180069712A1 (en) Transmitter circuit harvesting power from power supply of a receiver circuit
ITTO20110715A1 (it) Dispositivo di interfacciamento con una linea bus bidirezionale di tipo i2c
TWI580156B (zh) 介面供電電路
CN203660874U (zh) 一种过热保护电路
CN220628887U (zh) 一种隔离保护电路及具有该隔离保护电路的显示设备
CN204557197U (zh) 控制器和远程传输装置
CN104467779A (zh) 一种电路控制系统及控制方法
EP2455960A1 (en) Switching circuit with independent dc power supply unit
CN205104015U (zh) 一种无线遥控接收控制器
CN111984103B (zh) 供电控制电路及应用所述供电控制电路的电子装置
CN203911150U (zh) 一种智能插座
WO2016074461A1 (zh) 一种上下电控制装置和方法
TWI434163B (zh) 電源裝置
TWI674500B (zh) 電源連接線