ITTO20110715A1 - Dispositivo di interfacciamento con una linea bus bidirezionale di tipo i2c - Google Patents

Dispositivo di interfacciamento con una linea bus bidirezionale di tipo i2c Download PDF

Info

Publication number
ITTO20110715A1
ITTO20110715A1 IT000715A ITTO20110715A ITTO20110715A1 IT TO20110715 A1 ITTO20110715 A1 IT TO20110715A1 IT 000715 A IT000715 A IT 000715A IT TO20110715 A ITTO20110715 A IT TO20110715A IT TO20110715 A1 ITTO20110715 A1 IT TO20110715A1
Authority
IT
Italy
Prior art keywords
pin
iic
diode
resistor
bus
Prior art date
Application number
IT000715A
Other languages
English (en)
Inventor
Luciano Burzella
Original Assignee
Indesit Co Spa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Indesit Co Spa filed Critical Indesit Co Spa
Priority to IT000715A priority Critical patent/ITTO20110715A1/it
Priority to EP12178880.6A priority patent/EP2555125B1/en
Priority to ES12178880.6T priority patent/ES2534452T3/es
Priority to PL12178880T priority patent/PL2555125T3/pl
Publication of ITTO20110715A1 publication Critical patent/ITTO20110715A1/it

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Small-Scale Networks (AREA)

Description

Descrizione dell'Invenzione Industriale dal titolo:
“DISPOSITIVO DI INTERFACCIAMENTO CON UNA LINEA BUS BIDIREZIONALE DI TIPO I2Câ€
DESCRIZIONE
Campo di applicazione dell’invenzione
La presente invenzione si riferisce ad un dispositivo di interfacciamento con una linea bus bidirezionale di tipo I2C, anche detto IIC ed altri acronimi simili.
Stato della tecnica
In un’architettura basata su uno standard di comunicazione I2C vi à ̈ almeno un microprocessore ed almeno un dispositivo collegati tra loro attraverso un bus di comunicazione avente due coppie di linee: una di dati e l’altra di sincronizzazione. Quando il bus à ̈ pilotato in modo da assumere un livello logico alto, nessun dispositivo à ̈ in comunicazione, viceversa, quando il livello logico à ̈ basso, almeno un dispositivo à ̈ in trasmissione.
Quando un microprocessore pilota un livello logico basso, le correnti di pilotaggio alto degli altri dispositivi connessi al bus I2C si richiudono sulla porta di comunicazione dello stesso microprocessore. Al crescere del numero dei dispositivi connessi al bus crescono le correnti che interessano tale porta con una implicita limitazione del numero dei dispositivi gestibili in una singola struttura. Quando à ̈ necessario predisporre bus di lunghezza particolarmente rilevante risulta sempre più probabile che il circuito del bus si accoppi con altre sorgenti elettromagnetiche di disturbo che potrebbero provocare sovracorrenti che porterebbe al danneggiamento del o dei microprocessori connessi al bus.
Sarebbe dunque auspicabile disaccoppiare il potenziale del bus dai livelli di potenziale che le porte del microprocessore può assumere durante il suo funzionamento, in modo da scongiurare il danneggiamento dei microprocessori a causa dell’accoppiamento del bus con sorgenti di disturbo e per poter incrementare le correnti circolanti nel bus allo scopo di renderlo maggiormente immune ai disturbi.
Ciò, inoltre consentirebbe di poter impiegare microprocessori e dispositivi in genere, che, a parità del livello di potenziale del bus, abbiano differenti potenziali di riferimento.
Un ulteriore problema da risolvere à ̈ costituito dal fatto che à ̈ necessario almeno ridurre l’effetto di impulsi di tensione indesiderati che possono essere presenti sul bus e che possono danneggiare il microprocessore. Questo problema à ̈ particolarmente sentito in applicazioni di detti dispositivi in apparecchi elettrodomestici.
Sommario dell’invenzione
Scopo della presente invenzione à ̈ quello di fornire un dispositivo di interfacciamento con una linea bus bidirezionale di tipo I2C atto a limitare le correnti che si richiudono sulla porta di trasmissione del microprocessore, risolvendo il suddetto problema.
E’ ulteriore scopo della presente invenzione fornire un dispositivo di interfacciamento con una linea bus bidirezionale di tipo I2C particolarmente robusto nei confronti degli impulsi indesiderati di tensione sul bus. E’ oggetto della presente invenzione un dispositivo di interfacciamento con una linea bus bidirezionale di tipo IIC comprendente: un primo pin atto ad essere collegato ad una porta di un dispositivo atto a comunicare mediante un bus IIC e normalmente mantenuto ad un primo potenziale logico alto; un secondo pin atto ad essere collegato ad un bus IIC e normalmente mantenuto ad un secondo potenziale logico alto,
caratterizzato dal fatto di comprendere: primi mezzi di commutazione aventi una uscita collegata direttamente con detto secondo pin, un ingresso di controllo collegato con detto secondo pin mediante un primo resistore di polarizzazione ed un primo terminale collegato con un primo potenziale di riferimento, e mezzi di pilotaggio collegati con l’ingresso di controllo di detti primi mezzi di commutazione atti a comandare in conduzione detti primi mezzi di commutazione quando detto primo pin à ̈ portato ad un livello logico basso.
Secondo un altro aspetto dell’invenzione detto dispositivo trova particolare applicazione quando la lunghezza del bus inizia ad essere rilevante e/o quando il numero di dispositivi collegati al bus I2C diviene considerevole, come ad esempio nei circuiti elettronici di un apparecchio elettrodomestico. Una lunghezza rilevante si ha ad esempio quando mediante bus I2C si collegano dispositivi posti su differenti schede elettroniche all’interno dell’apparecchio elettrodomestico, come ad esempio una scheda di controllo dei carichi ed una scheda di gestione dell’interfaccia utente, che possono essere poste a distanza dell’ordine di un metro.
E’ particolare oggetto della presente invenzione un dispositivo di interfacciamento con una linea bus bidirezionale di tipo I2C, ed un apparecchio elettrodomestico incorporante tale dispositivo, come meglio descritto nelle rivendicazioni, che formano parte integrante della presente descrizione.
Breve descrizione delle figure
Ulteriori caratteristiche e vantaggi dell’invenzione risulteranno maggiormente evidenti alla luce della descrizione dettagliata di forme di realizzazione preferite, ma non esclusive, di un dispositivo di interfacciamento con una linea bus bidirezionale di tipo I2C, illustrato a titolo esemplificativo e non limitativo, con l’ausilio delle unite tavole di disegno in cui:
la Fig. 1 rappresenta un esempio di schema circuitale conforme con la presente invenzione,
la Fig. 2 si riferisce ad una porzione ausiliaria del dispositivo atta a definire un potenziale di riferimento (VCC_BAR1).
Gli stessi numeri e le stesse lettere di riferimento nelle figure identificano gli stessi elementi o componenti.
Descrizione di dettaglio di un esempio di realizzazione.
Con riferimento alla figura 1, un dispositivo di interfacciamento in accordo con la presente invenzione comprende:
- un primo pin IIC_uC suscettibile di essere collegato ad una porta di un qualunque dispositivo comprendente mezzi di interfaccia idonei a comunicare mediante un bus I2C, di seguito, solo a titolo esemplificativo, verrà indicato tale qualunque dispositivo come microprocessore;
- un secondo pin IIC_Bus suscettibile di essere collegato ad un bus I2C e collegato con un secondo potenziale di alimentazione V12, per esempio, mediante una opportuna resistenza di pull-up R17,
- un primo transistor Q25, per esempio di tipo PNP avente o un emettitore Q25_e collegato direttamente col secondo pin ICC_BUS,
o una base Q25_b collegata col secondo pin ICC_BUS mediante un resistore R42,
o un collettore Q25_c collegato con un primo potenziale di riferimento 0
- un secondo transistor Q20, per esempio di tipo NPN, avente
o un collettore Q20_c collegato con la base del primo transistor Q25,
o un emettitore Q25_e collegato con il primo pin ICC_uC,
o una base Q25_b collegata con un terzo potenziale di alimentazione RIF4,
- un partitore di tensione avente una resistenza di pullup R19 ed una resistenza verso massa R43 collegato col primo pin IIC_uC, definendo un potenziale di livello logico alto V_uC High, almeno finché il microprocessore presenta un’impedenza alta alla propria porta di comunicazione,
- un gruppo di diodi D25, D18 e/o D27 in configurazione “back to back†nel senso che hanno i rispettivi anodi collegati tra loro e col secondo potenziale di alimentazione V12 mediante un resistore di pull-up R19: uno dei diodi D25 ha il catodo collegato col secondo pin IIC-BUS e almeno un altro diodo D18 e/o D27 ha il catodo collegato col primo pin IIC_uC,
- un ulteriore diodo D26 avente il catodo collegato con il secondo pin IIC_BUS e l’ anodo collegato con detto terzo potenziale di riferimento RIF4.
Si definiscono dunque due rami di interconnessione tra il primo pin IIC_uC e il secondo pin IIC_BUS: il primo ramo R1 attraverso il gruppo di diodi D25, D18, D27; ed il secondo ramo R2 attraverso Q25 e Q20.
I due rami, inoltre sono interrelati per il tramite di RIF4. Si tenga presente che RIF4 varia in relazione alle condizioni di funzionamento del circuito. Infatti, finché Q20 à ̈ interdetto, non circola corrente attraverso il circuito di pilotaggio P e RIF4 si porta a circa 2 volts, mentre durante la conduzione di Q20 e di conseguenza di Q25, RIF4 si porta, per effetto della conduzione di D26, ad una condizione di equilibrio di circa 0,9 volts, atti comunque a garantire la
conduzione in modo stabile di Q20.
Il circuito di pilotaggio P, infatti à ̈ formato da un partitore di tensione R15 ed R16, generato dal primo potenziale di riferimento V12, che alimenta il nodo RIF4, coincidente con la base di Q20 e l’anodo di D26, attraverso il parallelo di un condensatore C14 ed un resistore R36. Il potenziale VCC_BAR1 à ̈ generato dal suddetto partitore di tensione avente R16 collegata a massa ed R15 collegata al potenziale V12. Il valore del potenziale di RIF4 coincide con quello di VCC_BAR1 quando non vi à ̈ circolazione di corrente attraverso il resistore R36 e dunque attraverso Q20.
Il condensatore C14 ha lo scopo di incrementare la rapidità di commutazione di Q20.
Come sarà chiaro in seguito, la serie D18 e D27 à ̈ resa necessaria per ottenere una predefinita caduta di tensione di circa 1V, essendo ciò ottenibile, in modo alternativo, con un solo diodo D18 o D27 ed un resistore in serie o con un solo resistore.
Si preferisce che vi sia almeno un diodo D18 o D27, eventualmente in serie con un resistore, in modo da ridurre opportunamente il livello di tensione sul pin V_uC quando il livello ricevuto sul bus à ̈ basso. La presenza di un diodo D18 o D27 ha l’effetto di filtrare eventuali impulsi negativi di tensione presenti sul bus, proteggendo il microprocessore. Un analogo effetto di filtraggio per gli impulsi positivi di tensione presenti sul bus, per proteggere il microprocessore à ̈ svolto dal diodo D25.
Q20 e Q25 sono disposti in modo da moltiplicare i rispettivi guadagni di corrente, per cui per accendere Q25 Ã ̈ sufficiente che il microcontrollore dreni la sola debole corrente di base di Q20.
Il dispositivo di interfaccia può trovarsi nei seguenti stati possibili:
- il pin uC ed il pin Bus sono mantenuti entrambi ad un livello logico alto, rispettivamente V_uC High e V_Bus High: in questa condizione o nessun dispositivo trasmette, cioà ̈ tutti i dispositivi connessi al bus I2C sono in ricezione, oppure il microprocessore connesso al pin uP trasmette ad un livello alto;
- il pin uP non à ̈ pilotato dal rispettivo microprocessore, essendo la porta di comunicazione posta in ricezione, mentre il pin Bus à ̈ pilotato ad un livello logico basso V_Bus Low: cioà ̈ il microprocessore collegato al pin uP riceve dati trasmessi da un altro dispositivo collegato al bus I2C che pilota la propria porta V_uP Low, portando anche il bus al livello logico basso V_Bus Low;
- il pin uP à ̈ pilotato ad un livello logico basso V_uP Low dal rispettivo microprocessore che trasmette dati, cioà ̈ il microprocessore assume un’impedenza bassa sulla porta di comunicazione, mentre gli altri dispositivi (quelli di comunicazione) sono in ricezione (mantenendo un’impedenza alta alla propria porta di comunicazione con i rispettivi V_uP High).
Secondo il primo caso delle suddette condizioni di funzionamento, quando tutti i dispositivi collegati al bus IIC pilotano il bus ad un livello logico alto ed anche il livello logico del pin IIC_uC Ã ̈ alto, tutti i dispositivi sono in ricezione.
In tale circostanza, il potenziale dell’emettitore del secondo transistor Q20 dipende dal partitore di tensione formato dai resistori R19 ed R43 che à ̈ preferibilmente circa pari alla tensione di alimentazione del microprocessore, ad es. 3.3V o 5V o altra tensione. Q20 à ̈ interdetto perché il potenziale imposto da RIF4 alla base di Q20, circa 2 volts, à ̈ inferiore al potenziale dell’emettitore del Q20 (. L’interdizione di Q20 implica, data la configurazione di collegamento tra i due transistor, l’interdizione di Q25, per cui, sostanzialmente, non si ha circolazione di corrente nel secondo ramo R2.
Poiché Q25 à ̈ interdetto, essendo R17 inferiore come valore di resistenza ad R19, risulta che il diodo D25 risulta polarizzato inversamente, per cui non conduce. In tale condizione RIF4 à ̈ circa pari a 2 volts, per cui anche il diodo D26 à ̈ interdetto, essendo il catodo ad un potenziale maggiore dell’anodo.
Nel caso in cui il microprocessore collegato al primo pin IIC_uC à ̈ in ricezione mentre un altro dispositivo collegato al bus IIC à ̈ in trasmissione ed impone un livello logico basso sul bus IIC corrispondente al più a 0.7 V, sul nodo RIF4 si hanno circa 0,9V, sull’anodo di D18 circa 0,9 V e di conseguenza la coppia di diodi D18, D27 risultano interdetti impedendo il trasferimento del potenziale dal bus IIC_BUS al pin IIC_uC; Q20 si accende generando un potenziale di circa 0,3 V sul pin II-uC, corrispondente ad un livello logico basso in ricezione. Q25 à ̈ interdetto perché la differenza di potenziale tra base ed emettitore à ̈ pari a circa 0,4 V, quindi inferiore alla soglia di accensione.
Quando il microprocessore à ̈ in trasmissione, esso pilota un livello logico basso. In tale circostanza Q20 si trova configurato ad emettitore comune (emitter follower) , cioà ̈ nella stessa configurazione di Q25, per cui la differenza di potenziale (Vbe) tra la rispettiva base (circa 0,9V) ed il rispettivo emettitore (circa 0 volt) di Q20 à ̈ tale da portarlo in conduzione. Ciò porta, di conseguenza, in conduzione il transistor Q25 che richiude verso il primo potenziale di riferimento 0 il secondo pin IIC_BUS, con una differenza di potenziale di circa 0,7V pari alla tensione sul proprio rispettivo emettitore (Vec), chiudendo, dunque verso massa le correnti del bus. Ciò vantaggiosamente disaccoppia le correnti circolanti sul bus dalla corrente assorbita dalla porta di comunicazione del microprocessore collegata con primo pin IIC_uC.
Inoltre, essendo la base di Q20 collegata con l’anodo di D26, questo ultimo drena una parte della corrente di base di Q20, che anziché richiudersi sull’R43, si richiude su R42. Dunque, benché quando i transistori sono in conduzione RIF4 si sia ridotto a soli 0,9 volts, D26 risulta polarizzato direttamente ed in conduzione.
I segnali di dati ricevuti dal primo pin attraversano i due transistori Q20, Q25 per raggiungere il secondo pin.
Da un certo punto di vista la base di Q25 à ̈ comandata mediante la corrente di collettore di Q20, ottenendosi una moltiplicazione del guadagno complessivo dell’insieme Q20, Q25, ciò si traduce anche in una grande reattività da parte del circuito, che viene esaltata dal C14 che aiuta nello svuotamento della base di Q20 quando occorre l’interdizione di Q20.
Un altro vantaggio dello schema proposto à ̈ che a fronte di una minima corrente assorbita in ingresso, cioà ̈ dalla sorgente a potenziale V12, si possono coprire una grande variabilità di correnti in uscita.
Inoltre, lo schema à ̈ configurato per individuare un punto di lavoro stabile indipendentemente dal valore delle resistenze di pull-up scelte.
E’ inoltre che il pilotaggio del transistor Q25 avviene completamente in corrente.
Poiché il tecnico del ramo sa come adattare il circuito a transistor PNP ed NPN, etc. al solo scopo di generalizzazione si assume che un transistor ha una base, un ingresso ed un’uscita. Intendendosi per ingresso il collettore per un transistor PNP e l’emettitore per un transistor NPN, etc..
Inoltre, si preferisce che i due diodi D25 e D26 siano inseriti in un medesimo package e siano di tipo Schottky. Alcuni valori preferiti dei componenti descritti: resistore R17 ha una resistenza di circa 1k – 10k<Ω>resistore R42 ha una resistenza di circa 2,2 k<Ω>e/o resistore R19 ha una resistenza di circa 22ki<Ω>e/o resistore R43 ha una resistenza pari a circa 10k<Ω>e/o, resistore di pull-up R15 pari a circa 20k<Ω>
resistore R16 pari a circa 4k<Ω>e/o
resistore R43 ha una resistenza pari a circa 10k<Ω>e/o condensatore di svuotamento ha una capacità pari a circa 100pF,
condensatore di filtraggio C12 ha una capacità di circa 100nF.
Sono possibili varianti realizzative all'esempio non limitativo descritto, senza per altro uscire dall’ambito di protezione della presente invenzione, comprendendo tutte le realizzazioni equivalenti per un tecnico del ramo.
Dalla descrizione sopra riportata il tecnico del ramo à ̈ in grado di realizzare l’oggetto dell’invenzione senza introdurre ulteriori dettagli costruttivi.

Claims (10)

  1. RIVENDICAZIONI 1. Dispositivo di interfacciamento con una linea bus bidirezionale di tipo IIC comprendente - un primo pin (IIC_uC) atto ad essere collegato ad una porta di un dispositivo atto a comunicare mediante un bus IIC e normalmente mantenuto ad un primo potenziale logico alto (V_uC High) - un secondo pin (IIC_Bus) atto ad essere collegato ad un bus IIC e normalmente mantenuto ad un secondo potenziale logico alto (V_Bus High), caratterizzato dal fatto di comprendere: - primi mezzi di commutazione (Q25) aventi una uscita (Q25_e) collegata direttamente con detto secondo pin (IIC_Bus), un ingresso di controllo (Q25_b) collegato con detto secondo pin (IIC_Bus) mediante un primo resistore (R42) di polarizzazione ed un primo terminale(Q25_c) collegato con un primo potenziale di riferimento (0) e - mezzi di pilotaggio (Q20) collegati con l’ingresso di controllo (Q25_b) di detti primi mezzi di commutazione (Q25) atti a comandare in conduzione detti primi mezzi di commutazione (Q25) quando detto primo pin (IIC_uC) à ̈ portato ad un livello logico basso (V_uC Low).
  2. 2. Dispositivo secondo la rivendicazione 1, in cui detti mezzi di pilotaggio comprendono un secondo transistor (Q20) avente un’uscita (Q20_c) collegato con l’ingresso di controllo (Q25_b) del primo transistor (Q25), un ingresso (Q20_e) collegato con detto secondo pin (IIC_uC) e un ingresso di controllo (Q20_b) collegato con un terzo potenziale di riferimento (RIF4) e/o con un circuito di pilotaggio (P) atto a generare detto terzo potenziale di riferimento (RIF4).
  3. 3. Dispositivo secondo una delle rivendicazioni precedenti, ulteriormente comprendente un terzo pin atto ad essere connesso con un secondo potenziale di alimentazione (V12) di valore maggiore rispetto a detto primo potenziale di riferimento (0) ed un gruppo di diodi formato da - almeno un primo diodo (D25) avente un anodo operativamente collegato con un detto secondo potenziale di alimentazione (V12) ed un catodo con detto primo pin (IIC_uC) e/o - almeno un primo diodo (D25) avente un anodo operativamente collegato con detto secondo potenziale di alimentazione (V12) ed un catodo collegato con detto secondo pin ed almeno un secondo diodo (D18 e/o D27) avente un anodo collegato con l’anodo di detto primo diodo (D25) ed un catodo collegato con detto primo pin (IIC_uC) e/o - almeno un primo diodo (D25) avente un anodo operativamente collegato con detto secondo potenziale di alimentazione (V12) e un catodo con detto secondo pin, almeno un secondo diodo (D18) ed un terzo diodo (D27) collegati tra loro concordemente in cascata, con un anodo del secondo diodo (D18) collegato con l’anodo di detto primo diodo (D25) ed un catodo del terzo diodo (D27) collegato con detto primo pin (IIC_uC) e/o - almeno un primo diodo (D25) avente un anodo operativamente collegato con detto secondo potenziale di alimentazione (V12) ed un catodo con detto secondo pin ed almeno un secondo diodo (D18 o D27) avente un anodo collegato con l’anodo di detto primo diodo (D25), ed un catodo collegato con detto primo pin (IIC_uC) mediante un ulteriore resistore e/o - almeno un primo diodo (D25) avente un anodo operativamente collegato con detto secondo potenziale di alimentazione (V12) ed un catodo con detto secondo pin ed almeno un ulteriore resistore collegante l’anodo del primo diodo anche con detto primo pin (IIC_uC).
  4. 4. Dispositivo secondo la rivendicazione 3, in cui detto primo pin (IIC_uC) Ã ̈ mantenuto a detto potenziale logico alto (V_uC HIGH) mediante un primo partitore di tensione derivato da detto secondo potenziale di alimentazione (V12) e avente una resistenza di pull-up pari alla somma di almeno un secondo resistore (R19) e di un terzo resistore (R43) derivato verso detto primo potenziale di riferimento (0).
  5. 5. Dispositivo secondo una delle rivendicazioni da 2 a 4, ulteriormente comprendente un quarto diodo (D26) avente un catodo collegato con detto secondo pin (IIC_Bus) ed un anodo collegato con detto terzo potenziale di riferimento (RIF4).
  6. 6. Dispositivo secondo una delle rivendicazioni da 3 a 5, in cui detto circuito di pilotaggio (P) comprende un secondo partitore di tensione atto a definire un quarto potenziale di alimentazione (VCC_BAR1) avente un resistore di pull-up (R15) collegata con detto secondo potenziale di alimentazione (V12), un resistore (R16) derivato verso detto primo potenziale di riferimento (0), questo ultimo in parallelo con un condensatore di filtraggio (C12), detto quarto potenziale di alimentazione definendo detto terzo potenziale di riferimento (RIF4) mediante un quarto resistore (R43) in parallelo con un condensatore di svuotamento (C14).
  7. 7. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui: detti primi mezzi di commutazione comprendono un transistore (Q25); detto primo partitore à ̈ atto a generare un potenziale logico (V_uC) di circa 3,3 volt e/o detto secondo partitore à ̈ atto a generare detto quarto potenziale di riferimento (VCC_BAR1) pari a circa 2 volt e/o detto primo resistore (R42) ha una resistenza di circa 2,2 k<Ω>e/o detto secondo resistore (R19) ha una resistenza di circa 22ki<Ω>e/o detto primo partitore di tensione ha un resistore (R43) derivato verso detto primo potenziale di riferimento (0) con una resistenza pari a circa 10k<Ω>e/o, detto resistore di pull-up (R15) del secondo partitore di tensione ha una resistenza pari a circa 20k<Ω>ed un resistore derivato verso detto primo potenziale di riferimento (0) con una resistenza pari a circa 4k<Ω>e/o detto quarto resistore (R43) ha una resistenza pari a circa 10k<Ω>e/o detto condensatore di svuotamento ha una capacità pari a circa 100pF.
  8. 8. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, in cui detto secondo pin à ̈ mantenuto a detto secondo potenziale logico alto (V_Bus High), mediante una terza resistenza (R17) di pull-up.
  9. 9. Struttura di comunicazione di tipo IIC comprendente almeno un bus di tipo IIC ed almeno un dispositivo di elaborazione avente almeno una porta di mezzi di comunicazione atti a comunicare mediante il bus IIC e caratterizzato dal fatto di comprendere un dispositivo di interfacciamento conforme ad una qualsiasi delle rivendicazioni precedenti.
  10. 10. Apparecchio elettrodomestico comprendente un dispositivo in accordo con una qualsiasi delle rivendicazioni da 1 a 8, e/o comprendente una struttura di comunicazione di tipo I2C in accordo con la rivendicazione 9.
IT000715A 2011-08-01 2011-08-01 Dispositivo di interfacciamento con una linea bus bidirezionale di tipo i2c ITTO20110715A1 (it)

Priority Applications (4)

Application Number Priority Date Filing Date Title
IT000715A ITTO20110715A1 (it) 2011-08-01 2011-08-01 Dispositivo di interfacciamento con una linea bus bidirezionale di tipo i2c
EP12178880.6A EP2555125B1 (en) 2011-08-01 2012-08-01 A device for interfacing to a bidirectional bus line of the I2C type
ES12178880.6T ES2534452T3 (es) 2011-08-01 2012-08-01 Dispositivo para interconexionar una línea de bus bidireccional de tipo I2C
PL12178880T PL2555125T3 (pl) 2011-08-01 2012-08-01 Urządzenie do sprzęgania z dwukierunkową linią magistrali typu I2C

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT000715A ITTO20110715A1 (it) 2011-08-01 2011-08-01 Dispositivo di interfacciamento con una linea bus bidirezionale di tipo i2c

Publications (1)

Publication Number Publication Date
ITTO20110715A1 true ITTO20110715A1 (it) 2013-02-02

Family

ID=44800186

Family Applications (1)

Application Number Title Priority Date Filing Date
IT000715A ITTO20110715A1 (it) 2011-08-01 2011-08-01 Dispositivo di interfacciamento con una linea bus bidirezionale di tipo i2c

Country Status (4)

Country Link
EP (1) EP2555125B1 (it)
ES (1) ES2534452T3 (it)
IT (1) ITTO20110715A1 (it)
PL (1) PL2555125T3 (it)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106855849A (zh) * 2017-03-14 2017-06-16 上海蓝怡科技股份有限公司 一种用于iic总线和can总线之间的数据交换装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10635629B2 (en) * 2015-12-09 2020-04-28 Lockheed Martin Corporation Inter-integrated circuit (I2C) bus extender

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3832489A (en) * 1973-02-26 1974-08-27 Digital Equipment Corp Bidirectional bus repeater
US5585755A (en) * 1995-08-21 1996-12-17 Thomson Consumer Electronics, Inc. Audio differential bus receiver for audio/video interconnection
WO2009013008A2 (en) * 2007-07-25 2009-01-29 Redmere Technology Ltd. Repeater for a bidirectional serial bus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3832489A (en) * 1973-02-26 1974-08-27 Digital Equipment Corp Bidirectional bus repeater
US5585755A (en) * 1995-08-21 1996-12-17 Thomson Consumer Electronics, Inc. Audio differential bus receiver for audio/video interconnection
WO2009013008A2 (en) * 2007-07-25 2009-01-29 Redmere Technology Ltd. Repeater for a bidirectional serial bus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106855849A (zh) * 2017-03-14 2017-06-16 上海蓝怡科技股份有限公司 一种用于iic总线和can总线之间的数据交换装置
CN106855849B (zh) * 2017-03-14 2023-11-17 上海蓝怡科技股份有限公司 一种用于iic总线和can总线之间的数据交换装置

Also Published As

Publication number Publication date
PL2555125T3 (pl) 2015-06-30
ES2534452T3 (es) 2015-04-22
EP2555125A1 (en) 2013-02-06
EP2555125B1 (en) 2015-01-21

Similar Documents

Publication Publication Date Title
CA2824837C (en) Optical transceiver, optical network unit, and optical transceiver control method
US20180292720A1 (en) Transient overvoltage protection circuit, array substrate comprising the same, and display apparatus
RU2007139097A (ru) Устройство сопряжения токового режима для высокоскоростной связи вне микросхем
CN215734220U (zh) 一种隔离通讯电路及家用电器
US9379709B2 (en) Signal conversion
ITTO20110715A1 (it) Dispositivo di interfacciamento con una linea bus bidirezionale di tipo i2c
CN104038207B (zh) 一种切换电路及电子设备
CN204498098U (zh) 输出电路、检测传感器
CN210380807U (zh) 兼容5-24v的脉冲接收电路
CN109448621A (zh) 一种驱动电路及显示装置
JP2009200651A5 (it)
CN108809296A (zh) 高压电平移位电路及驱动装置
CN109066627B (zh) 兼有hpd和esd的用于热插拔检测端口的保护电路
US9673815B2 (en) Driver circuit
US10069637B2 (en) Transmitter circuit harvesting power from power supply of a receiver circuit
US8983402B2 (en) Transceiver with wake up detection
CN103118143B (zh) 串行接口和以太网接口的复用电路
CN211606512U (zh) 一种基于高速光耦的隔离接口电路
CN104639257A (zh) 应用于光接收器的抗干扰电路
TWI535209B (zh) 差動信號傳輸器電路
CN207559972U (zh) 一种基于mos管的电平转换电路
JP5346974B2 (ja) 電力変換装置のゲート制御回路
CN105162454B (zh) 一种光模块及其信号输出端口、信号输出端口保护电路
CN207410006U (zh) 保护电路
JP6952493B2 (ja) 通信システムおよび中継装置