CN105162454B - 一种光模块及其信号输出端口、信号输出端口保护电路 - Google Patents
一种光模块及其信号输出端口、信号输出端口保护电路 Download PDFInfo
- Publication number
- CN105162454B CN105162454B CN201510655613.3A CN201510655613A CN105162454B CN 105162454 B CN105162454 B CN 105162454B CN 201510655613 A CN201510655613 A CN 201510655613A CN 105162454 B CN105162454 B CN 105162454B
- Authority
- CN
- China
- Prior art keywords
- optical module
- signal output
- output port
- protection circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明涉及光电领域,特别涉及一种光模块及其信号输出端口、信号输出端口保护电路。本发明通过设置OC或OD保护电路,有效防止光模块芯片直接与主机侧的上拉电源HOST VCC连接,从而防止由于HOST VCC过大导致的光模块芯片被击穿损坏的问题。同时在一些实施例中,还通过设置反相电路使得OC或OD保护电路的输出与光模块芯片信号输出端口的输出保持一致。
Description
技术领域
本发明涉及光电领域,特别涉及一种光模块及其信号输出端口、信号输出端口保护电路。
背景技术
如图1所示,传统的光模块芯片信号输出端口,如信号丢失LOS信号的信号输出端口为一OD门电路,其输出端与主机侧(用于接收该LOS信号)的输入端连接,而主机侧输入端通常设置有上拉电源HOST VCC,而当HOST VCC>光模块芯片中输出端上拉电压RX_VCC+VF(TVS diode的正向电压)时,会造成光模块芯片的损坏。
发明内容
本发明的目的在于克服现有光模块芯片信号输出端连接的主机侧输入端上拉电源HOST VCC大于光模块芯片中输出端上拉电压RX_VCC+VF(TVS diode的正向电压)时,造成光模块芯片的损坏的问题,提供一种用于光模块芯片信号输出端外的保护电路。
为了实现上述发明目的,本发明提供了以下技术方案:
一种光模块信号输出端口OC保护电路,包括,
输入端,通过第二电阻R2与第一晶体管T1的基极连接,用于接收光模块芯片信号输出端口的输出信号LOS;
上拉电源,通过第一电阻R1与所述输入端连接,用于为所述第一晶体管T1的基极提供上拉电压;
第一晶体管T1,所述第一晶体管T1的射极接地;所述第一晶体管T1的集极为所述OC保护电路的输出端,所述输出端与主机侧的输入端口连接。
当光模块芯片信号输出端口的输出信号为高电平或低电平,当其输出为低电平时,第一晶体管T1截止,此时,由于主机侧上拉电源HOST VCC的存在,所述保护电路输出高电平;而当光模块芯片信号输出端口的输出信号为高电平时(通过将光模块芯片信号输出端口经第一电阻R1与RX_VCC相连实现其高电平的输出),第一晶体管T1导通,由于T1的射极接地,此时,所述保护电路输出低电平。
进一步的,在一些实施例中,所述OC保护电路还包括,
第二晶体管T2,所述第二晶体管T2的射极接地;所述第二晶体管T2的基极与所述第一晶体管T1的集极连接;所述第二晶体管T2的集极为所述OC保护电路的输出端,所述输出端与主机侧的输入端口连接;
第三电阻R3,设置在所述上拉电源及第二晶体管T2的基极之间,用于为所述第二晶体管T2的基极提供上拉电压。
增加了第二晶体管T2的作用是,使得保护电路的输出与光模块芯片的信号输出端口的输出保持一致;即,当光模块芯片信号输出端口的输出信号为低电平时,所述第一晶体管T1截止,所述第二晶体管T2的基极由于与上拉电源RX_VCC通过第三电阻R3连接,因此,此时,其基极接收到高电平,第二晶体管T2导通,同样由于T2的射极接地,进而此时所述保护电路的输出(第二晶体管T2的集极)为低电平;与所述光模块芯片的信号输出端口一致;同理,当光模块芯片信号输出端口的输出信号为高电平时(通过将光模块芯片信号输出端口经第一电阻R1与RX_VCC相连实现其高电平的输出),所述第一晶体管T1导通,由于T1的射极接地,因此T1的集极输出低电平,进而第二晶体管T2截止,所述保护电路的输出端口(第二晶体管T2的集极)由于与主机端的上拉电源HOST VCC连接而输出高电平,从而使得所述保护电路的最终输出与所述光模块芯片信号输出端口的输出信号保持一致。
所述第一电阻R1及第三电阻R3的阻值均为10k,所述第二电阻R2的阻值为1k。
本发明同时提供一种光模块信号输出端口,所述光模块信号输出端口包含光模块芯片信号输出端口,所述光模块芯片信号输出端口外连接有OC保护电路;所述OC包含电路包括,输入端,通过第二电阻R2与第一晶体管T1的基极连接,用于接收光模块芯片信号输出端口的输出信号LOS;上拉电源,通过第一电阻R1与所述输入端连接,用于为所述第一晶体管T1的基极提供上拉电压;第一晶体管T1,所述第一晶体管T1的射极接地;所述第一晶体管T1的集极为所述OC保护电路的输出端,所述输出端与主机侧的输入端口连接。
进一步的,所述光模块信号输出端口中所述光模块芯片信号输出端口连接的OC保护电路还包括,第二晶体管T2,所述第二晶体管T2的射极接地;所述第二晶体管T2的基极与所述第一晶体管T1的集极连接;所述第二晶体管T2的集极为所述OC保护电路的输出端,所述输出端与主机侧的输入端口连接;
第三电阻R3,设置在所述上拉电源及第二晶体管T2的基极之间,用于为所述第二晶体管T2的基极提供上拉电压。
本发明同时提供一种光模块信号输出端口OD保护电路,包括,
输入端,与第一场效应管Q1的栅极连接,用于接收光模块信号输出端口的输出信号LOS;
上拉电源,通过第四电阻R4与所述输入端连接,用于为所述第一场效应管Q1的栅极提供上拉电压;
第一场效应管Q1,所述第一场效应管Q1的源极接地;所述第一场效应管Q1的漏极为所述OD保护电路的输出端,所述输出端与主机侧的输入端口连接。
当光模块芯片信号输出端口的输出信号为高电平或低电平,当其输出为低电平时,第一场效应管Q1截止,此时,由于主机侧上拉电源HOST VCC的存在,所述保护电路输出端(第一场效应管Q1的漏极)输出高电平;而当光模块芯片信号输出端口的输出信号为高电平时(通过将光模块芯片信号输出端口经第四电阻R4与RX_VCC相连实现其高电平的输出),第一场效应管Q1导通,由于Q1的源极接地,此时,所述保护电路输出端(第一场效应管Q1的漏极)输出低电平。
进一步的,所述OD保护电路还包括,
第二场效应管Q2,所述第二场效应管Q2的源极接地;所述第二场效应管Q2的栅极与所述第一场效应管Q1的漏极连接;所述第二场效应管Q2的漏极为所述OD保护电路的输出端,所述输出端与主机侧的输入端口连接;
第五电阻R5,设置在所述上拉电源及第二场效应管Q2的栅极之间,用于为所述第二场效应管Q2的栅极提供上拉电压。
增加了第二场效应管Q2的作用是,使得保护电路的输出与光模块芯片的信号输出端口的输出保持一致;即,当光模块芯片信号输出端口的输出信号为低电平时,所述第一场效应管Q1截止,所述第二场效应管Q2的栅极由于与上拉电源RX_VCC通过第五电阻R5连接,因此,此时其栅极接收到高电平,第二场效应管Q2导通,同样由于Q2的源极接地,进而此时所述保护电路的输出端(第二场效应管Q2的漏极)输出为低电平;与所述光模块芯片的信号输出端口一致;同理,当光模块芯片信号输出端口的输出信号为高电平时(通过将光模块芯片信号输出端口经第四电阻R4与RX_VCC相连实现其高电平的输出),所述第一场效应管Q1导通,同时由于Q1的源极接地,因此Q1的漏极输出低电平,进而第二场效应管Q2截止,所述保护电路的输出(第二场效应管Q2的漏极)由于与主机端的上拉电源HOST VCC连接而输出高电平,从而实现所述保护电路的最终输出与所述光模块芯片信号输出端口的输出信号保持一致。
所述第四电阻R4及第五电阻R5的阻值均为10k。
本发明同时提供一种光模块信号输出端口,所述光模块输出端口包含如上所述的OD保护电路及光模块芯片信号输出端口,所述光模块芯片的信号输出端口外连接有OD保护电路;所述OD包括,输入端,与第一场效应管Q1的栅极连接,用于接收光模块信号输出端口的输出信号LOS;上拉电源,通过第四电阻R4与所述输入端连接,用于为所述第一场效应管Q1的栅极提供上拉电压;第一场效应管Q1,所述第一场效应管Q1的源极接地;所述第一场效应管Q1的漏极为所述OD保护电路的输出端,所述输出端与主机侧的输入端口连接。
进一步的,光模块信号输出端口包括光模块芯片信号输出端口,所述光模块芯片信号输出端口外连接有的OD保护电路还包括第二场效应管Q2,所述第二场效应管Q2的源极接地;所述第二场效应管Q2的栅极与所述第一场效应管Q1的漏极连接;所述第二场效应管Q2的漏极为所述OD保护电路的输出端,所述输出端与主机侧的输入端口连接;第五电阻R5,设置在所述上拉电源及第二场效应管Q2的栅极之间,用于为所述第二场效应管Q2的栅极提供上拉电压。
本发明同时一种光模块,包含如上所述的光模块信号输出端口;所述光模块信号输出端口与主机侧的输入端连接。
与现有技术相比,本发明的有益效果:本发明通过设置OC或OD保护电路,有效防止光模块芯片直接与主机侧的上拉电源HOST VCC连接,从而防止由于HOST VCC过大导致的光模块芯片被击穿损坏的问题。同时在一些实施例中,还通过设置反相电路使得OC或OD保护电路的输出与光模块芯片信号输出端口的输出保持一致。
附图说明:
图1为现有技术中光模块芯片信号输出端口与主机侧连接示意图。
图2为本发明提供光模块信号输出端口OC保护电路与主机侧连接示意图。
图3为本发明提供光模块信号输出端口OC保护电路另一实施例与主机侧连接示意图。
图4为本发明提供光模块信号输出端口OD保护电路与主机侧连接示意图。
图5为本发明提供光模块信号输出端口OD保护电路另一实施例与主机侧连接示意图。
具体实施方式
下面结合附图及具体实施例对本发明作进一步的详细描述。但不应将此理解为本发明上述主题的范围仅限于以下的实施例,凡基于本发明内容所实现的技术均属于本发明的范围。
实施例1:如图2所示,本实施例提供一种光模块信号输出端口OC保护电路,包括,
输入端,通过第二电阻R2与第一晶体管T1的基极连接,用于接收光模块芯片信号输出端口的输出信号LOS;
上拉电源RX_VCC,通过第一电阻R1与所述输入端连接,用于为所述第一晶体管T1的基极提供上拉电压;
第一晶体管T1,所述第一晶体管T1的射极接地;所述第一晶体管T1的集极为所述OC保护电路的输出端,所述输出端与主机侧的输入端口连接。
当光模块芯片信号输出端口的输出信号LOS为高电平或低电平,当其输出为低电平时,第一晶体管T1截止,此时,由于主机侧上拉电源HOST VCC的存在,所述保护电路的输出端(第一晶体管T1的集极)输出高电平;而当光模块芯片信号输出端口的输出信号LOS为高电平时(通过将光模块芯片信号输出端口经第一电阻R1与RX_VCC相连实现其高电平的输出),第一晶体管T1导通,由于T1的射极接地,此时,所述保护电路的输出端输出低电平。
不同于光模块芯片的芯片级制造工艺,本发明提供的保护电路可采用传统的PCB板结构,可有效防止被主机侧接收端口的上拉电源反方向击穿。
实施例2:如图3所示,本实施例提供的OC保护电路在实施例1的基础上还包括,
第二晶体管T2,所述第二晶体管T2的射极接地;所述第二晶体管T2的基极与所述第一晶体管T1的集极连接;所述第二晶体管T2的集极为所述OC保护电路的输出端,所述输出端与主机侧的输入端口连接;
第三电阻R3,设置在所述上拉电源及第二晶体管T2的基极之间,用于为所述第二晶体管T2的基极提供上拉电压。
增加了第二晶体管T2的作用是,使得保护电路的输出与光模块芯片的信号输出端口的输出保持一致;即,当光模块芯片信号输出端口的输出信号LOS为低电平时,所述第一晶体管T1截止,所述第二晶体管T2的基极由于与上拉电源RX_VCC通过第三电阻R3连接,因此,此时T2的基极接收到高电平,第二晶体管T2导通,同样由于T2的射极接地,进而此时所述保护电路的输出(第二晶体管T2的集极)为低电平,与所述光模块芯片的信号输出端口的输出一致;同理,当光模块芯片信号输出端口的输出信号为高电平时(通过将光模块芯片信号输出端口经第一电阻R1与RX_VCC相连实现其高电平的输出),所述第一晶体管T1导通,由于T1的射极接地,因此T1的集极输出低电平,进而第二晶体管T2截止,所述保护电路的输出端口(第二晶体管T2的集极)由于与主机端的上拉电源HOST VCC连接而输出高电平,从而使得所述保护电路的最终输出与所述光模块芯片信号输出端口的输出信号保持一致。
所述第一电阻R1及第三电阻R3的阻值均为10k,所述第二电阻R2的阻值为1k。
实施例3:如图2所示,本实施例本发明同时提供一种光模块信号输出端口,所述光模块信号输出端口包含光模块芯片信号输出端口,所述光模块芯片信号输出端口外连接有OC保护电路;所述OC包含电路包括,输入端,通过第二电阻R2与第一晶体管T1的基极连接,用于接收光模块芯片信号输出端口的输出信号LOS;上拉电源,通过第一电阻R1与所述输入端连接,用于为所述第一晶体管T1的基极提供上拉电压;第一晶体管T1,所述第一晶体管T1的射极接地;所述第一晶体管T1的集极为所述OC保护电路的输出端,所述输出端与主机侧的输入端口连接。
实施例4:如图3所示,所述光模块信号输出端口中所述光模块芯片信号输出端口连接的OC保护电路在实施例3的基础上,还包括,第二晶体管T2,所述第二晶体管T2的射极接地;所述第二晶体管T2的基极与所述第一晶体管T1的集极连接;所述第二晶体管T2的集极为所述OC保护电路的输出端,所述输出端与主机侧的输入端口连接;
第三电阻R3,设置在所述上拉电源及第二晶体管T2的基极之间,用于为所述第二晶体管T2的基极提供上拉电压。
实施例5:如图4所示,本实施例提供一种光模块信号输出端口OD保护电路,包括,
输入端,与第一场效应管Q1的栅极连接,用于接收光模块信号输出端口的输出信号LOS;
上拉电源,通过第四电阻R4与所述输入端连接,用于为所述第一场效应管Q1的栅极提供上拉电压;
第一场效应管Q1,所述第一场效应管Q1的源极接地;所述第一场效应管Q1的漏极为所述OD保护电路的输出端,所述输出端与主机侧的输入端口连接。
当光模块芯片信号输出端口的输出信号为高电平或低电平,当其输出为低电平时,第一场效应管Q1截止,此时,由于主机侧上拉电源HOST VCC的存在,所述保护电路输出端(第一场效应管Q1的漏极)输出高电平;而当光模块芯片信号输出端口的输出信号为高电平时(通过将光模块芯片信号输出端口经第四电阻R4与RX_VCC相连实现其高电平的输出),第一场效应管Q1导通,由于Q1的源极接地,此时,所述保护电路输出端(第一场效应管Q1的漏极)输出低电平。
实施例6:如图5所示,本实施例提供的OD保护电路在实施例5的基础上还包括,
第二场效应管Q2,所述第二场效应管Q2的源极接地;所述第二场效应管Q2的栅极与所述第一场效应管Q1的漏极连接;所述第二场效应管Q2的漏极为所述OD保护电路的输出端,所述输出端与主机侧的输入端口连接;
第五电阻R5,设置在所述上拉电源及第二场效应管Q2的栅极之间,用于为所述第二场效应管Q2的栅极提供上拉电压。
增加了第二场效应管Q2的作用是,使得保护电路的输出与光模块芯片的信号输出端口的输出保持一致;即,当光模块芯片信号输出端口的输出信号为低电平时,所述第一场效应管Q1截止,所述第二场效应管Q2的栅极由于与上拉电源RX_VCC通过第五电阻R5连接,因此,此时其栅极接收到高电平,第二场效应管Q2导通,同样由于Q2的源极接地,进而此时所述保护电路的输出端(第二场效应管Q2的漏极)输出为低电平;与所述光模块芯片的信号输出端口一致;同理,当光模块芯片信号输出端口的输出信号为高电平时(通过将光模块芯片信号输出端口经第四电阻R4与RX_VCC相连实现其高电平的输出),所述第一场效应管Q1导通,同时由于Q1的源极接地,因此Q1的漏极输出低电平,进而第二场效应管Q2截止,所述保护电路的输出(第二场效应管Q2的漏极)由于与主机端的上拉电源HOST VCC连接而输出高电平,从而实现所述保护电路的最终输出与所述光模块芯片信号输出端口的输出信号保持一致。
所述第四电阻R4及第五电阻R5的阻值均为10k。
实施例7:如图4所示,本实施例提供一种光模块信号输出端口,所述光模块输出端口包含如实施例5所述的OD保护电路及光模块芯片信号输出端口,所述光模块芯片的信号输出端口外连接有OD保护电路;所述OD包括,输入端,与第一场效应管Q1的栅极连接,用于接收光模块信号输出端口的输出信号LOS;上拉电源,通过第四电阻R4与所述输入端连接,用于为所述第一场效应管Q1的栅极提供上拉电压;第一场效应管Q1,所述第一场效应管Q1的源极接地;所述第一场效应管Q1的漏极为所述OD保护电路的输出端,所述输出端与主机侧的输入端口连接。
实施例8:如图5所示,本实施例提供的光模块信号输出端口在实施例7的基础上,所述光模块芯片信号输出端口外连接有的OD保护电路还包括第二场效应管Q2,所述第二场效应管Q2的源极接地;所述第二场效应管Q2的栅极与所述第一场效应管Q1的漏极连接;所述第二场效应管Q2的漏极为所述OD保护电路的输出端,所述输出端与主机侧的输入端口连接;第五电阻R5,设置在所述上拉电源及第二场效应管Q2的栅极之间,用于为所述第二场效应管Q2的栅极提供上拉电压。
实施例9:本发明同时一种光模块,包含如实施例3、实施例4、实施例7、或实施例8所述的光模块信号输出端口;所述光模块信号输出端口与主机侧的输入端连接。
Claims (9)
1.一种光模块信号输出端口OC保护电路,其特征在于,包括,
输入端,通过第二电阻R2与第一晶体管T1的基极连接,用于接收光模块芯片信号输出端口的输出信号LOS;
上拉电源,通过第一电阻R1与所述输入端连接,用于为所述第一晶体管T1的基极提供上拉电压;所述上拉电源提供的上拉电压与光模块芯片信号输出端口的上拉电压RX_VCC一致;
第一晶体管T1,所述第一晶体管T1的射极接地;所述第一晶体管T1的集极为所述OC保护电路的输出端,所述输出端与主机侧的输入端口连接。
2.如权利要求1所述的光模块信号输出端口OC保护电路,其特征在于,所述OC保护电路还包括,
第二晶体管T2,所述第二晶体管T2的射极接地;所述第二晶体管T2的基极与所述第一晶体管T1的集极连接;所述第二晶体管T2的集极为所述OC保护电路的输出端,所述输出端与主机侧的输入端口连接;
第三电阻R3,设置在所述上拉电源及第二晶体管T2的基极之间,用于为所述第二晶体管T2的基极提供上拉电压。
3.一种光模块信号输出端口,其特征在于,包含如权利要求1所述的OC保护电路及光模块芯片信号输出端口,所述光模块芯片信号输出端口外连接有如权利要求1所述的OC保护电路。
4.如权利要求3所述的光模块信号输出端口,其特征在于,包含如权利要求2所述的OC保护电路,所述光模块芯片信号输出端口外连接有如权利要求2所述的OC保护电路。
5.一种光模块信号输出端口OD保护电路,其特征在于,包括,
输入端,与第一场效应管Q1的栅极连接,用于接收光模块信号输出端口的输出信号LOS;
上拉电源,通过第四电阻R4与所述输入端连接,用于为所述第一场效应管Q1的栅极提供上拉电压;
第一场效应管Q1,所述第一场效应管Q1的源极接地;所述第一场效应管Q1的漏极为所述OD保护电路的输出端,所述输出端与主机侧的输入端口连接。
6.如权利要求5所述的光模块信号输出端口OD保护电路,其特征在于,所述OD保护电路还包括,
第二场效应管Q2,所述第二场效应管Q2的源极接地;所述第二场效应管Q2的栅极与所述第一场效应管Q1的漏极连接;所述第二场效应管Q2的漏极为所述OD保护电路的输出端,所述输出端与主机侧的输入端口连接;
第五电阻R5,设置在所述上拉电源及第二场效应管Q2的栅极之间,用于为所述第二场效应管Q2的栅极提供上拉电压。
7.一种光模块信号输出端口,其特征在于,包含如权利要求5所述的OD保护电路及光模块芯片信号输出端口,所述光模块芯片信号输出端口外连接有如权利要求5所述的OD保护电路。
8.如权利要求7所述的光模块信号输出端口,其特征在于,包含如权利要求6所述的OD保护电路,所述光模块芯片的信号输出端口外连接有如权利要求6所述的OD保护电路。
9.一种光模块,其特征在于,包含如权利要求3、4、7或8所述的光模块信号输出端口。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510655613.3A CN105162454B (zh) | 2015-10-12 | 2015-10-12 | 一种光模块及其信号输出端口、信号输出端口保护电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510655613.3A CN105162454B (zh) | 2015-10-12 | 2015-10-12 | 一种光模块及其信号输出端口、信号输出端口保护电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105162454A CN105162454A (zh) | 2015-12-16 |
CN105162454B true CN105162454B (zh) | 2020-04-28 |
Family
ID=54803236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510655613.3A Active CN105162454B (zh) | 2015-10-12 | 2015-10-12 | 一种光模块及其信号输出端口、信号输出端口保护电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105162454B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1558604A (zh) * | 2004-01-15 | 2004-12-29 | 烽火通信科技股份有限公司 | 一种主备交叉连接模块保护性切换的方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08186480A (ja) * | 1994-12-28 | 1996-07-16 | Nippon Seiki Co Ltd | 半導体集積回路装置 |
CN102111145A (zh) * | 2009-12-24 | 2011-06-29 | 上海友邦电气股份有限公司 | 一种模拟信号隔离器 |
CN202143049U (zh) * | 2011-07-07 | 2012-02-08 | 惠州大亚湾华北工控实业有限公司 | Gpio隔离电路 |
CN102394631A (zh) * | 2011-10-08 | 2012-03-28 | 黄宇嵩 | 光传感控制开关 |
CN103762971B (zh) * | 2014-01-25 | 2017-01-11 | 山东诺辉节能技术开发有限公司 | 高精度电流电压隔离转换模块 |
CN203788137U (zh) * | 2014-02-20 | 2014-08-20 | 深圳Tcl新技术有限公司 | 反激电源输出端的过冲保护电路及反激电源 |
CN104411051A (zh) * | 2014-11-25 | 2015-03-11 | 欧普照明股份有限公司 | 一种led驱动输出端电容的保护电路 |
-
2015
- 2015-10-12 CN CN201510655613.3A patent/CN105162454B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1558604A (zh) * | 2004-01-15 | 2004-12-29 | 烽火通信科技股份有限公司 | 一种主备交叉连接模块保护性切换的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105162454A (zh) | 2015-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9201832B2 (en) | Electronic device with USB interface and method for starting USB communication therefor | |
US8385036B2 (en) | System and method for negative voltage protection | |
US10884303B2 (en) | Transient overvoltage protection circuit, array substrate comprising the same, and display apparatus | |
EP3217552B1 (en) | Input-output receiver | |
CN203522681U (zh) | 一种双延时上电时序控制电路 | |
CN103824855B (zh) | 具有电源反接保护功能的cmos调整集成电路结构 | |
US7876128B1 (en) | Voltage sequence output circuit | |
TW201711517A (zh) | 光模組 | |
US11057034B2 (en) | Semiconductor relay module | |
CN105162454B (zh) | 一种光模块及其信号输出端口、信号输出端口保护电路 | |
CN102693979A (zh) | 全芯片esd保护电路 | |
TW200707895A (en) | Semiconductor integrated circuit device | |
US20140334112A1 (en) | Motherboard with connector compatible with different interface standards | |
US10594265B2 (en) | Semiconductor device and semiconductor integrated circuit using the same | |
CN102437558B (zh) | Esd保护电路 | |
TWI692941B (zh) | 應用於c型通用串列匯流排連接器的過電壓保護電路 | |
CN114498572A (zh) | 一种cmos工艺兼容的接口芯片掉电保护电路及方法 | |
CN103475205A (zh) | 保护电路 | |
CN104124959B (zh) | 一种可降噪的高频信号线性光耦隔离传输电路 | |
CN105974206A (zh) | 一种高边、低边有效信号检测电路 | |
CN102447466B (zh) | 可下拉精准电流的io电路 | |
CN105099422A (zh) | 光耦隔离开关电路 | |
CN216086133U (zh) | Io保护电路及输入输出保护系统 | |
US20160187913A1 (en) | Power supply system | |
CN213027818U (zh) | 电平转换模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |