CN202143049U - Gpio隔离电路 - Google Patents

Gpio隔离电路 Download PDF

Info

Publication number
CN202143049U
CN202143049U CN201120238899U CN201120238899U CN202143049U CN 202143049 U CN202143049 U CN 202143049U CN 201120238899 U CN201120238899 U CN 201120238899U CN 201120238899 U CN201120238899 U CN 201120238899U CN 202143049 U CN202143049 U CN 202143049U
Authority
CN
China
Prior art keywords
fet
electrically connected
buffer circuit
drain electrode
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201120238899U
Other languages
English (en)
Inventor
严华刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUIZHOU DAYAWAN NORTH CHINA INDUSTRY CONTROL INDUSTRIAL Co Ltd
Original Assignee
HUIZHOU DAYAWAN NORTH CHINA INDUSTRY CONTROL INDUSTRIAL Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUIZHOU DAYAWAN NORTH CHINA INDUSTRY CONTROL INDUSTRIAL Co Ltd filed Critical HUIZHOU DAYAWAN NORTH CHINA INDUSTRY CONTROL INDUSTRIAL Co Ltd
Priority to CN201120238899U priority Critical patent/CN202143049U/zh
Application granted granted Critical
Publication of CN202143049U publication Critical patent/CN202143049U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

本实用新型涉及电子电路技术领域,特别涉及一种GPIO隔离电路,包括设置于主板主控芯片输出端与外部设备IO接口之间的第一隔离电路和设置于主板主控芯片输入端与外部设备IO接口之间的第二隔离电路;所述第一隔离电路包括一晶体管和一场效应管,所述晶体管的基极与主板主控芯片输出端电连接,发射极接地,所述场效应管的栅极与晶体管的集电极电连接,源极接地,漏极与外部设备IO接口电连接;所述第二隔离电路包括两个场效应管,所述一个场效应管的漏极与主板主控芯片输入端电连接,源极接地,栅极与另一个场效应管的漏极电连接,该场效应管的栅极与外部设备IO接口连接。本实用新型的GPIO隔离电路结构简单、成本低廉,能满足大多数工业电脑的需要。

Description

GPIO隔离电路
技术领域
本实用新型涉及电子电路技术领域,特别涉及一种GPIO隔离电路。
背景技术
随着科技的发展,工业类电脑的功能越来越多,性能也越来越强,这就要求整合更多的设备,但是不同设备对电信号的要求不一致,容易损坏设备,导致各设备不能直接对接使用,我们不得不在各设备之间插入一些起隔离作用的模块。在这种背景下GPIO隔离电路就诞生了.
但是传统的GPIO隔离电路大多采用一些光耦,磁藕隔离芯片,这些芯片的成本相当高昂,给用户带来了不小的负担,另外一方面是这些应用也极其浪费,大多数的场合并不需要这种完全隔离的电路,其结构复杂,成本较高,不利于推广应用。
实用新型内容
有鉴于此,为了解决上述问题,本实用新型公开了一种GPIO隔离电路,其结构简单,成本较低。
本实用新型的目的是这样实现的:GPIO隔离电路,设置于主板主控芯片与外部设备IO接口之间,包括设置于主板主控芯片输出端与外部设备IO接口之间的第一隔离电路和设置于主板主控芯片输入端与外部设备IO接口之间的第二隔离电路。
进一步,所述第一隔离电路包括一晶体管和一场效应管I,所述晶体管的基极与主板主控芯片输出端电连接,并通过电阻R1与电源连接,晶体管的发射极接地,所述晶体管的集电极通过电阻R2与电源电连接,所述场效应管I的栅极与晶体管的集电极电连接,场效应管I的源极接地,场效应管I的漏极与外部设备IO接口电连接,所述场效应管I的漏极还通过电阻R3与电源电连接。
进一步,所述晶体管型号为MMBT3904LT。
进一步,场效应管I的漏极与电源之间还连接有一二极管,所述场效应管I的漏极与二极管负极电连接。
进一步,所述第二隔离电路包括场效应管II和场效应管III,所述场效应管II的漏极与主板主控芯片输入端电连接,并通过电阻R4与电源电连接,场效应管II的源极接地,场效应管II的栅极与场效应管III的漏极电连接,场效应管III的漏极还通过电阻R5与电源电连接,场效应管III的源极通过电阻R6接地,场效应管III的栅极与外部设备IO接口连接并通过电阻IV接地。
进一步,所述场效应管I、场效应管II和场效应管III的型号为2N7002。
本实用新型的有益效果如下:本实用新型的GPIO隔离电路结构简单、成本低廉,能满足大多数工业电脑的需要。
附图说明
为了使本实用新型的目的、技术方案和优点更加清楚,下面将结合附图对本实用新型作进一步的详细描述:
图1示出了GPIO隔离电路中第一隔离电路的结构示意图;
图2示出了GPIO隔离电路中第二隔离电路的结构示意图。
具体实施方式
以下将对本实用新型的优选实施例进行详细的描述。
GPIO隔离电路,设置于主板主控芯片与外部设备IO接口之间,包括设置于主板主控芯片输出端与外部设备IO接口之间的第一隔离电路和设置于主板主控芯片输入端与外部设备IO接口之间的第二隔离电路。
参见图1,所述第一隔离电路包括两级隔离电路,具体包括一晶体管Q1和一场效应管Q2,所述晶体管Q1的基极与主板主控芯片输出端GPO电连接,并通过电阻R1与电源连接,晶体管Q1的发射极接地,所述晶体管Q1的集电极通过电阻R2与电源电连接,所述场效应管Q2的栅极与晶体管Q1的集电极电连接,场效应管Q2的源极接地,场效应管Q2的漏极与外部设备IO接口GPO-G电连接,所述场效应管Q2的漏极还通过电阻R3与电源电连接。场效应管Q2的漏极与电源之间还连接有一二极管D1,所述场效应管Q2的漏极与二极管D1负极电连接。所述晶体管Q1型号为MMBT3904LT。因为主板主控芯片的输出电压比较弱,多数是3.3V,而MOS管是电压驱动型的,开启门限电压比较高不适合用在第一级.第二级隔离采用MOS管2N7002,通过二极管D1和R3将电压上拉到5V,这样把原来输出3.3V的电平提高到了约5V,考虑到有的用户可能需要用到12V或者更高的电平做输出信号,存在外部再加上拉电压到12V或者想要的电平情况,所以在加上一个二极管D1可防止外部的高电平反向漏电给主板。
参见图2,由于外接设备可能输出一个较高的电压,而高电压直接输入到主板上可能会损坏主板电路,所以第二隔离电路采用两级MOS管隔离,即场效应管Q3和场效应管Q4,所述场效应管Q3的漏极与主板主控芯片输入端GPI电连接,并通过电阻R4与电源电连接,场效应管Q3的源极接地,场效应管Q3的栅极与场效应管Q4的漏极电连接,场效应管Q4的漏极还通过电阻R5与电源电连接,场效应管Q4的源极通过电阻R6接地,场效应管Q4的栅极与外部设备IO接口GPI_G连接,并通过电阻IV接地。外部设备输出端GPI_G接场效应管Q42N7002,为了防止GPI_G受干扰产生误动作,接一下拉电阻R6,考虑到可能出现分压情况存在,下拉电阻R6选用高阻值,减小分压带来的影响.在场效应管Q3输出上拉3.3V电压,可降低输入到主板主控芯片的电压。
所述场效应管Q2、场效应管Q3和场效应管Q4的型号为2N7002。
以上所述仅为本实用新型的优选并不用于限制本实用新型,显然,本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样,倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内,则本实用新型也意图包含这些改动和变型在内。

Claims (6)

1.GPIO隔离电路,设置于主板主控芯片与外部设备IO接口之间,其特征在于:包括设置于主板主控芯片输出端与外部设备IO接口之间的第一隔离电路和设置于主板主控芯片输入端与外部设备IO接口之间的第二隔离电路。
2.如权利要求1所述的GPIO隔离电路,其特征在于:所述第一隔离电路包括一晶体管和一场效应管I,所述晶体管的基极与主板主控芯片输出端电连接,并通过电阻R1与电源连接,晶体管的发射极接地,所述晶体管的集电极通过电阻R2与电源电连接,所述场效应管I的栅极与晶体管的集电极电连接,场效应管I的源极接地,场效应管I的漏极与外部设备IO接口电连接,所述场效应管I的漏极还通过电阻R3与电源电连接。
3.如权利要求2所述的GPIO隔离电路,其特征在于:所述晶体管型号为MMBT3904LT。
4.如权利要求2所述的GPIO隔离电路,其特征在于:场效应管I的漏极与电源之间还连接有一二极管,所述场效应管I的漏极与二极管负极电连接。
5.如权利要求1至4中任一项所述的GPIO隔离电路,其特征在于:所述第二隔离电路包括场效应管II和场效应管III,所述场效应管II的漏极与主板主控芯片输入端电连接,并通过电阻R4与电源电连接,场效应管II的源极接地,场效应管II的栅极与场效应管III的漏极电连接,场效应管III的漏极还通过电阻R5与电源电连接,场效应管III的源极通过电阻R6接地,场效应管III的栅极与外部设备IO接口连接并通过电阻IV接地。
6.如权利要求5所述的GPIO隔离电路,其特征在于:所述场效应管I、场效应管II和场效应管III的型号为2N7002。
CN201120238899U 2011-07-07 2011-07-07 Gpio隔离电路 Expired - Fee Related CN202143049U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201120238899U CN202143049U (zh) 2011-07-07 2011-07-07 Gpio隔离电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201120238899U CN202143049U (zh) 2011-07-07 2011-07-07 Gpio隔离电路

Publications (1)

Publication Number Publication Date
CN202143049U true CN202143049U (zh) 2012-02-08

Family

ID=45554084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201120238899U Expired - Fee Related CN202143049U (zh) 2011-07-07 2011-07-07 Gpio隔离电路

Country Status (1)

Country Link
CN (1) CN202143049U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105162454A (zh) * 2015-10-12 2015-12-16 索尔思光电(成都)有限公司 一种光模块及其信号输出端口、信号输出端口保护电路
CN109032321A (zh) * 2018-07-27 2018-12-18 郑州云海信息技术有限公司 一种raid卡供电电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105162454A (zh) * 2015-10-12 2015-12-16 索尔思光电(成都)有限公司 一种光模块及其信号输出端口、信号输出端口保护电路
CN109032321A (zh) * 2018-07-27 2018-12-18 郑州云海信息技术有限公司 一种raid卡供电电路
CN109032321B (zh) * 2018-07-27 2022-02-18 郑州云海信息技术有限公司 一种raid卡供电电路

Similar Documents

Publication Publication Date Title
CN203522681U (zh) 一种双延时上电时序控制电路
CN202143049U (zh) Gpio隔离电路
CN103219042B (zh) 通过usb接口实现程序烧录的电路及存储器电路
CN103389951A (zh) Usb识别电路
US8476960B1 (en) Identifying circuit
CN103365335A (zh) 信号处理电路
CN106569572B (zh) 主板及具有该主板的电脑控制系统
US8253602B2 (en) Keyboard with circuit for clearing CMOS data
CN104678197A (zh) 测试电路
US20150188344A1 (en) Charging and discharging control system and method for battery
CN202257555U (zh) 一种usb终端
CN105988543A (zh) 控制电路及应用该控制电路的电子装置
CN201918590U (zh) Usb连接线
CN205427761U (zh) 一种平板电脑的开关机电路
CN103970706A (zh) 基于ft311d接口芯片的移动设备的外部扩展系统
CN104423519A (zh) 主板供电系统
CN207764337U (zh) 一种usb设备插入检测电路
CN203911896U (zh) 一种可编程芯片的输出电平兼容电路
CN103164008A (zh) Cmos密码清除电路
CN202472546U (zh) Mcu复位装置
CN203232871U (zh) 用于u盘io端口的静电防护电路
US20140292258A1 (en) Electronic device and charging circuit thereof
CN102841669A (zh) 中央处理器频率调整电路
CN207320010U (zh) 一种低功耗磁保持继电器驱动电路
CN203761352U (zh) 比较器输出结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120208

Termination date: 20190707