TW311309B - - Google Patents
Download PDFInfo
- Publication number
- TW311309B TW311309B TW084113945A TW84113945A TW311309B TW 311309 B TW311309 B TW 311309B TW 084113945 A TW084113945 A TW 084113945A TW 84113945 A TW84113945 A TW 84113945A TW 311309 B TW311309 B TW 311309B
- Authority
- TW
- Taiwan
- Prior art keywords
- bus
- circuit
- level
- potential
- strong
- Prior art date
Links
- 238000004891 communication Methods 0.000 claims description 11
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 230000005669 field effect Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 101150075681 SCL1 gene Proteins 0.000 description 2
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910001922 gold oxide Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101150111792 sda1 gene Proteins 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 235000006040 Prunus persica var persica Nutrition 0.000 description 1
- 240000006413 Prunus persica var. persica Species 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Bus Control (AREA)
Description
31130 Q;-; ;:841(如45號專利申請案 I文説明:書修正頁(86年5月) A7 B7 經濟部中央榡準局員工消費合作社印裳 五、奋明4明() 本發明與一包含多個副電路所連接的通訊睡流排爻電路 有關’每一副電路經以—後勢表退縮方式交替地驅動匯流 排以傳送數據,匯流排在任一副電路以一強勢方式驅動匯 流排時被安排輸入一強勢狀態,在所有副電路以一退縮方 式驅動匯流排時輸入一退縮狀態,副電路藉偵測匯流排的 狀‘%被安排以接收數據’該匯流排包含一經由轉接器介面 交互連接的一第一及第二匯流排線,電路中每一第一及第 二匯流排線至少有一個副電路與其連接,強勢及退縮狀態 個別對應在第一及第二匯流排線上電位的_強勢及一退縮 位準,轉接器介面經條理的安排提供在第一及第二匯流排 線上的電位相對應位準。 由Philips半導體公司所出版的「1994·年jc2〇資料手 册1 994」第四節中可知一種稱爲I2C匯流排系統的通訊匯 流排系統,此種I2C匯流排系統能提供不同的積體電路之 間的通訊,12 C匯流排系統包含副系統,與—稱爲SDA線 的其用匯流排線連接。該次系統使用s D A線做資料的通訊 和任意匯流排的存取。該書「1 994年1(:2〇資料手册」第 四節係描述如何達成如是效果,至於與本發明相關者應注 意該副電路和匯流排線係作爲一「連線一及」(WHed _ AND)電路該匯流排線具有當沒有任何副電路使該 -4 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐〉 I---------批衣------1T------^ (請先閱讀背面之注意事項再填寫本頁) 書修正頁(86年5月) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(2 ) 線成爲低電位(稱之爲「支配位準」)時才會是在高電位狀 態(稱之爲「退縮」位準)。該副電路監視匯流排線的電位 以偵測「連線一及」是否使之成爲高或低電位。 在此已知的I 2 C匯流排系統中,所有的副電路之設計使 得可假設南電位等於副電路的供應電位。 迄今,己有使用5V電源供應電壓的積體電路,以及其他 使用3 . 3 V電源供應電壓的積體電路,且亦會面對到其他 的電源供應電壓値。所期望者是在一匯流排系統中使B县 有石同俣應電壓的不同副電踗(積體電路)。爲經由一「連 線一及」電路而彼此通信’這些副電路必須能經由匯流排 線而彼此連接使得任何的副電路皆可下此匯流棑綾的雷 位。但是’在此情況下’某些副電路將不能處理該南電 位,因爲該電位並不等於其供應電位。 因此,本發明的一目的係提供一種電路,其中在副電路 間作資料通訊是可能的,該等副電路併入不同的積體電路 中並工作於不同的供應電壓。 本發明可由如申請專利範圍第1項所請求的電路而予以 實現。具有第一供應電壓的副電路係連接於第一匯流排 線,而具有第二供應電壓的副電路被連接於第二匯流排 -5- 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) 裝 訂 (請先閱讀背面之注意事項再填寫本頁) 卷;[文3 84113945號專利申請案 : : $末說喃書修正頁(86年5月) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(3) 線。當此第一和第二匯流排線的電位是其個別的退縮位準 時(等於供應電位),他們是彼此獨立的,此現象係發生於 沒有任何副電路將匯流排線上的任何電位驅動至支配(低) 位準之時,因此,匯流排線上的電位可假設爲不同的退縮 位準。 假若匯流排線之一將其匯流排線上之電位驅至強勢位 準,則在其他匯流排線上的電位也會被介面電路驅至強勢 位準,數據通訊及判優可如往常執行,無需考慮相關副電 路所連接的匯流排。 根據本發明的一電路例示其特徵乃轉接器介面包含一具 有一主要電流通路及一控制電極的電晶體,第一及第二匯 流排線間的連線經由主要電流通路以及被耦合至一預定位 準的控制電極而延長,使得參考位準可對應至減掉一電晶 體臨界電壓的預訂位準。電晶體的使用使轉接器介面能輕 易地應用。 根據本發明的更進一步之電路例示,其特色乃電晶體是 一 N通路常關MOSFET (金氧半場效電晶體)而且電晶體的 閘電極接收第二匯流排線的一退縮位準電位。參考位準因 此得以簡易地實現。 -6- 7 - 扣衣 訂^ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 經濟部中央標準局員工消費合作社印製 311309 at B7 五、發明説明(4 ) 在於第一及/或第二匯流排線上的電位介於相關匯流排線 上的參考位準和相關匯流排線的個別強勢位準間時使第一 及第二匯流排線可以連線,以及當在第一及第二匯流排線 上的電位介於相關匯流排線的參考位準和相關匯流排線的 個別退縮位準間時,使得連線中斷。因爲沒有副電路將任 何匯流排線上的電位驅至強勢位準,匯流排線因此在其電 位處於退縮位準時彼此是獨立的。匯流排線上的電位因此^ 承載一個別退縮位準。所以,需要一較高退縮位準的副電 路能與第一匯流排線連接。僅可以容忍一較低退縮位準的 副電路可連接至第尽匯流#線。 假若匯流排線之一將其匯流排線上之電位驅至強勢位準 ,則在其他匯流排線上的電位也會被介面電路驅至強勢位 準,數據通訊及判優可如往常執行,無需考慮相關副電路 所連接的匯流排。 根據本發明的一電路例示其特徵乃媳接器介面包含一具 有一主要電流通路及一控剎電極的電晶體,第一及第二匯 流排線間的連線經由主要電流通路以及被耦合至一預定位 準的控制電極而延長,使得參考位準可對應至減掉一電晶 體臨界電壓的預訂位準。電晶體的使用使轉接器介面能輕 易地應用。 根據本發明的更進一步之電路例示,其特色乃電晶體是 一 N通路常關MOSFET (金氧半場效電晶體)而且電晶體的 閘電極接收第二匯流排線的一退縮位準電位。參考位準因 此得以簡易地實現。 ________· y ____ 本紙張尺度適用中國國家標準(CNS ) A4i^(lV0xl^7公釐^ — mt- ^^^^1 m mV m m —fl^i·n^i ^ϋϋ nn nn vm tn-— 1 、 (請先閱讀背面之注意事項再填寫本頁) A7 B7 3ll3〇9 五、發明説明( 根據本發明的例示另一特色乃包含了交換裝置: '中斷供電給連接至第二匯流排線的副電路, 準 I------------- '艮------丁 、言 (請先閲讀背面之注意事項再填寫本頁) 知·第一匯流排線上之電位退縮位準降至相當的強勢位 -將參考位準至少降至強勢位準,使得第一及第二匯流 排線間的連接持續中斷。藉由關掉送至與第二匯流排線連 接之副電路的參考位準及供電’在不損及副電路或其它副 電路操作不受干擾的情況下節省電能。 本發明的進一步例示之特色乃與第—匯流排線連接的一 μ電路被耦合至控制用的交換裝置。連接至第二匯流排線 的副電路可因此藉由第一匯流排線接收指令再度啓動。 本發明的進一步例示之特色乃第二匯流排線接著經由該 連接(一第三匯流排線及一進一步連接,其功能類似該連 接)-被搞合至第一匯流排線,電路包含用以在缺少強勢驅 動時將第三匯流排線驅至一退縮位準。因此,連接至第一 匯成排線的副電路和/或連接至第二匯流排線的副電路能 依所希望的關閉或相互獨立。 經濟部中央榡準局員工消費合作社印製 本發明的這些或其他例示以及其特徵會在以下對照圖形 詳述。 圖1乃根據本發明的一電路之一第—例示, 圖2乃根據本發明的一電路之一第二例示, 圖3乃根據本發明的一電路之一第三例示, 圖4乃根據本發明的一電路之一第四例示β 圖1乃根據本發明的一電路之第—例示。此電路包含一 -8 - 本紙張Α度適用中國國家標準(CNS ) Α4夫 1^· ( 2ί〇Χ297公羞) 經濟部中央橾準局員工消費合作φ印製 A7 B7 五、發明説明(6 ) 第一匯流排線2 0及一第二匯流排線1 0。 舉例而言,兩個副電路2 2及2 4藉由一個別匯流排介面輸 出224、244與第一匯流排線2 0連接。每一副電路22、24包 含了分別連接至一第·一及·一第二供電終端V〇及Vi的222、 220、242、240。第二供電終端V ι藉由一阻抗元件R 1連接 至第一匯流排線2 0。 舉例而言,兩個副電路1 2、1 4經由一個別匯流排介面輸_ 出1 24、144連接至第二匯流排線。副電路12、14各包含了 兩個分別連接至一第一供電終端V 〇及一第三供電終端V 2 的兩供電輸入122、120、142、140。第三供電終端乂2藉一 阻抗元件R 2連接至第二匯流排線1 0。 第一及第二匯流排線20、1 0經由一電晶體1 6 (如圖所示 的N通路FET (場效電晶體))相互連接。此電晶體的控制電 極連接至第三供電終端V 2。一二極管1 8如圖所示並聯至 電晶體1 6的通路。當電晶體1 6乃是一 MOSFET時(或更常 稱爲IGFET),其背閘(襯底)最好是連接至其源極。其結果 是背閘漏二極管將並聯至電晶體1 6的通路。此由二極管 1 8所示。 一第一供電電壓於操作中介於第一及第二供電終端V 〇、 V i間的VA^Vi-Vo在此被運用。介於第一及第三供電終端 vo、v2之一第二供電電壓vb = V2_vo運用於此;這些電壓 舉例而言分別爲5 V及3.3 V ( ± 10%)。 電晶體1 6舉例而言是一 N通路加強場效電晶體在它的閘 (連接至第三供電終端)電位等於其源極(連接至第二匯流 _______^_____ 本紙張尺度適用中國國家榡牟(CMS ) A4規格(210 X 297公釐) 裝 訂 (請先閱請背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(7 ) 排線1 0 )並低於在其汲極(連接至第一匯流排線2 0 )電位時— 不會導電。通路僅在源極及/或汲極的電位超過一臨界電 壓V T (如1.5 V)低於閘上電位時會被打開。 因爲只要沒有副電路建立一條至第一供電終端的導電途 徑,則在第一匯流排線2 0的電位將會是一高於在第一供電 終端V Q電位的第一供電電壓V A,而在第二匯流排線1 0的 電位將是一較第一供電終端V 〇電位爲高的第二供電電壓 V B。因此,在第二匯流排線1· 0的電位較第一匯流排線 20(如供電電壓是5 V及3.3 V時比1.7 V爲低)電位更低並 等於電晶體16閘上電位。 當副電路之一(如1 2 )建立一介於第二匯流排線1 0和第一 供電終端V 〇間的導電途徑時,第二匯流排線1 0上的電位 會被拉到第一供電終端V 〇上的電位。其結果是在電晶體 1 6源極的電位會比閘上的電位少了足可啓動電晶體1 6通 路的量。其結果,第一匯流排線2 0上的電位也被拉至在第 一供電終端V 〇的電位。 當建立導電途徑的副電路1 2又中斷該途徑時,匯流排線 1 0,2 0上的電位在阻抗元件R 1、R 2 (當然假如沒有其它 的副電路建立起介於匯流排線1 〇,2 0和第一供電終端V 〇 間的傳導連接)的影響下再度被拉高。電晶體1 6的通路此 刻仍維持打開著一直到第二匯流排線1 〇的電位增加到較在 電晶體1 6閘上電位以下的一臨界電壓V T爲低的程度。接 著,電晶體1 6的通路被關掉,而且在第一及第二匯流排線 2 0,1 0上的電位以更獨立的方式進一步地增加,一直到 __-10-____ 本紙張尺度適用中國國冢標準(CMS ) A4規格(2 Η) X 29 7公釐) —I— m - - - I I — 冬-- (請先閱讀背面之注意事項再填寫本頁) 、va 311309
五、發明説明( 第-匯流排線20的電位再達到第 … 匯流排線1〇上的電位再達到第—批+ & L嘀V丨,且弟— 可U冉這到罘二供電終端v2的電位爲止 〇 ^ =(如22)之—建立—介於第—匯流排心。及第— i…U。間的導電途徑時,—類似的效果產生:第二匯 流排線1 0上的電位被第__ 攸弟座桃排線2 0扛低。當電晶體的 背料接至其源極時,二極管18會開始傳導,將第二匯= 排線1 0降低。因-技其t . - 一極e 1 81故,汲極的電位無法降得較 源極的電位低許多。杏铁,泰曰姊,c 北0日 夕田… %日田胆16的3閘也能保持在其 本身:電位(如v0),在此情況下,第二匯流排線10的電 t在第一 f流排線2 0的電位降得夠低於電晶體16的閘上 電位以使得此電晶體1 6的通路可導電時會被拉低。 Μ當數個副電路同時建立一介於匯流排線10、20中之一及 第仏%終端V 〇間的導電途徑時,匯流排線1 0、2 〇兩者 會被拉至第一供電終端ν〇的電位。此電位因此對應至一在 匯冼排線1 0,2 0上的強勢電位位準。第二及第三供電終 场的%位分別對應到在第一匯流排線2 〇及第二匯流排線 1 0上的退縮電位位準。 經濟部中央標準局員工消費合作社印製 此電路因此適用於介於利用匯流排(以連線邏輯方式)的 強勢及退縮狀態間的副電路丨2、1 4、2 2、2 4間的數據通 訊。一個這類通訊的電路及協定例子與如在,,丨9 9 4年I c數 據手册(由飛利潘半導體出版)第四節中所述在此整合後 作參考用的12 C匯泥排有關。此節也包含了 一些副電路的 例子。12(:匯流排利用了一數據線SDA及一時鐘線SCL , 」丄_ ,1----------裝__ (請先閱讀背面之注意事項再填寫本1) 本紙張尺度通用中國國家橾车(CNS ) A4規格(210X29·;公; 經濟部中央標準局員工消費合作社印製 A7 ~~1—--------- ----- B7 五、發明説明(9 ) 兩者皆藉由強勢/退縮狀態控制。 圖2乃根據本發明用於連接I2C匯流排的一電路圖示。於 此,圖1第一匯流排線2 0是由兩導線s D A1及S C L 1所取代 ’每一條被一個別阻抗元件R 5、R 6耦合至第二供電終端 V 1。圖1的第二匯流排線1 0被兩導線SDA2及SCL2所取代 ’每一線被一個別阻抗元件R 3、R 4耦合至第三供電終端 V〕。導線SDA1、SCL1被一電晶體58、59的通路分別賴 σ至導線SDA2、SCL2。電晶體58、59的閘門被韓合至 第二供電終端V2.。副電路5 4、5 6被搞合至導線s 〇 A 1、 sCLl。副電路5 0、5 2被耦合至導線SDA2、SCL2。副電 路5 〇、5 2、5 4、5 6的供電輸入爲了更清晰之故被刪除。 導線的SDA1及SDA2(具有連接電晶體58)二者如圖1針 對匯流排線1 0、2 0所述的以相同方式操作。具有連接電 晶體5 9的導線SCL1和SCL2也是一樣。這些線的邏輯應用 見述於所例舉之”數據手册”中。 本發明不限於I 2 C匯流排,也同樣適用於如並聯匯流排 或點對點連接的其他匯流排。 圖3乃根據本發明的電路作進一步例示。此圖與圖1存有 關聯而且對應的要素在參考時標出。與圖1的差異在於— 又換電路30被嵌入於第三供電終端V2的—端及阻抗元件 R2的另一端,電晶體丄6的閘門及副電路i 2,i 4的供電輸 入經耦合至第二匯流排線1 〇。副電路(2 2 )中的一個(連接 至第一匯流排線2 〇 )具有一連接至交換電路3 〇的一控制輸 入的控制輸出。 _________._- 12 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210 λ 297公^ (請先閱讀背面之注意事項再填寫本頁) '11 3 11309 A7 B7 五、發明説明(1〇 ) 交換電路3 0作爲降低連接至第二匯流排線丨〇之副電路的 供電電壓而不一定會干擾數據通訊。交換電路的第_例有 二狀態:導電狀態及非導電狀態。在導電狀態時,交換電 路3 0在第三供電終端v 2對電位作判斷。在此導電狀能^ ,副電路12、:! 4及第二匯流排線的操作請參考圖i的解説 〇 在非導電狀態下,在電晶體16的閘門,在第二匯流排線 10以及在副電路12、14的供電輸入120、14〇上的電位承 載了在第一供電終端V〇上的電位位準。副電路i 2、^斗接 著2止運作且電晶體16關掉。其結果是節省了能源而連接 至第一匯流排線2 0並正常運作的副電路2 2、2 4仍能繼續 通訊而不受第一匯流排線1 0的干擾,因爲電晶體1 6從第 一匯流排線2 0與電路之不運作的部分分離開來。 顯而易見地,副電路1 2、1 4和電晶體j 6的閘門和第二 匯流排線1 0之供電電壓的集體停止可以許多方法執行,爲 了簡化圖3所示這些元件無需直接相互連接。 經濟部中央標準局員工消費合作社印製 -------^----·%------訂 (請先閲讀背面之注意事項再填寫本頁) 交換電路3 0最好由連接至第一匯流排線2 〇的—副電路 2 2 t制。如此則第二匯冼排線可在第一匯流排線2 〇的控 制下開或關。然而交換電路3 〇的開和關可同樣藉著一中央 控制器(未表示出來)或一手操作開關來執行。 父換電路3 0的一進一步例示經設計利用—控制信號將一 下降的電位位準(介於第三供電終端¥2及第一供電終端v〇 上的電位位準間)以一中介狀態送至電晶體1 6的閘門,第 二匯流排線10及副電路12、M的供電輸入12〇、14〇。副 冰張尺奴财賴 -13 經濟部中央標準局員工消費合作si印製 A7 __;___B7 五、發明説明(11 ) 電路1 2、1 4可因此轉換至一低功率模式(可能是一較慢模 式)並仍能藉由匯流排線1 〇、2 〇和其它副電路2 2、2 4通 訊。 圖4乃根據本發明之電路進一步圖示。本圖類似圖3且由 對應之參照指出相對應之元件。 一第三匯流排線4 4被嵌入於第一及第二匯流排線2 0、 1 0間。第三匯流排線4 4經電晶體4 6之通路連接至第一匯 流排線2 0。二極管4 8被並聯接至該通路。第三匯流排線 4 4被電晶體1 6的通路連接至第二匯流排線1 〇。第三匯流 排線4 4經阻抗元件R 3耦合至第四供電終端V 3。 電晶體4 6的閘門連接到與第一匯流排線2 〇連接的副電路 2 2、2 4之供電輸入2 2 0、2 4 0。此閘門也經阻抗元件r i 連接至第一匯流排線2 0。閘門經第一交換元件4 2耦合至 第二供電終端V i。 連接至弟一匯流排線1 0的副電路1 2、1 4可被驅動至·一 低(零)功率消耗狀態且/或連接至第一匯流排線2 〇的副電 路2 2、2 4可被驅動成一低(零)功率消耗狀態。接收能量 的副電路1 2、1 4、2 2、1 2 4可被此通訊。於是在一側第 及弟^—匯流排線2 0 ' 1 0上的電位位準及另—側第三匯 流排線4 4上的電位位準間因此建立了關係。此關係與圖1 所述之關係類似而且存在於一側之第一及第二匯流排線2 〇 、1 0的電位位準及另一侧之第一匯流排線2 〇的電位位準 〇 進一步地,藉由類似經電晶體1 6連接的連接方式,任意 ---------- 14 -___ 本紙張尺度適用中國國家‘準(CNS ) A4規格(210X297公釐)— — *-- 1^1 ^^^1 ^^^1 i 1^1 tn· I tn I— m« nn I m ^-在 (請先閱讀背面之注意事項再填寫本頁) A7 311309 B7 五、發明説明(12 ) 數目的其它匯流排線可連接至第三匯流排線。每一匯流排 線接著可與連接的副電路、無關其他之匯流排線一起打開 和關掉。而且匯流排線可以類似方式耦合至第一或第二匯 流排線。 儘管本發明一直以一 NMOS場效電晶體1 6爲基礎作描述 ,顯而易見地其他類型的電晶體或其他交換元件可在不悖 離本發明管疇下取而代之。其足證當匯流排於退縮狀態下 交換元件絕緣以及當電路於強勢狀態下交換元件是導電的 便夠了。因爲阻抗元件舉例來説可由電阻製成,但其他可 保證在少了強勢驅動下匯流排線上之電位承載一預定位準 之其他裝置(例如_負荷電晶體)亦合適。 I '衣 訂 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 -15-— 本紙張尺度適用中國國家標準(CMS ) A4規格(210乂2^7公釐)
Claims (1)
- 311309擊,/令//汐%羊利肀猜策 十文中猜專到範名沴止本(此-年汐 Λ) 六、申請專利耗圍 1. 一種包含一通訊匯流排並與多個副電路連接的電路,每 一副電路經安排藉由驅動匯流排以一強勢或i?<縮交替方 式傳送數槔,匯流排在任一副電路以一強勢方式驅動匯 流排時被安排輸入一強勢狀態並在所有副電路以一退縮 方式驅動匯流排時輸入一退縮狀態,副電路藉偵測匯流 排狀態被安排接收數據,該匯流排包含一經由一轉接器 介面·相互連接的第一及第二匯流排,電路中第一及第二 匯流排均有至少一個副電路與其連接,強勢及退縮狀態 分剋對龜在篇一芩_第二歌流排線電_位 > 一強勢及退縮 位準,轉接器介面經安排提供邏輯對應於第一及第二匯 流排線上的對應電位位準,其特徵爲電路包含了經安排 於第一及第二匯流排線產生電位之裝置在缺少強勢驅動 下承載一個別退_縮位準並彼此獨立,以及轉接器介面經 安排當第一及/或第二匯流排線上之電位是介於強勢位 進爻相Μ匯述#線之一麥考位進聞時提供一第一及第二 麗流排線間的導電連接,以及當第一及第二匯流排線上 之f位介於相關£流排.線之參者位準和相關匯流排線之 個別退縮位準間時提俦連接之中止。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 2. 根據申請專利範圍第1項之電路,經安排提供一介於第 一匯流排之退縮位準和強勢位準間,較介於操作時第二 匯流排之ϋ jg位一準和強勢行準間之一第二位差異大的第 一位差。 3. 根據申請專利範園第1或2項之電路,其中轉接器介面 包含一具有一主電流通路及一控制電極的電晶體,經主 -16 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐〉 ABCD 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 電流通路延長之介於第一及第二匯流排線間的連接以及 耦合至一預訂位準之電位的控制電極以便參考位準對應 減去一電晶體臨界電壓的預定位準。 4. 根據申請專利範園第3項之電路,其中電晶體是一種N 通路常關IGFET或MOSFET。 5. 根據申請專利範圍第4項之電路,其中電晶體之一背閘 乃連接至一與第二匯流排線連接的電晶體之主電流通路 的一電極。 6. 根據申請專利範圍第1或2項之電路,其中電晶體之控 制電極接收一第二匯流排線的退鐘位準電位。 7. 根據申請專利範圍第1或2項的任一項之電路包含了交 換裝置可用於 -中斷供電給連接至第二匯流排線之副電路, -將第二匯流排線上的電位退縮位準降至相當的強勢位 準, -將參考位準至少降至強勢位準,以便第一及第二匯流 排線間的連接持續中止。 8. 根據申請專利範圍第7項電路,其中一連接至第一匯流 排線的副電路經耦合至控制用的交換裝置。 9. 根據申請專利範圍第1或2項的電路,其中第二匯流排 線經連續的該連接,一第三匯流排绫及功能類似該連接 的一進一步連接耦合至第一匯流排線,電路包含用以將 第三匯流排線在缺少強勢驅動下驅至一退縮位準。 -17- 本紙張尺度適用中國國家標隼(CNS ) Λ4規格(210X297公釐) --------袭------ir------k (請先閱讀背面之注意事項再填寫本頁)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP94203510 | 1994-12-02 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW311309B true TW311309B (zh) | 1997-07-21 |
Family
ID=8217424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW084113945A TW311309B (zh) | 1994-12-02 | 1995-12-27 |
Country Status (9)
Country | Link |
---|---|
US (1) | US5689196A (zh) |
EP (1) | EP0746820B1 (zh) |
JP (1) | JP3698439B2 (zh) |
KR (1) | KR100354939B1 (zh) |
CN (1) | CN1087453C (zh) |
DE (1) | DE69522928T2 (zh) |
HK (1) | HK1013695A1 (zh) |
TW (1) | TW311309B (zh) |
WO (1) | WO1996017305A2 (zh) |
Families Citing this family (89)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5960405A (en) | 1997-02-05 | 1999-09-28 | Fox Enterprises, Inc. | Worldwide marketing logistics network including strategically located centers for frequency programming crystal oscillators to customer specification |
US5952890A (en) | 1997-02-05 | 1999-09-14 | Fox Enterprises, Inc. | Crystal oscillator programmable with frequency-defining parameters |
FR2774836A1 (fr) * | 1998-02-10 | 1999-08-13 | Sgs Thomson Microelectronics | Dispositif de transmission bi-directionnelle |
DE19833693C2 (de) * | 1998-07-27 | 2002-11-07 | Wolf Gmbh Richard | Schnittstelle für I·2·C-Bus |
US6188255B1 (en) | 1998-09-28 | 2001-02-13 | Cypress Semiconductor Corp. | Configurable clock generator |
US6622188B1 (en) * | 1998-09-30 | 2003-09-16 | International Business Machines Corporation | 12C bus expansion apparatus and method therefor |
US6191660B1 (en) | 1999-03-24 | 2001-02-20 | Cypress Semiconductor Corp. | Programmable oscillator scheme |
US6753739B1 (en) | 1999-03-24 | 2004-06-22 | Cypress Semiconductor Corp. | Programmable oscillator scheme |
US6297705B1 (en) | 2000-02-23 | 2001-10-02 | Cypress Semiconductor Corp. | Circuit for locking an oscillator to a data stream |
US6946920B1 (en) | 2000-02-23 | 2005-09-20 | Cypress Semiconductor Corp. | Circuit for locking an oscillator to a data stream |
US6407641B1 (en) | 2000-02-23 | 2002-06-18 | Cypress Semiconductor Corp. | Auto-locking oscillator for data communications |
AU2001275033A1 (en) * | 2000-06-02 | 2001-12-17 | Thomson Licensing S.A. | Bus operation with integrated circuits in an unpowered state |
US6501815B1 (en) | 2000-06-30 | 2002-12-31 | Cypress Semiconductor Corp. | Loadable divide-by-N with fixed duty cycle |
US6782068B1 (en) | 2000-06-30 | 2004-08-24 | Cypress Semiconductor Corp. | PLL lockout watchdog |
US6742071B1 (en) | 2000-07-25 | 2004-05-25 | Cypress Semiconductor Corp. | Real-time I/O processor used to implement bus interface protocols |
US7093151B1 (en) | 2000-09-22 | 2006-08-15 | Cypress Semiconductor Corp. | Circuit and method for providing a precise clock for data communications |
US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
US6813672B1 (en) | 2001-02-23 | 2004-11-02 | Cypress Semiconductor Corp. | EMC enhancement for differential devices |
US6760872B2 (en) | 2001-03-19 | 2004-07-06 | Cypress Semiconductor Corp. | Configurable and memory architecture independent memory built-in self test |
US6931465B1 (en) | 2001-03-31 | 2005-08-16 | Cypress Semiconductor Corp. | Intelligent, extensible SIE peripheral device |
US6772251B1 (en) | 2001-05-04 | 2004-08-03 | Cypress Semiconductor Corporation | Bit interleaved data serial interface |
US6625782B1 (en) | 2001-08-13 | 2003-09-23 | Cypress Semiconductor Corp. | Software structure methodology description of programmable phase-locked loop die and device presentation techniques |
US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
US6559726B1 (en) | 2001-10-31 | 2003-05-06 | Cypress Semiconductor Corp. | Multi-modulus counter in modulated frequency synthesis |
US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
US7225282B1 (en) * | 2002-06-13 | 2007-05-29 | Silicon Image, Inc. | Method and apparatus for a two-wire serial command bus interface |
US7689724B1 (en) | 2002-08-16 | 2010-03-30 | Cypress Semiconductor Corporation | Apparatus, system and method for sharing data from a device between multiple computers |
US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
US7293118B1 (en) | 2002-09-27 | 2007-11-06 | Cypress Semiconductor Corporation | Apparatus and method for dynamically providing hub or host operations |
CN100407578C (zh) * | 2002-11-22 | 2008-07-30 | 模拟器件公司 | 电平转换数字开关 |
US6771095B1 (en) * | 2002-11-22 | 2004-08-03 | Analog Devices, Inc. | Level translating digital switch |
US6822480B1 (en) | 2003-09-02 | 2004-11-23 | Micrel, Incorporated | Bi-directional bus level translator |
US7459939B2 (en) * | 2003-09-09 | 2008-12-02 | Thomson Licensing | Active pull up apparatus for a data bus |
US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
US7231474B1 (en) | 2004-06-01 | 2007-06-12 | Advanced Micro Devices, Inc. | Serial interface having a read temperature command |
US8286125B2 (en) * | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
US8082531B2 (en) | 2004-08-13 | 2011-12-20 | Cypress Semiconductor Corporation | Method and an apparatus to design a processing system using a graphical user interface |
DE102005002752B4 (de) * | 2005-01-20 | 2008-03-27 | Siemens Ag | Spannungsversorgungsvorrichtung für ein Busgerät sowie Busgerät |
US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
US8073042B1 (en) | 2005-04-13 | 2011-12-06 | Cypress Semiconductor Corporation | Recursive range controller |
US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
FR2885710B1 (fr) * | 2005-05-11 | 2007-08-03 | Stmicroelectronics Maroc | Selection d'adresse pour bus i2c |
US8521970B2 (en) | 2006-04-19 | 2013-08-27 | Lexmark International, Inc. | Addressing, command protocol, and electrical interface for non-volatile memories utilized in recording usage counts |
US7426613B2 (en) * | 2005-06-16 | 2008-09-16 | Lexmark International, Inc. | Addressing, command protocol, and electrical interface for non-volatile memories utilized in recording usage counts |
US9245591B2 (en) | 2005-06-16 | 2016-01-26 | Lexmark International, Inc. | Addressing, command protocol, and electrical interface for non-volatile memories utilized in recording usage counts |
US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
US7348803B2 (en) * | 2005-06-24 | 2008-03-25 | Integrated Electronic Solutions Pty. Ltd. | Bi-directional bus buffer |
US7809973B2 (en) * | 2005-11-16 | 2010-10-05 | Cypress Semiconductor Corporation | Spread spectrum clock for USB |
US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
US8035455B1 (en) | 2005-12-21 | 2011-10-11 | Cypress Semiconductor Corporation | Oscillator amplitude control network |
US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
US7446565B2 (en) * | 2006-06-15 | 2008-11-04 | California Micro Devices | Apparatus and method that provides active pull-up and logic translation from one signal mode to another signal mode |
US8564252B2 (en) * | 2006-11-10 | 2013-10-22 | Cypress Semiconductor Corporation | Boost buffer aid for reference buffer |
US7840734B2 (en) * | 2006-12-21 | 2010-11-23 | Hendon Semiconductors Pty Ltd. | Simple bus buffer |
JP2008227589A (ja) * | 2007-03-08 | 2008-09-25 | Matsushita Electric Ind Co Ltd | 双方向レベルシフト回路および双方向バスシステム |
US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
US8035401B2 (en) | 2007-04-18 | 2011-10-11 | Cypress Semiconductor Corporation | Self-calibrating driver for charging a capacitive load to a desired voltage |
US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
US7793022B2 (en) * | 2007-07-25 | 2010-09-07 | Redmere Technology Ltd. | Repeater for a bidirectional serial bus |
US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
US8364870B2 (en) | 2010-09-30 | 2013-01-29 | Cypress Semiconductor Corporation | USB port connected to multiple USB compliant devices |
ITTO20110714A1 (it) * | 2011-08-01 | 2013-02-02 | Indesit Co Spa | Dispositivo di interfacciamento con una linea bus bidirezionale di tipo i2c |
US9667240B2 (en) | 2011-12-02 | 2017-05-30 | Cypress Semiconductor Corporation | Systems and methods for starting up analog circuits |
US9454500B2 (en) | 2013-06-17 | 2016-09-27 | Nxp B.V. | Network communication control apparatus, system and method |
IT201700043020A1 (it) | 2017-04-19 | 2018-10-19 | D E M S P A | Apparato elettronico con uscita a trasmissione digitale e seriale e dispositivo per misurare grandezze elettriche comprendente tale apparato elettronico |
KR102636496B1 (ko) * | 2018-09-14 | 2024-02-15 | 삼성전자주식회사 | 통신 장치 및 이를 포함하는 전자 장치 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3832489A (en) * | 1973-02-26 | 1974-08-27 | Digital Equipment Corp | Bidirectional bus repeater |
US4419592A (en) * | 1980-07-21 | 1983-12-06 | International Business Machines Corporation | Bidirection data switch sequencing circuit |
US4703198A (en) * | 1986-07-07 | 1987-10-27 | Ford Motor Company | Bi-directional data transfer circuit that is directionally responsive to the impedance condition of an associated input/output port of a microcomputer |
JPH01224819A (ja) * | 1988-03-04 | 1989-09-07 | Hitachi Ltd | バス制御方式 |
US5084637A (en) * | 1989-05-30 | 1992-01-28 | International Business Machines Corp. | Bidirectional level shifting interface circuit |
EP0495575B1 (en) * | 1991-01-18 | 1997-08-06 | National Semiconductor Corporation | Repeater interface controller |
US5107148A (en) * | 1991-04-12 | 1992-04-21 | Motorola, Inc. | Bidirectional buffer having tri-state buffers for circuit isolation |
FR2676559A1 (fr) * | 1991-05-13 | 1992-11-20 | Matra Defense | Dispositif d'extension de bus bidirectionnel. |
EP0549165A2 (en) * | 1991-12-23 | 1993-06-30 | National Semiconductor Corporation | Power conserving integrated circuit |
US5300835A (en) * | 1993-02-10 | 1994-04-05 | Cirrus Logic, Inc. | CMOS low power mixed voltage bidirectional I/O buffer |
-
1995
- 1995-11-08 DE DE69522928T patent/DE69522928T2/de not_active Expired - Lifetime
- 1995-11-08 WO PCT/IB1995/000975 patent/WO1996017305A2/en active IP Right Grant
- 1995-11-08 KR KR1019960704189A patent/KR100354939B1/ko not_active IP Right Cessation
- 1995-11-08 CN CN95192051A patent/CN1087453C/zh not_active Expired - Lifetime
- 1995-11-08 JP JP51851196A patent/JP3698439B2/ja not_active Expired - Fee Related
- 1995-11-08 EP EP95934797A patent/EP0746820B1/en not_active Expired - Lifetime
- 1995-12-01 US US08/565,774 patent/US5689196A/en not_active Expired - Lifetime
- 1995-12-27 TW TW084113945A patent/TW311309B/zh not_active IP Right Cessation
-
1998
- 1998-12-23 HK HK98114919A patent/HK1013695A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1087453C (zh) | 2002-07-10 |
US5689196A (en) | 1997-11-18 |
HK1013695A1 (en) | 1999-09-03 |
KR970700880A (ko) | 1997-02-12 |
DE69522928T2 (de) | 2002-04-11 |
EP0746820B1 (en) | 2001-09-26 |
WO1996017305A3 (en) | 1996-08-08 |
JPH09512371A (ja) | 1997-12-09 |
EP0746820A1 (en) | 1996-12-11 |
JP3698439B2 (ja) | 2005-09-21 |
WO1996017305A2 (en) | 1996-06-06 |
DE69522928D1 (de) | 2001-10-31 |
KR100354939B1 (ko) | 2003-02-05 |
CN1144003A (zh) | 1997-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW311309B (zh) | ||
CN100592242C (zh) | 具usb接口的显示装置 | |
TW201939298A (zh) | 通用序列匯流排功率遞送中的可程式閘極驅動器控制 | |
EP3449548A1 (en) | Fast turn-on power switch | |
WO2021055172A1 (en) | A power-efficient sync-rectifier gate driver architecture | |
CN112671084A (zh) | Usb设备及其操作方法 | |
US6768224B2 (en) | Power supply system | |
CA2717407A1 (en) | Power supply equipment to simultaneously power multiple electronic devices | |
CN101459389B (zh) | 主机板电压调节电路 | |
KR20010104676A (ko) | 전원 장치, 전력 제어 방법 및 정보 처리 장치 | |
CN107544932B (zh) | 开关控制电路及应用所述开关控制电路的电子装置 | |
TWI412758B (zh) | 共用電源及顯示器以檢測不同主機板電路的設備及轉接裝置 | |
CN107544654A (zh) | 外置式atx电源及电源切换控制电路 | |
CN113614919B (zh) | 半导体集成电路 | |
CN102346529B (zh) | 电源控制电路 | |
CN212341755U (zh) | 用于提供功率供应的设备 | |
CN102035250B (zh) | 半导体装置、电压比较电路、电源管理电路及电子仪器 | |
CN109361467B (zh) | 一种光模块 | |
US20080018358A1 (en) | Circuit and method for power management | |
CN113342726B (zh) | 一种i2c总线系统、具有外加电压工作模式的芯片和方法 | |
CN101222134A (zh) | 与输出异常等对应的电源装置以及具备其的电源系统 | |
CN101164052B (zh) | 具有与外部设备的信号电平不同的信号电平的设备及其通信方法 | |
US8935557B2 (en) | Port power switch based lead compensation | |
CN101304145B (zh) | 连接器及使用该连接器与电子装置连接的方法 | |
CN215452575U (zh) | 一种电子设备及其供电电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |