CN108134599B - 一种i3c总线控制接口电路 - Google Patents
一种i3c总线控制接口电路 Download PDFInfo
- Publication number
- CN108134599B CN108134599B CN201711260976.2A CN201711260976A CN108134599B CN 108134599 B CN108134599 B CN 108134599B CN 201711260976 A CN201711260976 A CN 201711260976A CN 108134599 B CN108134599 B CN 108134599B
- Authority
- CN
- China
- Prior art keywords
- bus
- pull
- resistor
- module
- interface module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Abstract
本发明涉及I3C集成电路技术领域,提供了一种I3C总线控制接口电路,包括主设备、从设备、I3C总线、接口模块、上拉电阻管理模块和上拉电阻模块。I3C总线进行地址操作时,主设备检测I3C总线的传输地址码,当检测到I3C总线的传输地址码符合预定规则时,对I3C的电平状态进行检测,根据电平状态通过配置接口模块的开关模式以控制接口模块与I3C总线进行连接或者断开,并根据传输地址码和电平状态通过控制上拉电阻管理模块的开关状态以导通或者断开I3C总线与上拉电阻模块之间的连接,以达到动态控制I3C总线与上拉电阻模块进行连接或者断开,动态化的调整I3C总线的上拉电阻的连接状态,从而降低上拉电阻的功率消耗,降低I3C总线电路的功耗的目的。
Description
技术领域
本发明涉及I3C集成电路技术领域,尤其涉及一种I3C总线控制接口电路。
背景技术
IP核全称知识产权核(Intellectual Property Core),是指某一方提供的芯片设计模块,设计人员能够以IP核为基础进行专用集成电路或现场可编程逻辑门阵列(FPGA)的逻辑设计,以缩短设计周期、提高设计质量与效率。
随着移动设备的飞速发展,I2C(Inter-Integrated Circuit)、SPI(SerialPeripheral Interface)等传感器设备的弊端渐渐显露出来,随之MIPI联盟提出了I3C标准规范,该规范吸收、联合并改进了I2C、SPI和UART(Universal Asynchronous Receiver/Transmitter)等接口方案,为广泛的应用提供了必要的便利性和系统级优势。I3C采用类似I2C的接口:开漏数据线(SDA)和推挽式时钟线(SCL)。然而I3C总线要实现线与功能,为保证电平信号的稳定性,需要在总线上接上拉电阻。该上拉电阻一直起作用会消耗额外的电流,导致I3C设备功耗增大,降低设备时序与性能。
综上所述,现有技术中存在无法在保证I3C电路现有性能的基础上降低其上拉电阻的功率消耗的问题。
发明内容
本发明的目的在于提供一种I3C总线控制接口电路,旨在解决现有技术所存在的无法在保证I3C电路现有性能的基础上降低其上拉电阻的功率消耗的问题。
本发明是这样实现的,一种I3C总线控制接口电路,包括主设备、至少一个从设备以及I3C总线,所述主设备与所述I3C总线连接,所述从设备连接在所述I3C总线上,该I3C总线控制接口电路还包括接口模块、上拉电阻管理模块和上拉电阻模块;
所述主设备连接所述接口模块的输入输出端以及控制端,所述接口模块的输出端与所述I3C总线连接;
所述上拉电阻管理模块的输入端以及控制端与所述主设备连接,所述上拉电阻管理模块的输出端与所述上拉电阻模块的第一端连接,所述上拉电阻模块的第二端与所述I3C总线连接;
所述I3C总线进行地址操作时,所述主设备检测所述I3C总线的传输地址码,当检测到所述I3C总线的传输地址码符合预定规则时,对所述I3C的电平状态进行检测,根据所述电平状态通过配置所述接口模块的开关模式以控制所述接口模块与所述I3C总线进行连接或者断开,并根据所述传输地址码和所述电平状态通过控制所述上拉电阻管理模块的开关状态以导通或者断开所述I3C总线与所述上拉电阻模块之间的连接。
当所述主设备检测到所述I3C总线的传输地址码的最高位为0时,对所述I3C总线的电平状态进行检测;
当所述主设备检测到所述I3C总线为高电平时,所述主设备将所述接口模块配置为关断模式以控制所述接口模块与所述I3C总线断开,所述主设备控制所述上拉电阻管理模块处于导通状态,以导通所述I3C总线与所述上拉电阻模块之间的连接;
当所述主设备检测到所述I3C总线为低电平时,所述主设备将所述接口模块配置为开启模式以控制所述接口模块与所述I3C总线连接,所述主设备控制所述上拉电阻管理模块处于断开状态,以断开所述I3C总线与所述上拉电阻模块之间的连接;
当所述主设备检测到所述I3C总线的传输地址码的最高位为1时,所述主设备将所述接口模块配置为开启模式以控制所述接口模块与所述I3C总线连接,所述主设备控制所述上拉电阻管理模块处于断开状态,以断开所述I3C总线与所述上拉电阻模块之间的连接。
所述主设备还包括检测模块,所述检测模块的输入端与I3C总线连接;
所述检测模块检测所述I3C总线的工作状态,根据所述工作状态检测所述传输地址码,根据所述工作状态和所述传输地址码对所述I3C的电平状态进行检测。
所述I3C总线包括SCL线,所述接口模块包括第一接口模块,所述上拉电阻管理模块包括第一开关器件,所述上拉电阻模块包括第一上拉电阻;
所述主设备连接所述第一接口模块的输入输出端以及控制端,所述第一接口模块的输出端与所述SCL线连接,所述主设备连接所述第一开关器件的输入端以及控制端,所述第一开关器件的输出端与所述第一上拉电阻的第一端连接,所述第一上拉电阻的第二端与所述SCL线连接;
当所述SCL线进行地址操作时,所述主设备将所述第一接口模块配置为开启模式以与所述SCL线连接进行信号传输,并控制所述第一开关器件处于断开状态,以断开所述SCL线与所述第一上拉电阻之间的连接。
所述I3C总线包括SDA线,所述接口模块包括所述第二接口模块,所述上拉电阻管理模块包括第二开关器件,所述上拉电阻模块包括第二上拉电阻;
所述主设备连接所述第二接口模块的输入输出端以及控制端,所述第二接口模块的输出端与所述SDA线连接,所述主设备连接所述第二开关器件的输入端以及控制端,所述第二开关器件的输出端与所述第二上拉电阻的第一端连接,所述第二上拉电阻的第二端与所述SDA线连接;
所述SDA线进行地址操作时,当检测到所述SDA线的传输地址码的最高位为0时,对所述SDA线的电平状态进行检测;
当所述主设备检测到所述SDA线为高电平时,所述主设备将所述第二接口模块配置为关断模式以控制所述第二接口模块与所述SDA线断开,并控制所述第二开关器件处于导通状态,以导通所述SDA线与所述第二上拉电阻之间的连接;
当所述主设备检测到所述SDA线为低电平时,所述主设备将所述第二接口模块配置为开启模式以控制所述第二接口模块与所述SDA线连接,并控制所述第二开关器件处于断开状态,以断开所述SDA线与所述第二上拉电阻之间的连接;
所述SDA线进行地址操作时,当检测到所述SDA线的传输地址码的最高位为1时,将所述第二接口模块配置为开启模式以控制所述第二接口模块与所述SDA线连接,并控制所述第二开关器件处于断开状态,以断开所述SDA线与所述第二上拉电阻之间的连接。
所述第一接口模块包括第一三态缓冲器和第一输出缓冲器,所述第一开关器件为第三三态缓冲器;
所述第一三态缓冲器的使能端为所述第一接口模块的控制端,所述第一三态缓冲器的输入端与所述第一输出缓冲器的输出端共同连接构成所述第一接口模块的输入输出端,所述第一三态缓冲器的输出端与所述第一输出缓冲器的输入端共同连接构成所述第一接口模块的输出端;
所述第三三态缓冲器的输入端为所述第一开关器件的输入端,所述第三三态缓冲器的使能端为所述第一开关器件的控制端,所述第三三态缓冲器的输出端为所述第一开关器件的输出端。
所述第二接口模块包括第二三态缓冲器和第二输出缓冲器,所述第二开关器件为第四三态缓冲器;
所述第二三态缓冲器的使能端为所述第二接口模块的控制端,所述第二三态缓冲器的输入端与所述第二输出缓冲器的输出端共同连接构成所述第二接口模块的输入输出端,所述第二三态缓冲器的输出端与所述第二输出缓冲器的输入端共同连接构成所述第二接口模块的输出端;
所述第四三态缓冲器的输入端为所述第二开关器件的输入端,所述第四三态缓冲器的使能端为所述第二开关器件的控制端,所述第四三态缓冲器的输出端为所述第二开关器件的输出端。
在本发明中,通过采用包括主设备、从设备、I3C总线、上拉电阻管理模块以及上拉电阻模块的I3C总线控制接口电路,使得I3C总线进行地址操作时,主设备检测I3C总线的传输地址码,并根据预定规则,配置接口模块的开关模式和控制上拉电阻管理模块的开关状态,从而控制I3C总线与上拉电阻模块进行连接或者断开,以降低上拉电阻模块的功率消耗。该实现方法保证了I3C设备的速度与性能,并对I3C总线的上拉电阻电路进行优化,实现了对上拉电阻电路进行智能化管理,动态调整上拉电阻的工作状态,降低I3C设备功耗,提高设备性能,在一定程度上解决了现有技术所存在的I3C电路因上拉电阻导致功耗增大的问题。
附图说明
图1是本发明一实施例所提供的I3C总线控制接口电路的电路结构示意图;
图2是本发明一实施例所提供的I3C总线控制接口电路的流程示意图;
图3是本发明另一实施例所提供的I3C总线控制接口电路的电路结构示意图;
图4是本发明另一实施例所提供的I3C总线控制接口电路的流程示意图;
图5是本发明另一实施例所提供的I3C总线控制接口电路的流程示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
以下请参照图1至图5对本发明的实现进行详细的描述:
图1示出了本发明一实施例所提供的I3C总线控制接口电路的电路结构示意图,为了便于说明,仅示出了与本实施例相关的部分,详述如下:
如图1所示,本发明实施例所提供的一种I3C总线控制接口电路,包括主设备10、至少一个从设备20以及I3C总线30,主设备10与I3C总线30连接,从设备20连接在I3C总线30上,还包括接口模块50、上拉电阻管理模块60和上拉电阻模块40。
其中,主设备10连接接口模块50的输入输出端以及控制端,接口模块50的输出端与I3C总线30连接;
上拉电阻管理模块60的输入端以及控制端与主设备10连接,上拉电阻管理模块60的输出端与上拉电阻模块40的第一端连接,上拉电阻模块40的第二端与I3C总线30连接。
I3C总线30上可以连接多个从设备20,每个连接到I3C总线30上的器件都有唯一的地址,数据传输和地址设定可以按照协议由软件设定,非常灵活。I3C总线30上的器件增加和删除不影响其他器件正常工作。
I3C总线30进行地址操作时,主设备10检测I3C总线30的传输地址码,当检测到I3C总线30的传输地址码符合预定规则时,对I3C总线30的电平状态进行检测,根据电平状态通过配置接口模块50的开关模式以控制接口模块50与I3C总线30进行连接或者断开,并根据传输地址码和电平状态通过控制上拉电阻管理模块60的开关状态以导通或者断开I3C总线30与上拉电阻模块40之间的连接。
具体的,I3C总线30的地址操作包括主设备10向从设备20进行数据传输的写操作和主设备10向从设备20接收传输数据的读操作,I3C总线30在进行读写操作时,主设备10首先通过传输地址码把从设备20的地址、读写的起始地址、广播地址等地址信息送入I3C总线30。
主设备10实时检测I3C总线30的传输地址码,并对传输地址码进行分析,当传输地址码符合预定规则时,进一步对I3C的电平状态进行检测。该预定规则可以根据协议由软件设定。
然后根据I3C总线的电平状态配置接口模块50的开关模式来调整接口模块50与I3C总线30的连接或者断开,并且根据传输地址码和电平状态控制上拉电阻管理模块60的开关状态,以控制I3C总线与上拉电阻模块40进行导通或者断开,从而对上拉电阻模块40进行动态开关控制,达到降低上拉电阻的功耗的目的,减轻I3C电路的功耗。
进一步地,作为本发明一优选实施方式,如图2所示,当主设备10检测到I3C总线30的传输地址码的最高位为0时,对I3C总线30的电平状态进行检测;
具体的,传输地址码为固定模式的程序编码,按照相关协议的规定,传输地址码的最高位在协议中预留,通过判断传输地址码的最高位的状态进行仲裁,用于切换push-pull(推挽输出模式)与open-drain(开漏输出模式)模式。
进行地址操作时,通过判断地址最高位选择电路工作的模式。地址最高位为1,采用push-pull模式;地址最高位为0,采用open-drain模式。
其中,当主设备10检测到I3C总线30的传输地址码的最高位为0时,对I3C总线30的电平状态进行检测;
当主设备10检测到I3C总线30为高电平时,主设备10将接口模块50配置为关断模式以控制接口模块50与I3C总线30断开,主设备10控制上拉电阻管理模块60处于导通状态,以导通I3C总线30与上拉电阻模块40之间的连接;
当主设备10检测到I3C总线30为低电平时,主设备10将接口模块50配置为开启模式以控制接口模块50与I3C总线30连接,主设备10控制上拉电阻管理模块60处于断开状态,以断开I3C总线30与上拉电阻模块40之间的连接;
具体的,传输地址码的最高位为0时,I3C总线30的地址传输采用open-drain模式,I3C总线30必须要接上拉电阻,I3C总线30高电平由上拉电阻拉高。
当I3C总线30为高电平时,I3C总线30的接口模块50配置为三态模式。上拉电阻管理模块60处于双向模式,以控制上拉电阻模块40与I3C总线30相连接,I3C总线30高电平通过上拉电阻模块40拉高。
当总线为低电平时,I3C总线30的接口模块50配置为双向模式,主设备10通过接口模块50与I3C总线30进行通信,上拉电阻管理模块60处于三态模式以控制上拉电阻模块40与I3C总线30断开连接,以降低上拉电阻模块40的功率消耗。
当主设备10检测到I3C总线30的传输地址码的最高位为1时,主设备10将接口模块50配置为开启模式以控制接口模块50与I3C总线30连接,主设备10控制上拉电阻管理模块60处于断开状态,以断开I3C总线30与上拉电阻模块40之间的连接。
具体的,传输地址码的最高位为1时,地址传输采用push-pull模式,主设备10通过接口模块50与I3C总线30进行通信,上拉电阻模块40一直处于关闭状态。此时,接口模块50配置为双向模式,上拉电阻管理模块60配置为三态模式以控制上拉电阻模块40与I3C总线30断开连接,以降低上拉电阻模块40的功率消耗。
在电子电路中高电平是电压高的状态,一般记为“1”,低电平是电压低的状态,一般记为“0”。
需要说明的是,在本发明实施例中,给出了检测到传输地址码的最高位为0时,对I3C总线30的电平状态进行检测,其中检测到I3C总线30为高电平“1”时,接口模块50配置为关断模式,上拉电阻管理模块60配置为双向模式,检测到I3C总线30为低电平“0”时,接口模块50配置为双向模式,上拉电阻管理模块60配置为三态模式;检测到传输地址码的最高位为1时,接口模块50配置为双向模式,上拉电阻管理模块60配置为三态模式。以上并不是对其的唯一限定,本领域技术人员同样可以根据该原理设置其他的逻辑模式。
进一步地,作为本发明一优选实施方式,如图1所示,主设备10还包括检测模块11,检测模块11的输入端与I3C总线30连接;
其中,检测模块11检测I3C总线30的工作状态,根据工作状态检测传输地址码,根据工作状态和传输地址码对I3C的电平状态进行检测。
具体的,检测模块11对I3C总线30的工作状态进行实时检测,当I3C总线30进行地址操作时,检测模块11首先对传输地址码按照预定的规则进行检测,预定规则为传输地址码的最高位为“0”时,地址传输采用open-drain模式,传输地址码的最高位为“1”时,地址传输采用push-pull模式。根据传输地址码的检测结果,主设备10对I3C总线30的上拉电阻模块40进行动态控制。
进一步地,作为本发明一优选实施方式,如图3和图4所示,I3C总线30包括SCL线31(串行时钟线),接口模块50包括第一接口模块51,上拉电阻管理模块60包括第一开关器件61,上拉电阻模块40包括第一上拉电阻41。
其中,主设备10连接第一接口模块51的输入输出端以及控制端,第一接口模块51的输出端与SCL线31连接,主设备10连接第一开关器件61的输入端以及控制端,第一开关器件61的输出端与第一上拉电阻41的第一端连接,第一上拉电阻41的第二端与SCL线31连接。
当SCL线31进行地址操作时,主设备10将第一接口模块51配置为开启模式以与SCL线31连接进行信号传输,并控制第一开关器件61处于断开状态,以断开SCL线31与第一上拉电阻41之间的连接。
具体的,进行地址操作时,SCL线31地址传输采用push-pull模式,主设备10通过第一接口模块51与SCL线31进行通信,不需要第一上拉电阻41拉高SCL线31,第一上拉电阻41一直处于关闭状态。
SCL线31的第一接口模块51配置为双向模式以与SCL线31连接进行信号传输,第一开关器件61处于三态模式,使SCL线31断开与第一上拉电阻41之间的连接。此时第一接口模块51连接SCL线31进行信号传输,第一开关器件61处于断开状态,SCL线31与第一上拉电阻41断开连接,降低第一上拉电阻41的功率消耗。
进一步地,作为本发明一优选实施方式,如图3和图5所示,I3C总线30包括SDA线32(串行数据线),接口模块50包括第二接口模块52,上拉电阻管理模块60包括第二开关器件62,上拉电阻模块40包括第二上拉电阻42。
其中,主设备10连接第二接口模块52的输入输出端以及控制端,第二接口模块52的输出端与SDA线32连接,主设备10连接第二开关器件62的输入端以及控制端,第二开关器件62的输出端与第二上拉电阻42的第一端连接,第二上拉电阻42的第二端与SDA线32连接。
SDA线32进行地址操作时,当主设备10检测到SDA线32的传输地址码的最高位为0时,对SDA线32的电平状态进行检测;
当主设备10检测到SDA线32为高电平时,主设备10将第二接口模块52配置为关断模式以控制第二接口模块52与SDA线32断开,并控制第二开关器件62处于导通状态,以导通SDA线32与第二上拉电阻42之间的连接;
当主设备10检测到SDA线32为低电平时,主设备10将第二接口模块52配置为开启模式以控制第二接口模块52与SDA线32连接,并控制第二开关器件62处于断开状态,以断开SDA线32与第二上拉电阻42之间的连接;
SDA线32进行地址操作时,当检测到SDA线32的传输地址码的最高位为1时,主设备10将第二接口模块52配置为开启模式以控制第二接口模块52与SDA线32连接,并控制第二开关器件62处于断开状态,以断开SDA线32与第二上拉电阻42之间的连接。
具体的,进行地址操作时,主设备10对传输地址码进行检测,当检测到地址码的最高位为0时,SDA线32地址传输采用open-drain模式。
进一步的,主设备10对I3C总线的电平状态进行检测,当检测到SDA线32为高电平“1”时,SDA线32的高电平需要由第二上拉电阻42拉高,SDA线32的第二接口模块52配置为三态模式,第二开关器件62处于双向模式,使SDA线32导通与第二上拉电阻42之间的连接,此时第二接口模块52与SDA线32断开连接,第二开关器件62处于导通状态,SDA线32与第二上拉电阻42导通,SDA线32通过第二上拉电阻42拉高,正常进行信号传输。
当主设备10检测到SDA线32为低电平“0”时,SDA线32的第二接口模块52配置为双向模式以与SDA线32连接进行信号传输,第二开关器件62处于三态模式,使SDA线32断开与第二上拉电阻42之间的连接。此时第二接口模块52连接SDA线32进行信号传输,第二开关器件62处于断开状态,SDA线32与第二上拉电阻42断开连接,降低第二上拉电阻42的功率消耗。
进行地址操作时,主设备10检测到传输地址码最高位为1时,SDA线32的地址传输采用push-pull模式。
SDA线32的第二接口模块52配置为双向模式以与SDA线32连接进行信号传输,第二开关器件62处于三态模式,使SDA线32断开与第二上拉电阻42之间的连接。此时第二接口模块52连接SDA线32进行信号传输,第二开关器件61处于断开状态,SDA线32与第二上拉电阻42断开连接,降低第二上拉电阻42的功率消耗。
进一步地,作为本发明一优选实施方式,如图3所示,第一接口模块51包括第一三态缓冲器510和第一输出缓冲器511,第一开关器件61为第三三态缓冲器610。
其中,第一三态缓冲器510的使能端为第一接口模块51的控制端,第一三态缓冲器510的输入端与第一输出缓冲器511的输出端共同连接构成第一接口模块51的输入输出端,第一三态缓冲器510的输出端与第一输出缓冲器511的输入端共同连接构成第一接口模块51的输出端;
第三三态缓冲器610的输入端为第一开关器件61的输入端,第三三态缓冲器610的使能端为第一开关器件61的控制端,第三三态缓冲器610的输出端为第一开关器件61的输出端。
进一步地,作为本发明一优选实施方式,如图3所示,第二接口模块52包括第二三态缓冲器520和第二输出缓冲器521,第二开关器件62为第四三态缓冲器620。
其中,第二三态缓冲器520的使能端为第二接口模块52的控制端,第二三态缓冲器520的输入端与第二输出缓冲器521的输出端共同连接构成第二接口模块52的输入输出端,第二三态缓冲器520的输出端与第二输出缓冲器521的输入端共同连接构成第二接口模块52的输出端;
第四三态缓冲器620的输入端为第二开关器件62的输入端,第四三态缓冲器620的使能端为第二开关器件62的控制端,第四三态缓冲器620的输出端为第二开关器件62的输出端。
需要说明的是,在本实施例中,第一接口模块51、第二接口模块52、第一开关器件61、第二开关器件62也可以采用其他类似的逻辑门结构等实现,此处不作具体限制。
下面以图1至图5所示的电路为例对本发明所提供的I3C总线30控制接口电路的工作原理作具体说明,详述如下:
当I3C总线30进行地址操作时,主设备10对I3C总线30的工作状态和传输地址码进行检测,以确定I3C总线30地址传输的模式。
当检测传输地址码的最高位为0时,地址传输采用open-drain模式,主设备10进一步检测I3C总线30的电平状态,检测到I3C总线30为高电平时,配置接口模块50为关断模式并控制上拉电阻管理模块60处于导通状态,I3C总线30导通与上拉电阻模块40之间的连接,使得I3C总线30由上拉电阻模块40拉高。检测到I3C总线30为低电平时,配置接口模块50为开启模式并控制上拉电阻管理模块60处于断开状态,使得I3C总线30断开与上拉电阻模块40之间的连接,以降低上拉电阻模块40的功耗。
当检测传输地址码的最高位为1时,地址传输采用push-pull模式,配置接口模块50为开启模式并控制上拉电阻管理模块60处于断开状态,使得I3C总线30断开与上拉电阻模块40之间的连接,从而达到通过I3C总线30控制接口电路动态控制上拉电阻模块40与I3C总线30的连接状态,动态关闭上拉电阻,降低上拉电阻产生的功耗,从而达到降低功耗的目的。
在本发明中,通过采用包括主设备10、从设备20、I3C总线30、接口模块50、上拉电阻管理模块60以及上拉电阻模块40的I3C总线控制接口电路,对I3C总线30的传输地址码进行检测,根据预定规则,控制接口模块50的的开关模式,从而控制接口模块50与I3C总线30进行连接或者断开,并控制上拉电阻管理模块60的开关状态,以导通或者断开I3C总线30与上拉电阻模块40之间的连接。
该I3C总线控制接口电路具有操作简单、使用灵活、智能调节等特点,实现了I3C总线30上的上拉电阻电路进行优化与管理,智能化、动态化的调整I3C总线30的上拉电阻的工作状态,解决了I3C进行地址操作时,上拉电阻产生额外功耗的难题,降低了I3C总线30功耗,提高了I3C设备的性能与时序,为扩展I3C的应用市场奠定良好的基础。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (6)
1.一种I3C总线控制接口电路,包括主设备、至少一个从设备以及I3C总线,所述主设备与所述I3C总线连接,所述从设备连接在所述I3C总线上,其特征在于,还包括接口模块、上拉电阻管理模块和上拉电阻模块;
所述主设备连接所述接口模块的输入输出端以及控制端,所述接口模块的输出端与所述I3C总线连接;
所述上拉电阻管理模块的输入端以及控制端与所述主设备连接,所述上拉电阻管理模块的输出端与所述上拉电阻模块的第一端连接,所述上拉电阻模块的第二端与所述I3C总线连接;
所述I3C总线进行地址操作时,所述主设备检测所述I3C总线的传输地址码,当检测到所述I3C总线的传输地址码符合预定规则时,对所述I3C的电平状态进行检测,根据所述电平状态通过配置所述接口模块的开关模式以控制所述接口模块与所述I3C总线进行连接或者断开,并根据所述传输地址码和所述电平状态通过控制所述上拉电阻管理模块的开关状态以导通或者断开所述I3C总线与所述上拉电阻模块之间的连接;
当所述主设备检测到所述I3C总线的传输地址码的最高位为0时,对所述I3C总线的电平状态进行检测;
当所述主设备检测到所述I3C总线为高电平时,所述主设备将所述接口模块配置为关断模式以控制所述接口模块与所述I3C总线断开,所述主设备控制所述上拉电阻管理模块处于导通状态,以导通所述I3C总线与所述上拉电阻模块之间的连接;
当所述主设备检测到所述I3C总线为低电平时,所述主设备将所述接口模块配置为开启模式以控制所述接口模块与所述I3C总线连接,所述主设备控制所述上拉电阻管理模块处于断开状态,以断开所述I3C总线与所述上拉电阻模块之间的连接;
当所述主设备检测到所述I3C总线的传输地址码的最高位为1时,所述主设备将所述接口模块配置为开启模式以控制所述接口模块与所述I3C总线连接,所述主设备控制所述上拉电阻管理模块处于断开状态,以断开所述I3C总线与所述上拉电阻模块之间的连接。
2.根据权利要求1所述的I3C总线控制接口电路,其特征在于,所述主设备还包括检测模块,所述检测模块的输入端与I3C总线连接;
所述检测模块检测所述I3C总线的工作状态,根据所述工作状态检测所述传输地址码,根据所述工作状态和所述传输地址码对所述I3C的电平状态进行检测。
3.根据权利要求1所述的I3C总线控制接口电路,其特征在于,所述I3C总线包括SCL线,所述接口模块包括第一接口模块,所述上拉电阻管理模块包括第一开关器件,所述上拉电阻模块包括第一上拉电阻;
所述主设备连接所述第一接口模块的输入输出端以及控制端,所述第一接口模块的输出端与所述SCL线连接,所述主设备连接所述第一开关器件的输入端以及控制端,所述第一开关器件的输出端与所述第一上拉电阻的第一端连接,所述第一上拉电阻的第二端与所述SCL线连接;
当所述SCL线进行地址操作时,所述主设备将所述第一接口模块配置为开启模式以与所述SCL线连接进行信号传输,并控制所述第一开关器件处于断开状态,以断开所述SCL线与所述第一上拉电阻之间的连接。
4.根据权利要求1所述的I3C总线控制接口电路,其特征在于,所述I3C总线包括SDA线,所述接口模块包括第二接口模块,所述上拉电阻管理模块包括第二开关器件,所述上拉电阻模块包括第二上拉电阻;
所述主设备连接所述第二接口模块的输入输出端以及控制端,所述第二接口模块的输出端与所述SDA线连接,所述主设备连接所述第二开关器件的输入端以及控制端,所述第二开关器件的输出端与所述第二上拉电阻的第一端连接,所述第二上拉电阻的第二端与所述SDA线连接;
所述SDA线进行地址操作时,当所测到所述SDA线的传输地址码的最高位为0时,对所述SDA线的电平状态进行检测;
当所述主设备检测到所述SDA线为高电平时,所述主设备将所述第二接口模块配置为关断模式以控制所述第二接口模块与所述SDA线断开,并控制所述第二开关器件处于导通状态,以导通所述SDA线与所述第二上拉电阻之间的连接;
当所述主设备检测到所述SDA线为低电平时,所述主设备将所述第二接口模块配置为开启模式以控制所述第二接口模块与所述SDA线连接,并控制所述第二开关器件处于断开状态,以断开所述SDA线与所述第二上拉电阻之间的连接;
所述SDA线进行地址操作时,当检测到所述SDA线的传输地址码的最高位为1时,将所述第二接口模块配置为开启模式以控制所述第二接口模块与所述SDA线连接,并控制所述第二开关器件处于断开状态,以断开所述SDA线与所述第二上拉电阻之间的连接。
5.根据权利要求3所述的I3C总线控制接口电路,其特征在于,所述第一接口模块包括第一三态缓冲器和第一输出缓冲器,所述第一开关器件为第三三态缓冲器;
所述第一三态缓冲器的使能端为所述第一接口模块的控制端,所述第一三态缓冲器的输入端与所述第一输出缓冲器的输出端共同连接构成所述第一接口模块的输入输出端,所述第一三态缓冲器的输出端与所述第一输出缓冲器的输入端共同连接构成所述第一接口模块的输出端;
所述第三三态缓冲器的输入端为所述第一开关器件的输入端,所述第三三态缓冲器的使能端为所述第一开关器件的控制端,所述第三三态缓冲器的输出端为所述第一开关器件的输出端。
6.根据权利要求4所述的I3C总线控制接口电路,其特征在于,所述第二接口模块包括第二三态缓冲器和第二输出缓冲器,所述第二开关器件为第四三态缓冲器;
所述第二三态缓冲器的使能端为所述第二接口模块的控制端,所述第二三态缓冲器的输入端与所述第二输出缓冲器的输出端共同连接构成所述第二接口模块的输入输出端,所述第二三态缓冲器的输出端与所述第二输出缓冲器的输入端共同连接构成所述第二接口模块的输出端;
所述第四三态缓冲器的输入端为所述第二开关器件的输入端,所述第四三态缓冲器的使能端为所述第二开关器件的控制端,所述第四三态缓冲器的输出端为所述第二开关器件的输出端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711260976.2A CN108134599B (zh) | 2017-12-04 | 2017-12-04 | 一种i3c总线控制接口电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711260976.2A CN108134599B (zh) | 2017-12-04 | 2017-12-04 | 一种i3c总线控制接口电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108134599A CN108134599A (zh) | 2018-06-08 |
CN108134599B true CN108134599B (zh) | 2019-03-08 |
Family
ID=62389009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711260976.2A Active CN108134599B (zh) | 2017-12-04 | 2017-12-04 | 一种i3c总线控制接口电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108134599B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110209621A (zh) * | 2019-06-10 | 2019-09-06 | 中航(深圳)航电科技发展有限公司 | 一种数据传输控制电路 |
CN110990313B (zh) * | 2019-11-29 | 2021-07-30 | 苏州浪潮智能科技有限公司 | 一种i3c总线处理时钟拉伸的方法、设备以及存储介质 |
CN111078614B (zh) * | 2019-12-19 | 2023-05-09 | 成都理工大学工程技术学院 | 一种基于fpga的功能模块 |
CN112039745B (zh) * | 2020-09-17 | 2021-06-22 | 广东高云半导体科技股份有限公司 | Can总线通讯控制系统及通信系统 |
CN112702176B (zh) * | 2020-12-22 | 2022-11-29 | 海光信息技术股份有限公司 | 一种i2c总线供电控制电路、控制方法及芯片 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5974486A (en) * | 1997-08-12 | 1999-10-26 | Atmel Corporation | Universal serial bus device controller comprising a FIFO associated with a plurality of endpoints and a memory for storing an identifier of a current endpoint |
EP1665060B1 (en) * | 2003-09-09 | 2008-04-23 | Thomson Licensing | Active pull up apparatus for a data bus |
CN1287259C (zh) * | 2004-05-19 | 2006-11-29 | 中兴通讯股份有限公司 | 在通信设备中操作多个i2c从器件的装置及其方法 |
JP4879765B2 (ja) * | 2007-01-29 | 2012-02-22 | パナソニック株式会社 | I2cバス制御回路 |
US7800408B2 (en) * | 2008-09-08 | 2010-09-21 | Microchip Technology Incorporated | High speed transient active pull-up I2C |
CN101483646B (zh) * | 2009-01-22 | 2013-06-05 | 浙江大学 | 一种总线高速通信的方法及接口 |
CN101937413B (zh) * | 2010-10-21 | 2012-07-04 | 成都优博创技术有限公司 | 一种i2c总线的通信方法 |
CN102033845B (zh) * | 2010-12-13 | 2012-10-03 | 天津光电通信技术有限公司 | 插卡式结构i2c总线地址的电路 |
CN102122156B (zh) * | 2010-12-24 | 2013-05-01 | 福州大学 | 一种新型i/o总线 |
CN203689511U (zh) * | 2013-12-10 | 2014-07-02 | 昆明理工大学 | 一种16位sram与32位sopc之间数据传输的电路结构 |
CN104991876B (zh) * | 2015-06-19 | 2018-11-09 | 福建星网锐捷网络有限公司 | 一种串行总线控制方法及装置 |
-
2017
- 2017-12-04 CN CN201711260976.2A patent/CN108134599B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN108134599A (zh) | 2018-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108134599B (zh) | 一种i3c总线控制接口电路 | |
CN207473599U (zh) | 一种i2c总线控制接口电路 | |
CN110277988B (zh) | 具有从低功率待机到低频信号传输的快速转换的中继器 | |
US10191524B2 (en) | Low-power Type-C receiver with high idle noise and DC-level rejection | |
CN101335736B (zh) | 高速外设互联接口 | |
CN101944074B (zh) | 一种基于通用usb插座实现otg的方法和装置 | |
US20110150137A1 (en) | Architecture of multi-power mode serial interface | |
CN201323446Y (zh) | 具有软usb功能的防静电手持移动设备 | |
CN116243148B (zh) | 一种针对芯片i3c协议的调试和验证架构 | |
CN101273322B (zh) | 配电网络中的功率谐振消除 | |
CN106877078A (zh) | 可穿戴设备的端子连接电路及其方法 | |
CN107070547B (zh) | 一种具有故障监控能力的cpci型千兆以太网装置 | |
CN207529368U (zh) | 一种基于fpga芯片的i3c总线测试验证平台 | |
CN109739801A (zh) | 一种mcu芯片与soc芯片之间的串口电平转换电路 | |
US20230170934A1 (en) | Bidirectional bypass mode | |
CN215986443U (zh) | 一种Type C的CC检测功能电路 | |
CN109104182A (zh) | 一种快速低功耗单端接口 | |
CN114661646A (zh) | 串口转接控制电路 | |
CN208888807U (zh) | 一种串行总线的自动编址系统 | |
CN208257787U (zh) | 一种通讯接口电路 | |
CN209267548U (zh) | 一种快速低功耗单端接口 | |
CN203149564U (zh) | 串口自动切换装置 | |
CN105988962B (zh) | 过电流侦测系统及侦测电路 | |
CN206432513U (zh) | 可穿戴设备的端子连接电路 | |
CN104375966A (zh) | 处理器接口的隔离控制装置及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |