JP2002134988A - グランド接続方式 - Google Patents
グランド接続方式Info
- Publication number
- JP2002134988A JP2002134988A JP2000328367A JP2000328367A JP2002134988A JP 2002134988 A JP2002134988 A JP 2002134988A JP 2000328367 A JP2000328367 A JP 2000328367A JP 2000328367 A JP2000328367 A JP 2000328367A JP 2002134988 A JP2002134988 A JP 2002134988A
- Authority
- JP
- Japan
- Prior art keywords
- ground
- set voltage
- signal
- voltage
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 ＰＣＢ上のＳ．ＧとＦ．Ｇとを切り離した一
点接地を採用すると、コモンモードノイズ増加で放射ノ
イズが増加し、Ｓ．ＧとＦ．Ｇとを接続した場合には、
ＥＳＤ等外来ノイズに対して誤動作する可能性が増加す
る。 【解決手段】 Ｓ．Ｇ１６のグランド電位が、電圧源１
８の設定電圧Ｖ１よりも低い期間では、コンパレータ１
１はトランジスタ１７をオフとするため、Ｓ．Ｇ１６と
Ｆ．Ｇ１５とが接続されることはなく、よって、ＥＳＤ
等の外来ノイズがやってきても、ＰＣＢ上の回路と筐体
とが、Ｓ．Ｇ１６とＦ．Ｇ１５とが接続されていないこ
とで分離されているので、回路の誤動作を防止できる。
一方、Ｓ．Ｇ１６のグランド電位が設定電圧Ｖ１以上で
ある期間では、コンパレータ１１はトランジスタ１７を
オンとし、これによりＳ．Ｇ１６とＦ．Ｇ１５とがトラ
ンジスタ１７及びクリップ回路１４を介して接続され、
放射ノイズを低減することができる。
点接地を採用すると、コモンモードノイズ増加で放射ノ
イズが増加し、Ｓ．ＧとＦ．Ｇとを接続した場合には、
ＥＳＤ等外来ノイズに対して誤動作する可能性が増加す
る。 【解決手段】 Ｓ．Ｇ１６のグランド電位が、電圧源１
８の設定電圧Ｖ１よりも低い期間では、コンパレータ１
１はトランジスタ１７をオフとするため、Ｓ．Ｇ１６と
Ｆ．Ｇ１５とが接続されることはなく、よって、ＥＳＤ
等の外来ノイズがやってきても、ＰＣＢ上の回路と筐体
とが、Ｓ．Ｇ１６とＦ．Ｇ１５とが接続されていないこ
とで分離されているので、回路の誤動作を防止できる。
一方、Ｓ．Ｇ１６のグランド電位が設定電圧Ｖ１以上で
ある期間では、コンパレータ１１はトランジスタ１７を
オンとし、これによりＳ．Ｇ１６とＦ．Ｇ１５とがトラ
ンジスタ１７及びクリップ回路１４を介して接続され、
放射ノイズを低減することができる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はグランド接続方式に
係り、特にフレームグランドと、これとは分離されたシ
グナルグランドとの間を接続するプリント基板のグラン
ド接続方式に関する。
係り、特にフレームグランドと、これとは分離されたシ
グナルグランドとの間を接続するプリント基板のグラン
ド接続方式に関する。
【０００２】
【従来の技術】図３は従来のグランド接続方式の一例の
斜視図を示す。同図において、プリント基板（ＰＣＢ：
Print Circuit Board）の絶縁体１上に、ＰＣＢシグナ
ルグランド（Ｓ．Ｇ）２が設けられ、また、このＳ．Ｇ
２とは分離して絶縁体１上にＰＣＢフレームグランド
（Ｆ．Ｇ）３が設けられている。従来のグランド接続方
式では、このＳ．Ｇ２とＦ．Ｇ３との間をチップ０Ω抵
抗４により半田付けで接続している。チップ０Ω抵抗４
はジャンパー線である場合もある。
斜視図を示す。同図において、プリント基板（ＰＣＢ：
Print Circuit Board）の絶縁体１上に、ＰＣＢシグナ
ルグランド（Ｓ．Ｇ）２が設けられ、また、このＳ．Ｇ
２とは分離して絶縁体１上にＰＣＢフレームグランド
（Ｆ．Ｇ）３が設けられている。従来のグランド接続方
式では、このＳ．Ｇ２とＦ．Ｇ３との間をチップ０Ω抵
抗４により半田付けで接続している。チップ０Ω抵抗４
はジャンパー線である場合もある。
【０００３】また、従来、ＰＣＢを筐体へネジ止めする
機械穴に、導体でできたパッドを設けることで、ＰＣＢ
上のグランド（Ｓ．Ｇ）を筐体Ｓ．Ｇへ接続する場合も
ある。これらの方法により、多点でＰＣＢ上のＳ．Ｇを
筐体Ｆ．Ｇへ接続することにより、ＰＣＢ上で発生する
コモンモードノイズ（Ｆ．ＧとＰＣＢ上の回路の出力端
子間で発生するノイズ）を除去でき、ＰＣＢからの放射
ノイズを低減することができる。
機械穴に、導体でできたパッドを設けることで、ＰＣＢ
上のグランド（Ｓ．Ｇ）を筐体Ｓ．Ｇへ接続する場合も
ある。これらの方法により、多点でＰＣＢ上のＳ．Ｇを
筐体Ｆ．Ｇへ接続することにより、ＰＣＢ上で発生する
コモンモードノイズ（Ｆ．ＧとＰＣＢ上の回路の出力端
子間で発生するノイズ）を除去でき、ＰＣＢからの放射
ノイズを低減することができる。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
多点接地仕様のＰＣＢにおいては、次のような課題があ
る。第１の課題は、Ｓ．Ｇ２とＦ．Ｇ３との接続にチッ
プ０Ω抵抗４又はジャンパー線を使用するため、一度接
続してしまうと、容易に切り離せないということであ
る。多点接地を採用することは、Ｓ．ＧラインとＦ．Ｇ
ラインでループを形成することになるので、このループ
の規模とリンクしたノイズが装置上に存在する場合は、
逆に放射ノイズを増加させることにつながる。
多点接地仕様のＰＣＢにおいては、次のような課題があ
る。第１の課題は、Ｓ．Ｇ２とＦ．Ｇ３との接続にチッ
プ０Ω抵抗４又はジャンパー線を使用するため、一度接
続してしまうと、容易に切り離せないということであ
る。多点接地を採用することは、Ｓ．ＧラインとＦ．Ｇ
ラインでループを形成することになるので、このループ
の規模とリンクしたノイズが装置上に存在する場合は、
逆に放射ノイズを増加させることにつながる。
【０００５】装置上に存在するノイズは、通常予測しが
たいものであり、装置動作にも依存する。従って、装置
が正常動作するようになってから、接地／分離個所の最
適化が必要であるが、従来の接続方式では、容易に接続
／分離を変更することができない。
たいものであり、装置動作にも依存する。従って、装置
が正常動作するようになってから、接地／分離個所の最
適化が必要であるが、従来の接続方式では、容易に接続
／分離を変更することができない。
【０００６】第２の課題は、多点接地を採用した場合に
は、ＰＣＢ上の回路が直接に筐体と接続されるため、筐
体外からの外来ノイズに回路が晒されるということであ
る。特にＥＳＤ（Electrostatic Discharge）のような
高電圧のノイズにＰＣＢ上の回路が晒された場合は、装
置の誤動作にもつながる場合がある。
は、ＰＣＢ上の回路が直接に筐体と接続されるため、筐
体外からの外来ノイズに回路が晒されるということであ
る。特にＥＳＤ（Electrostatic Discharge）のような
高電圧のノイズにＰＣＢ上の回路が晒された場合は、装
置の誤動作にもつながる場合がある。
【０００７】つまり、ＰＣＢ上のＳ．ＧとＦ．Ｇとを切
り離した一点接地を採用すると、コモンモードノイズ増
加で放射ノイズが増加し、接続した場合（多点接地を採
用した場合）には、ＥＳＤ等外来ノイズに対して誤動作
する可能性が増加することになる。しかし、従来のグラ
ンド接続方式では、それらに柔軟に対応することが困難
である。
り離した一点接地を採用すると、コモンモードノイズ増
加で放射ノイズが増加し、接続した場合（多点接地を採
用した場合）には、ＥＳＤ等外来ノイズに対して誤動作
する可能性が増加することになる。しかし、従来のグラ
ンド接続方式では、それらに柔軟に対応することが困難
である。
【０００８】本発明は以上の点に鑑みなされたもので、
必要なときにのみＰＣＢ上のＳ．ＧをＦ．Ｇへ自動的に
接続することで、放射ノイズの増加や外来ノイズに柔軟
に対応しえるグランド接続方式を提供することを目的と
する。
必要なときにのみＰＣＢ上のＳ．ＧをＦ．Ｇへ自動的に
接続することで、放射ノイズの増加や外来ノイズに柔軟
に対応しえるグランド接続方式を提供することを目的と
する。
【０００９】
【課題を解決するための手段】本発明は上記の目的を達
成するため、プリント基板上に分離して設けられたシグ
ナルグランドとフレームグランドとの間を接続するグラ
ンド接続方式において、シグナルグランドの電位と予め
設定した所定の第１の設定電圧とを比較する比較手段
と、比較手段によりシグナルグランドの電位が第１の設
定電圧以上であるとの比較結果が得られたときに比較手
段の出力によりオンとされ、シグナルグランドの電位が
第１の設定電圧より小であるとの比較結果が得られたと
きに比較手段の出力によりオフとされる、一端がシグナ
ルグランドに接続されたスイッチング素子と、スイッチ
ング素子の他端とフレームグランドとの間に接続され、
所定の第２の設定電圧以上の入力信号を第２の設定電圧
にクリップするクリップ回路とを有し、スイッチング素
子がオンの期間はスイッチング素子及びクリップ回路を
介して、シグナルグランドとフレームグランドを接続す
る構成としたものである。
成するため、プリント基板上に分離して設けられたシグ
ナルグランドとフレームグランドとの間を接続するグラ
ンド接続方式において、シグナルグランドの電位と予め
設定した所定の第１の設定電圧とを比較する比較手段
と、比較手段によりシグナルグランドの電位が第１の設
定電圧以上であるとの比較結果が得られたときに比較手
段の出力によりオンとされ、シグナルグランドの電位が
第１の設定電圧より小であるとの比較結果が得られたと
きに比較手段の出力によりオフとされる、一端がシグナ
ルグランドに接続されたスイッチング素子と、スイッチ
ング素子の他端とフレームグランドとの間に接続され、
所定の第２の設定電圧以上の入力信号を第２の設定電圧
にクリップするクリップ回路とを有し、スイッチング素
子がオンの期間はスイッチング素子及びクリップ回路を
介して、シグナルグランドとフレームグランドを接続す
る構成としたものである。
【００１０】また、上記の目的を達成するため、本発明
は、プリント基板上に分離して設けられたシグナルグラ
ンドとフレームグランドとの間を接続するグランド接続
方式において、シグナルグランドの電位と予め設定した
所定の第１の設定電圧とを比較する比較手段と、比較手
段によりシグナルグランドの電位が第１の設定電圧以上
であるとの比較結果が得られたときに比較手段の出力に
よりオンとされ、シグナルグランドの電位が第１の設定
電圧より小であるとの比較結果が得られたときに比較手
段の出力によりオフとされる、一端がフレームグランド
に接続されたスイッチング素子と、スイッチング素子の
他端とシグナルグランドとの間に接続され、所定の第２
の設定電圧以上の入力信号を第２の設定電圧にクリップ
するクリップ回路とを有し、スイッチング素子がオンの
期間はスイッチング素子及びクリップ回路を介して、シ
グナルグランドとフレームグランドを接続する構成とし
たものである。
は、プリント基板上に分離して設けられたシグナルグラ
ンドとフレームグランドとの間を接続するグランド接続
方式において、シグナルグランドの電位と予め設定した
所定の第１の設定電圧とを比較する比較手段と、比較手
段によりシグナルグランドの電位が第１の設定電圧以上
であるとの比較結果が得られたときに比較手段の出力に
よりオンとされ、シグナルグランドの電位が第１の設定
電圧より小であるとの比較結果が得られたときに比較手
段の出力によりオフとされる、一端がフレームグランド
に接続されたスイッチング素子と、スイッチング素子の
他端とシグナルグランドとの間に接続され、所定の第２
の設定電圧以上の入力信号を第２の設定電圧にクリップ
するクリップ回路とを有し、スイッチング素子がオンの
期間はスイッチング素子及びクリップ回路を介して、シ
グナルグランドとフレームグランドを接続する構成とし
たものである。
【００１１】本発明では、シグナルグランドの電位が第
１の設定電圧より小であるとの比較結果が得られたとき
には、スイッチング素子によりシグナルグランドとフレ
ームグランドを分離し、シグナルグランドの電位が第１
の設定電圧以上であるとの比較結果が得られたときに
は、スイッチング素子及びクリップ回路を通してシグナ
ルグランドとフレームグランドを接続することができ
る。
１の設定電圧より小であるとの比較結果が得られたとき
には、スイッチング素子によりシグナルグランドとフレ
ームグランドを分離し、シグナルグランドの電位が第１
の設定電圧以上であるとの比較結果が得られたときに
は、スイッチング素子及びクリップ回路を通してシグナ
ルグランドとフレームグランドを接続することができ
る。
【００１２】ここで、上記の比較手段は、第１の設定電
圧を発生する電圧源と、シグナルグランドの電位と電圧
源からの第１の設定電圧とを比較するコンパレータとよ
りなることを特徴とする。
圧を発生する電圧源と、シグナルグランドの電位と電圧
源からの第１の設定電圧とを比較するコンパレータとよ
りなることを特徴とする。
【００１３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は本発明になるグランド接
続方式の一実施の形態の構成図を示す。同図において、
コンパレータ１１はその反転入力端子が第１の設定電圧
Ｖ１を発生する直流電圧源１８の正側端子に接続され、
また、その非反転入力端子がＰＣＢシグナルグランド
（Ｓ．Ｇ）１６に接続されている。直流電圧源１８の負
側端子はＰＣＢ上のフレームグランド（Ｆ．Ｇ）１５に
接続されており、コンパレータ１１の第１の設定電圧Ｖ
１は、Ｆ．Ｇ１５を基準に設定される。
て図面と共に説明する。図１は本発明になるグランド接
続方式の一実施の形態の構成図を示す。同図において、
コンパレータ１１はその反転入力端子が第１の設定電圧
Ｖ１を発生する直流電圧源１８の正側端子に接続され、
また、その非反転入力端子がＰＣＢシグナルグランド
（Ｓ．Ｇ）１６に接続されている。直流電圧源１８の負
側端子はＰＣＢ上のフレームグランド（Ｆ．Ｇ）１５に
接続されており、コンパレータ１１の第１の設定電圧Ｖ
１は、Ｆ．Ｇ１５を基準に設定される。
【００１４】更に、コンパレータ１１の出力端子は、ス
イッチング用のＮチャネルＭＯＳ型トランジスタ１７の
ゲートに接続されている。トランジスタ１７のドレイン
及びソースの一方はＳ．Ｇ１６に接続され、他方はダイ
オード１２及び直流電圧原１３からなるクリップ回路１
４を介してＦ．Ｇ１５に接続されている。直流電圧源１
３の正側端子はダイオード１２のカソードに接続され、
負側端子はＦ．Ｇ１５に接続されており、ダイオード１
２に対して第２の設定電圧Ｖ２を印加している。通常、
この第２の設定電圧Ｖ２は上記の第１の設定電圧Ｖ１と
同一値であるが、異なる値に設定することもできる。
イッチング用のＮチャネルＭＯＳ型トランジスタ１７の
ゲートに接続されている。トランジスタ１７のドレイン
及びソースの一方はＳ．Ｇ１６に接続され、他方はダイ
オード１２及び直流電圧原１３からなるクリップ回路１
４を介してＦ．Ｇ１５に接続されている。直流電圧源１
３の正側端子はダイオード１２のカソードに接続され、
負側端子はＦ．Ｇ１５に接続されており、ダイオード１
２に対して第２の設定電圧Ｖ２を印加している。通常、
この第２の設定電圧Ｖ２は上記の第１の設定電圧Ｖ１と
同一値であるが、異なる値に設定することもできる。
【００１５】コンパレータ１１はＦ．Ｇ１５と基板グラ
ンドであるＳ．Ｇ１６とを接続するためのトランジスタ
１７をスイッチング制御する。クリップ回路１４は、ト
ランジスタ１７がオンのときに、直流電圧源１３の直流
電圧以上のＳ．Ｇグランド電位を直流電圧源１３の直流
電圧にクリップする。
ンドであるＳ．Ｇ１６とを接続するためのトランジスタ
１７をスイッチング制御する。クリップ回路１４は、ト
ランジスタ１７がオンのときに、直流電圧源１３の直流
電圧以上のＳ．Ｇグランド電位を直流電圧源１３の直流
電圧にクリップする。
【００１６】次に、本実施の形態の動作について図２の
タイムチャートを併せ参照して説明する。コンパレータ
１１は非反転入力端子に入力される、図２（Ａ）にIで
示すＳ．Ｇ１６のグランド電位と、反転入力端子に入力
される同図（Ａ）にIIで示す所定の設定電圧Ｖ１とを比
較しており、Ｓ．Ｇ１６のグランド電位Iが設定電圧II
（Ｖ１）よりも低い期間ではコンパレータ１１はローレ
ベルの信号をトランジスタ１７のゲートに印加するの
で、トランジスタ１７は図２（Ｂ）にＡ領域で示すよう
にオフとされている。
タイムチャートを併せ参照して説明する。コンパレータ
１１は非反転入力端子に入力される、図２（Ａ）にIで
示すＳ．Ｇ１６のグランド電位と、反転入力端子に入力
される同図（Ａ）にIIで示す所定の設定電圧Ｖ１とを比
較しており、Ｓ．Ｇ１６のグランド電位Iが設定電圧II
（Ｖ１）よりも低い期間ではコンパレータ１１はローレ
ベルの信号をトランジスタ１７のゲートに印加するの
で、トランジスタ１７は図２（Ｂ）にＡ領域で示すよう
にオフとされている。
【００１７】従って、このトランジスタ１７がオフの期
間（Ａ領域）では、Ｓ．Ｇ１６とＦ．Ｇ１５とが接続さ
れることはなく、よって、ＥＳＤ等の外来ノイズがやっ
てきても、ＰＣＢ上の回路と筐体とが、Ｓ．Ｇ１６と
Ｆ．Ｇ１５とが接続されていないことで分離されている
ので、回路の誤動作を防止できる。
間（Ａ領域）では、Ｓ．Ｇ１６とＦ．Ｇ１５とが接続さ
れることはなく、よって、ＥＳＤ等の外来ノイズがやっ
てきても、ＰＣＢ上の回路と筐体とが、Ｓ．Ｇ１６と
Ｆ．Ｇ１５とが接続されていないことで分離されている
ので、回路の誤動作を防止できる。
【００１８】一方、Ｓ．Ｇ１６のグランド電位Iが設定
電圧II（Ｖ１）以上である期間では、コンパレータ１１
はハイレベルの信号をトランジスタ１７のゲートに印加
するので、トランジスタ１７は図２（Ｂ）にＢ領域で示
すようにオンとされる。
電圧II（Ｖ１）以上である期間では、コンパレータ１１
はハイレベルの信号をトランジスタ１７のゲートに印加
するので、トランジスタ１７は図２（Ｂ）にＢ領域で示
すようにオンとされる。
【００１９】従って、このトランジスタ１７がオンの期
間（Ｂ領域）では、Ｓ．Ｇ１６とＦ．Ｇ１５とがトラン
ジスタ１７及びクリップ回路１４を介して接続され、
Ｓ．Ｇ１６のグランド電位は、図２（Ｃ）にIIIで示す
ように、直流電圧源１３の電圧IV（Ｖ２）にクリップさ
れる。すなわち、IVで示す直流電圧源１３の電圧Ｖ２が
上記のコンパレータ１１の設定電圧Ｖ１と等しいとする
と、Ｓ．Ｇ１６のグランド電位が設定電圧Ｖ１（＝Ｖ
２）以上のときには、ダイオード１２がオンとなり直流
電圧源１３の電圧Ｖ２と等しくなるため、Ｓ．Ｇのグラ
ンド電位を設定電圧Ｖ１（＝Ｖ２）まで下げることがで
きる。
間（Ｂ領域）では、Ｓ．Ｇ１６とＦ．Ｇ１５とがトラン
ジスタ１７及びクリップ回路１４を介して接続され、
Ｓ．Ｇ１６のグランド電位は、図２（Ｃ）にIIIで示す
ように、直流電圧源１３の電圧IV（Ｖ２）にクリップさ
れる。すなわち、IVで示す直流電圧源１３の電圧Ｖ２が
上記のコンパレータ１１の設定電圧Ｖ１と等しいとする
と、Ｓ．Ｇ１６のグランド電位が設定電圧Ｖ１（＝Ｖ
２）以上のときには、ダイオード１２がオンとなり直流
電圧源１３の電圧Ｖ２と等しくなるため、Ｓ．Ｇのグラ
ンド電位を設定電圧Ｖ１（＝Ｖ２）まで下げることがで
きる。
【００２０】従って、この実施の形態では、Ｓ．Ｇ１６
のグランド電位が設定電圧II（Ｖ１＝Ｖ２）以上のとき
には、Ｓ．Ｇ１６とＦ．Ｇ１５とがクリップ回路１４を
介して自動的に接続されるので、Ｓ．Ｇ１６で発生した
コモンモードノイズのうち、設定電圧II（Ｖ１＝Ｖ２）
以上の分を除去でき、これにより放射ノイズを低減する
ことができる。
のグランド電位が設定電圧II（Ｖ１＝Ｖ２）以上のとき
には、Ｓ．Ｇ１６とＦ．Ｇ１５とがクリップ回路１４を
介して自動的に接続されるので、Ｓ．Ｇ１６で発生した
コモンモードノイズのうち、設定電圧II（Ｖ１＝Ｖ２）
以上の分を除去でき、これにより放射ノイズを低減する
ことができる。
【００２１】なお、この場合、通常安全接地はとられる
ので、基板のＳ．Ｇ１６をＦ．Ｇ１５へ接続することは
多点接地となるが、これによって必要最低限の間のみ多
点接地になるので、多点接地を採用した場合の欠点であ
るＥＳＤにて問題が発生する確率もかなり下げることが
できる。このような動作をする本実施の形態のグランド
接続回路をＰＣＢ上に複数設けることで、ＰＣＢ上のコ
モンモードノイズを細かく除去することができる。
ので、基板のＳ．Ｇ１６をＦ．Ｇ１５へ接続することは
多点接地となるが、これによって必要最低限の間のみ多
点接地になるので、多点接地を採用した場合の欠点であ
るＥＳＤにて問題が発生する確率もかなり下げることが
できる。このような動作をする本実施の形態のグランド
接続回路をＰＣＢ上に複数設けることで、ＰＣＢ上のコ
モンモードノイズを細かく除去することができる。
【００２２】なお、本発明は上記の実施の形態に限定さ
れるものではなく、例えばクリップ回路１４はトランジ
スタ１７とＳ．Ｇ１６の間に設け、かつ、トランジスタ
１７のクリップ回路１４に接続されていない方の端子
（ドレイン又はソース）をＦ．Ｇ１５に接続するように
してもよい。また、クリップ回路１４は図１に示したダ
イオードクリップ回路以外のトランジスタを使用した構
成でもよく、また、トランジスタ１７は他のスイッチン
グ素子でもよい。
れるものではなく、例えばクリップ回路１４はトランジ
スタ１７とＳ．Ｇ１６の間に設け、かつ、トランジスタ
１７のクリップ回路１４に接続されていない方の端子
（ドレイン又はソース）をＦ．Ｇ１５に接続するように
してもよい。また、クリップ回路１４は図１に示したダ
イオードクリップ回路以外のトランジスタを使用した構
成でもよく、また、トランジスタ１７は他のスイッチン
グ素子でもよい。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
シグナルグランドの電位が第１の設定電圧より小である
との比較結果が得られたときには、スイッチング素子に
よりシグナルグランドとフレームグランドを分離するよ
うにしたため、ＥＳＤ等の外来ノイズにＰＣＢ上の回路
が晒されても、ＰＣＢ上の回路と筐体とがシグナルグラ
ンドとフレームグランドとが接続されていないことで分
離されており、よって回路の誤動作を大幅に低減するこ
とができる。
シグナルグランドの電位が第１の設定電圧より小である
との比較結果が得られたときには、スイッチング素子に
よりシグナルグランドとフレームグランドを分離するよ
うにしたため、ＥＳＤ等の外来ノイズにＰＣＢ上の回路
が晒されても、ＰＣＢ上の回路と筐体とがシグナルグラ
ンドとフレームグランドとが接続されていないことで分
離されており、よって回路の誤動作を大幅に低減するこ
とができる。
【００２４】また、本発明によれば、シグナルグランド
の電位が第１の設定電圧以上であるとの比較結果が得ら
れたときには、スイッチング素子及びクリップ回路を通
してシグナルグランドとフレームグランドを自動的に接
続するようにしたため、ＰＣＢ上で発生するコモンモー
ドノイズをクリップ回路の第２の設定電圧まで除去で
き、これにより放射ノイズを低減することができる。
の電位が第１の設定電圧以上であるとの比較結果が得ら
れたときには、スイッチング素子及びクリップ回路を通
してシグナルグランドとフレームグランドを自動的に接
続するようにしたため、ＰＣＢ上で発生するコモンモー
ドノイズをクリップ回路の第２の設定電圧まで除去で
き、これにより放射ノイズを低減することができる。
【００２５】以上より、本発明によれば、シグナルグラ
ンドの電位とフレームグランドを基準とする第１の設定
電圧との大小比較結果に応じて、フレームグランドとシ
グナルグランドとの間の接続を適応的に分離又は接続す
ることができ、通常予測しがたい装置上に存在するノイ
ズに対して柔軟、かつ、最適なノイズ低減、回路誤動作
防止ができる。
ンドの電位とフレームグランドを基準とする第１の設定
電圧との大小比較結果に応じて、フレームグランドとシ
グナルグランドとの間の接続を適応的に分離又は接続す
ることができ、通常予測しがたい装置上に存在するノイ
ズに対して柔軟、かつ、最適なノイズ低減、回路誤動作
防止ができる。
【図１】本発明の一実施の形態の構成図である。
【図２】図１の動作説明用タイムチャートである。
【図３】従来の一例の構成図である。
１１ コンパレータ １２ ダイオード １３、１８ 直流電圧源 １４ クリップ回路 １５ ＰＣＢ上のフレームグランド（Ｆ．Ｇ） １７ ＰＣＢシグナルグランド（Ｓ．Ｇ）
Claims (4)
- 【請求項１】 プリント基板上に分離して設けられたシ
グナルグランドとフレームグランドとの間を接続するグ
ランド接続方式において、 前記シグナルグランドの電位と予め設定した所定の第１
の設定電圧とを比較する比較手段と、 前記比較手段により前記シグナルグランドの電位が前記
第１の設定電圧以上であるとの比較結果が得られたとき
に該比較手段の出力によりオンとされ、前記シグナルグ
ランドの電位が前記第１の設定電圧より小であるとの比
較結果が得られたときに該比較手段の出力によりオフと
される、一端が前記シグナルグランドに接続されたスイ
ッチング素子と、 前記スイッチング素子の他端と前記フレームグランドと
の間に接続され、所定の第２の設定電圧以上の入力信号
を該第２の設定電圧にクリップするクリップ回路とを有
し、前記スイッチング素子がオンの期間は前記スイッチ
ング素子及びクリップ回路を介して、前記シグナルグラ
ンドと前記フレームグランドを接続することを特徴とす
るグランド接続方式。 - 【請求項２】 前記比較手段は、前記第１の設定電圧を
発生する電圧源と、前記シグナルグランドの電位と該電
圧源からの該第１の設定電圧とを比較するコンパレータ
とよりなることを特徴とする請求項１記載のグランド接
続方式。 - 【請求項３】 プリント基板上に分離して設けられたシ
グナルグランドとフレームグランドとの間を接続するグ
ランド接続方式において、 前記シグナルグランドの電位と予め設定した所定の第１
の設定電圧とを比較する比較手段と、 前記比較手段により前記シグナルグランドの電位が前記
第１の設定電圧以上であるとの比較結果が得られたとき
に該比較手段の出力によりオンとされ、前記シグナルグ
ランドの電位が前記第１の設定電圧より小であるとの比
較結果が得られたときに該比較手段の出力によりオフと
される、一端が前記フレームグランドに接続されたスイ
ッチング素子と、 前記スイッチング素子の他端と前記シグナルグランドと
の間に接続され、所定の第２の設定電圧以上の入力信号
を該第２の設定電圧にクリップするクリップ回路とを有
し、前記スイッチング素子がオンの期間は前記スイッチ
ング素子及びクリップ回路を介して、前記シグナルグラ
ンドと前記フレームグランドを接続することを特徴とす
るグランド接続方式。 - 【請求項４】 前記比較手段は、前記第１の設定電圧を
発生する電圧源と、前記シグナルグランドの電位と該電
圧源からの該第１の設定電圧とを比較するコンパレータ
とよりなることを特徴とする請求項３記載のグランド接
続方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000328367A JP3617442B2 (ja) | 2000-10-27 | 2000-10-27 | グランド接続方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000328367A JP3617442B2 (ja) | 2000-10-27 | 2000-10-27 | グランド接続方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134988A true JP2002134988A (ja) | 2002-05-10 |
| JP3617442B2 JP3617442B2 (ja) | 2005-02-02 |
Family
ID=18805227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000328367A Expired - Fee Related JP3617442B2 (ja) | 2000-10-27 | 2000-10-27 | グランド接続方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3617442B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7295083B2 (en) | 2004-03-17 | 2007-11-13 | Mitsubishi Denki Kabushiki Kaisha | Structure for electromagnetically shielding a substrate |
| JP2007323050A (ja) * | 2006-06-05 | 2007-12-13 | Samsung Electronics Co Ltd | 駆動装置およびこれを含む液晶表示装置 |
| WO2009037749A1 (ja) * | 2007-09-19 | 2009-03-26 | Pioneer Corporation | 電子回路のグランド切替装置 |
| CN105353178A (zh) * | 2015-12-07 | 2016-02-24 | 国家电网公司 | 一种特高压主变局部放电试验用单点可移动接地装置 |
-
2000
- 2000-10-27 JP JP2000328367A patent/JP3617442B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7295083B2 (en) | 2004-03-17 | 2007-11-13 | Mitsubishi Denki Kabushiki Kaisha | Structure for electromagnetically shielding a substrate |
| JP2007323050A (ja) * | 2006-06-05 | 2007-12-13 | Samsung Electronics Co Ltd | 駆動装置およびこれを含む液晶表示装置 |
| WO2009037749A1 (ja) * | 2007-09-19 | 2009-03-26 | Pioneer Corporation | 電子回路のグランド切替装置 |
| CN105353178A (zh) * | 2015-12-07 | 2016-02-24 | 国家电网公司 | 一种特高压主变局部放电试验用单点可移动接地装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3617442B2 (ja) | 2005-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5734208A (en) | Dynamic termination for signal buses going to a connector | |
| EP1026827B1 (en) | Apparatus and method for proctecting a circuit during hot plugging | |
| US7126801B2 (en) | Polarity protection implemented with a MOSFET | |
| US6285092B1 (en) | Cable apparatus | |
| JP3617442B2 (ja) | グランド接続方式 | |
| JP3262070B2 (ja) | 出力バッファ | |
| JP2009159121A (ja) | 電子回路装置、回路システム、集積回路装置および電子機器 | |
| US8004854B2 (en) | Electrical noise protection | |
| KR0150118B1 (ko) | 컴퓨터와 주변기기 접속시의 서지 노이즈 방지 장치 | |
| US7576597B2 (en) | Electronic device and related method for performing compensation operation on electronic element | |
| US6553499B1 (en) | Low power circuit for waking from a sleep mode by using a remote power-on signal | |
| US20060072274A1 (en) | Method of controlling surge current in fan modules and apparatus thereof | |
| EP0647944A2 (en) | Output circuit for multibit-outputting memory circuit | |
| JP4149151B2 (ja) | 入出力バッファ回路 | |
| JP3204118B2 (ja) | Ｃｍｏｓ集積回路の内部保護回路 | |
| US20160365853A1 (en) | Electromechanical switch via wiring connector | |
| US20160187913A1 (en) | Power supply system | |
| JPH08317551A (ja) | 突入電流防止回路 | |
| KR19980056415A (ko) | 커패시터를 이용한 알터네이터 노이즈 저감장치 | |
| US20090122451A1 (en) | Esd protection circuit device | |
| EP3654530A1 (en) | Low voltage drop rectifier | |
| JP2023102646A (ja) | 電気機器及び車載システム | |
| US20060012936A1 (en) | Electronic apparatus | |
| US7683655B2 (en) | Integrated circuit | |
| US7170729B2 (en) | Semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041101 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |