JPS58501354A - 最小の電力損失を有する誘導性負荷ドライバ保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 最小の電力損失を有する誘導性負荷 ドライバ保繰回路 発明の背景 本発明は、電流又は電力制限回路に関するものであシ。

更に具体的に云うと例えば所定の平均電力量を必要とする誘導性負荷を駆動する ための自己保強開山回路に関する。

種々の機能を行うために、いろいろな種類の団体の個別的電流又は電力制限回路 が技術上周知となっている。

そのような回路は一般的には少なくとも負荷を動作させるだめの最少量の電力を 供給しなければならないが、負荷又は回路自体又はその両方を保護するための最 大量の電力以上の電力を浪費させてはならない。これらの回路の一部は複雑であ り、その他の回路は少なくとも一部の動作状態においては大量の電力を消費させ ることを必要とする高価な個別的パワートランジスタを用いる必要がある。通常 そのようなパワートランジスタは、トランジスタを安全動作域にとどめておく高 価で大きなヒートシンクを具えていなければならない。

多くの親代の応用例においては９価格および信頼性の点を考慮するので誘導性負 荷は例えはモノリシック集積回路によって駆動されることが所望される。また、 そのような回路はそれが占める空間が狭く、対応する個別的回路はどの重さがな い。またそのような回路は最少量の熱を発生させることが望ましい。誘導性負荷 はしばしば数アンペアの電流を必要とするので、ドライバ回路は従来から出力パ ワートランジスタを必要としてきた。残念ながら効率的なパワートランジスタを モノリシック集積回路の形で作ることはむつかしく、また集積回路トランジスタ から効果的に熱放散する（ｈ−ａｉ　５ｉｎｋ）　することもむつかしい。従っ て、集積回路は従来から最終段負荷駆動デバイスを含んでいない。先゛行技術回 路は、第１図に示されてあシ、下記に更に詳しく説明する。

発明の要約 本発明の１つの目的は、大量の平均電力を電気負荷に供給可能で、モノリシック 集積回路の形式で具体化するのに適した簡単で安価な回路を提供することである 。

本発明のもう１つの目的は、更に誘導性負荷を付勢し。

しかも、電流の制限された条件下でも極く僅かな電力消費しか必要としないドラ イバ回路を提供することである。

本発明の更にもう１つの目的は、大量の平均電力を誘導性負荷に供給するための 簡単で安価な自己保護モノリシック集積回路を提供することである。

簡単に云うと１本発明の１実施例は、誘導性負荷に接続するように適合された主 電極および電流センサに接続されたもう１つの主電極を有する誘導性負荷ドライ バトランジスタを利用している。ドライバトランジスタ用の制御回路社９時間遅 延回路の出方端子に接続された制御端子およびドライバトランジスタの制御電極 に接続された出力端子を有する。

先ず最初に、制御回路がドライバトランジスタを飽和させ９次にこのトランジス タが回路径路（ＰａｔＡ）を完成させて、誘導性負荷を通る電流もまた電流セン サを通って流れることができるようにする。センサを通る電流の誘導的に制御さ れた立上り時間は比較器ヲトリガする電圧を与え７時間遅延回路をして制御回路 を使用可能にさせドライバトランジスタを非導通状態にする。時間遅延回路は、 所定の遅延後に制御回路が再びドライバトランジスタを飽和させることができる ようにする。従って、ドライバトランジスタは飽和又はカットオフにおいて動作 し、そこで消費される電力量を最少にする。

図面の簡単な説明 第１図は、誘導性負荷に対する先行技術電流制限ドライバ回路の部分概略ブロッ ク図である。

第２図は、第１図の回路動作を説明する電流対時間のグラフである。

第３図は２本発明の１実施例の誘導性負荷に対する電力消費制限ドライバ回路の 部分概略ブロック図である。

第４図は、第５図の回路の動作を説明する電、流対時間のグラフである。

先行技術の説明 第１図は、大量の電力を消費するトランジスタ１２を必要とする先行技術の電流 又は電力制限回路１０の回路図であるが、このトランジスタ１２け非常に大量の 電力を消費させるので一部の、応用例においてはモノリシック形式として具える ことが不可能である。従って９回路１０の全部又は一部は個別的な形で具えられ なければならない。回路１０は正電源又はＶ。。導線１４および負又は接地電源 溝ｆＩｊ１６を含む。定電流源１８は正電源導線１４と保護出力トランジスタ１ ２はノード２０に接続されたペース電極、ノード２２に接続されたエミッタ電極 および誘導性負荷２６の端子２４に接続されたコレクタ電極を含む。誘導性負荷 ２６の端子６０は電源導線１４に接続されている。保護トランジスタ３２はノー ド２２に接続されたペース電極、導線１６に接続されたエミッタ電極およびノー ド２０に接続されたコレクタ電極を含む。電流検出抵抗６４はノード２２と導線 １６の間に接続されている。

外部オーバーライディング制御回路６６はノード２０に接続されている。回路３ ６ハ簡略化するために機械的スイッチ６８ヲ含むものとして示されているが５回 路５６は周知の方法によって固体形で実現することができる。

スイッチ６８は極４０．大地電位を受けとるために接続されている端子４２．お よびノード２ｏに接続されたもう１つの端子４４を有する。スイッチ３８は正常 な動作期間中には開閉する。スイッチ３８は閉じると電流源１８からの電流’ｔ ”接地してトランジスタ１２を非導通状態にする。

第１図に示すようにスイッチ６８が開いている場合の回路１０の動作を第２図に 示してあシ、この第２図は。

時間を示す横軸と電流を示す縦軸を含む。時間ｔ０において、電流源１８は電流 をノード２０に供給してトランジスタ１２　を導通状態にする。この結果、電流 はトランジスを通って引き出される。トランジスタ１２のエミッタ電流は電流検 出抵抗３４を通過する。インダクタ２６．トランジスタ１２および抵抗３４を含 む直列回路を通る電流の量ハ、インダクタ２６のインダクタンスおよびインダク タ２６　を含む導線１４および１６間の直列パスの抵抗によって決められる時定 数に従って指数的に増加する。スイッチ３８が図示されている位置にとどまって いると仮定すると、十分な電圧が抵抗６４両端に生じて保護トランジスタ３２を 導通状態にする。この指数的増加は第２図の波形４０の部分３９によシ示されて いる。コイル２６ヲ流れる電流の量は、もしトランジスタ６２が回路に含まれて いないと、破ｍ４６によって示されているように縦＠３８上に示されているＩＭ ＡＸの値に達するまで増加しつづける。ＪＭＡＸ　ＩＩＥ流レベルの大きさは、 インダクタ２６の抵抗値、トランジスタ１２の飽和抵抗値、抵抗３４の抵抗値の 大きさを加算したものに等しい量によって電圧量Ｖ、ＩＯを割算した商によって 決定される。

時間ＴＩにおいて、抵抗３４を流れる電流は点４４によって示されている量ＩＬ □Ｍ□７に達する。抵抗３４両端の／ＬｒＭ□７に対応する電圧はトランジスタ ３２を導通状態にし、これはトランジスタ１２に対するペースドライブの一部を 分路シて、トランジスタ１２がコイル２６および抵抗３４を流れる電流をＩＬ□ 、□７に制限できるようにする。

トランジスタ１２によシ消費される電力は、そのコレクタおよびエミッタ間の電 圧’ｃｇ　とそこを流れる電流Ｉ。

を乗算したものに等しい。電流制限期間中のトランジスタ１２両端の電圧は、Ｖ ｏｏからインダクタ２６両端の電圧および抵抗３４両端の電圧を減算したものに 等しい。

従ってトランジスタ１２両端の電圧量は大きくすることができる。更に、トラン ジスタ１２を流れる負荷電流もまた大きな量（振幅）をもつことができる。従っ てそのような応用例においては、トランジスタ１２は大きくて高価なヒートシン クを具えていなければならない高価な個別的パワートランジスタであることが要 求される。従って９回路１０は望ましくない価格となり、モノリシック集積回路 形式で用意するのには適していない。という訳は、トランジスタをモノリシック 集積回路の形で裏作し熱放散させることが困難であるからである。また、トラン ジスタ１２は電流制限モードにある場合には望ましいことではないが過剰の熱量 となる程の量の熱を消費する。この熱は、最終的にはトランジスタ１２を破壊す る可能性がある。

好ましい実施例の詳細説明 第１図は、本発明の好ましい実施例によ名調祭器回路５０　の部分略ブロック図 である。回路５０は個別的又はモノリシック集積回路の形で具えることができる 。回路５０は正電源導線５２および負又は接地電源導線５４を含む。外部誘導性 負荷５６．保護ドライバトランジスタ５８のコレクターエミッタ径路および電流 検出抵抗、６０は導線５２と５４の間に直列に接続されている。定１１Ｒ源６２ は導線５２に接続された入力端子およびスイッチ７０の入力端子６８に接続され た出力端子６６を有する。スイッチ７０および電流源６２はドライバトランジス タ５８のための制御回路を形成する。

比較器７２は基準電圧Ｖ８□８、を受けとるように適合された非反転入力端子７ ４．ノード７８に接続された反転入力端子７６、および出力端子８０ヲ含む。基 準電圧は当業者に周知の多数の回路のうちの任意の１つによって与えることがで きる。ノード７８はトランジスタ５８のエミッタ又は１つの主電極および電流検 出抵抗６００１つの端子の間に接続されている。時間遅延回路８２ＩＩ′ｉ比較 器７２の出力端子８０に接続された入力端子８４およびスイッチ７０の制御端子 ８７に接続された出力端子８６　′ｆｉｒＯ有する。

オーバーライド外部制御回路８９は、ノード６８に接続された端子９３．極９５ ．および接地電位を受けとるために接続されたもう１つの端子９７を有するスイ ッチ９１を含む。スイッチ９１は正常な動作期間中は交互に開閉する。スイッチ ９１は閉じると電流源６２からの電流を接地させてトランジスタ５８を非導通状 態にする。出力トランジスタ５８のベース電極および接地又は基準電位導線はそ れぞれスイッチ７０の端子９０および９２に接続されている。スイッチ７０およ び９１は説明のため機械的な形式で図示しであるが、これらのスイッチは周知の 方法によって固体の形式で実現することができる。

第４図の波形は、第３図に示すようにスイッチ９１が開いている状態にある場合 の回路５０の動作を示す。グラフ１００は時間を示す横軸１０２と電流量を示す 縦軸１０４を含む。時間Ｔ０において電力が導線５２および５４に印加される。

最初に時間遅延回路８２は通常の場合には端子８６において第１制御信号を与え 、この信号は、スイッチ７０が端子６８を端子９０に接続させている極８８によ シ示されている位置になるようにする。この結果、電流源６２からの電流はトラ ンジスタ５８を導通状態にして、導！　５２からインダクタ５６．トランジスタ ５８のコレクターエミッタ径路、電流検出抵抗６ｏを通って導線５４に至る回路 径路を完成させる。この径路を流れる電流量線、第４図に示しであるグラフ１０ ０の部分１０６によって示されているように時間とともに指数的に増加する。こ の電流量性縦軸１０４上に示されている値ＩＭＡｘに向って指数的に増加する。

ＩＭＡｘの値は、導線５２と５４の間の電源電圧の大きさを、誘導性負荷５６の 抵抗値、トランジスタ５Ｂの飽和抵抗値および検出抵抗６０の抵抗値の大きさに よって除算した商によって決定される。周知の構成のものとすることができる電 源６２は、極８８が端子９０と接触スタ５８を飽和させるのに十分なドライブ、 を与えるように設計されている。ＴｏとＴＩの間の立上り時間の接続期間は、ス イッチ９１が図示の位置にとどまっていると仮定すると、十分な平均エネルギー を負荷５６に印加してその動作を促進するのに十分な長さになる。

電流量が検出抵抗６０を介して指数的に増加するにつれて、検出抵抗両端の電圧 もまた指数的に大きくなる。

時間ｔ、において、縦軸１０４上のｈＸＭＸＴに対応する検出抵抗６０両端の電 圧の大きさは、比較器７２の端子７４に印加される基準電圧の大きさを上回る。

この状態に応答して、比較器７２の出力端子８０における電圧レベルは突然変化 してトリガ信号を与える。この変化した信号レベル又はトリガ信号によシ時間遅 延回路８２は第２制御信号管スイッチ７０の制御端子に印加する。この結果、ス イチ７０の極８８は作動（ａｃｔｉνａｔｅ）されて端子９２と接触し、電流源 ６２によシ供給されるトランジスタ５８用ドライブ電流管分路し接地する。この 結果、トランジスタ５８は突然に非導通状態になり、グラフ１００の一部分１１ ０によって示されるように誘導性負荷５２を流れる電流は止まる。

時間ｔ１において、抵抗６０両端の電圧の大きさは端子７４におけるしきい値レ ベルを通過して急速に零にまで降下し、それによシ比較器７２の出力を変化させ てその初期レベルに戻す。しかし、単安定マルチノ（イブレータである時間遅延 回路８２は比較器８０の出力におけるトリガ信号の初期遷移に応答して第２制御 信号を与え、この信号社制御端子８７に印加され、軸１０２に沿って示されてい る所定時間量ＴＤの間スイッチ７０の極８８を連続的に端子９２に接触させたま まにする。ＴＤは誘導性負荷５６に蓄積されたエネルギーを散逸させるのに十分 な長さである。

時間ｔ、において１時間遅延回路８２はその端子８６における第２制御出力信号 レベルを変化させてその初期の又は正常な振幅Ｃｎｈａｇｎｉｔμｄｇ）に戻し て再び第１制御信号を与え、この信号はスイッチ８０の極８８が再び端子９０に 接触できるようにする　この結果、インダクタ５６を流れる電流量は、再びＩＬ ＸＭＸＴに達するまでグラフ１００の一部分１１４によって示されている指数的 方法で再び増加する。

従って２回路５０は自走マルチバイブレータと同じ動作をする。ドライブ電流は 保護トランジスタ５８への接続と保護トランジスタ５８からの断路を交互に行う ので。

トランジスタ５８は飽和状態にあるか又は非導通状態にある。回路５０の動作周 波、数は、・誘導性負荷５６．端子７４におけるしきい値電圧および時間遅延回 路８２を含む直列回路径路の時定数に依存する。回路５０は所定の平均電力量を 必要とする無効負荷を駆動させるのに有用である。永久磁石回転子を有するブラ シレス電動機の固定子コイルなどの誘導性負荷が自動車の燃料ポンプドライバに 用いられている。これらのコイルのインダクタンスは。

十分な平均電力量を時間Ｔ０と１１の間に供給することを可能とする十分に長い 時定数を与えるのに十分な大きさである。この応用例においては、ＩＬ□、□Ｔ は約８アンペア。

動作周波数は約１キロヘルツである。

上述したのは、パワートランジスタ５８が電流制限動作モード期間中でも飽和又 はカットオフ状態のいずれか１つの状態においてのみ動作するのでパワートラン ジスタ５８の最小電力消費を与える回路である。トランジスタが飽和されると、 その両端に生じる電圧はごく僅かであり、トランジスタ５８がカットオフされる と、そこを流れる電流はごく僅かである。従って、トランジスタ５８のコレクタ ーエミッタ電圧とそのエミッタ電流との積であるトランジスタ５８によ少消費さ れる電力は僅かである。従って回路５０は、保謙トランジスタ５８が必要とする 電力消費を回路１０に比べて減少させ、それによシトランジスタ５８がインダク タ５６以外の回路５０のその他の成分とともにモノリシック集積形式で提供でき るようにする。その代−ｂｂの方法として、トランジスタ５Ｂをよシ少ない熱放 散を必要とするよシ小さい、より安価なトランジスタとして、もし個別的形式と して提供した場合には誘導性負荷に対して同じ平均電力を供給することもできる 。モノリシック集積回路は一般的に対応する間の要件もゆるくなシ、信頼性は高 くなっている。回路５０は市販される自動車に応用する場合に有用なことが見出 されている。

補正書の翻訳文提出書（特許法第１８４条７の第１項）昭和５８年４月２０呵刈 特許庁長官　若　杉　和　夫　殿 １、特許出願の表示 国際出願番号　ＰＣＴ／ＵＳＢ２１００９９９２発明の名称 最小の電力損失金有する誘導性負荷ドライバ保ｔｌａｆｆｉｔ＆特許出願人 住　所　アメリカ合衆国イリノイ州６０１９６．シャンバーブ。

イースト・アルゴンフィン・ロード、１３０３番名　称　モトローラ・インコー ホレーテッド代表者　ラウナー、ビン七ント　ジエイ国　籍　アメリカ合衆国 ４、代理人 住　所　東京都豊島区南長崎２丁目５番２号１９８２年１０月１日 ＆添付書類の目録 請求の範囲 １．（補正）第１および第２１１流導通電極および制御電極を有し、前記第１電 流導通電極を負荷に結合させるトランジスタと。

前記第２を流導通電極と第１基準電圧との間に結合され、検出された電圧を有す る電流検出手段と。

バイアス電圧を受けとるように適合された第１人力。

前記電流検出手段に結合された第２人力、および前記バイアス電圧より低い前記 検出された電圧管表わす第１状態と前記バイアス電圧よシ高い前記検出電圧を表 わす第２状態とを有する出力を有する比較器手段と。

前記比較器手段の前記出力に応答する制御端子を有し。

前記制御電極に結合された出力を有し、前記比較器手段の前記出力が前記第１状 態にある場合には前記トランジスタを非導通状態にし、−前記比較器手段の前記 出力が前記第２状態にある場合には前記トランジスタを導通状態にする制御回路 手段と。

前記比較器手段の前記出力と前記制御回路手段との間に結合され、前記比較器手 段の前記出力において前記第２状態から前記第１状態への遷移が行われ友後の所 定の期間トランジスタを使用禁止にする時間遅延手段とを含む。

誘導性負荷への電流を制限するための回路。

Ｚ（補正）前記電流検出手段は抵抗手段を含む請求の範囲第１項の回路。

五（補正）前記制御回路手段は。

電流源手段と。

前記電流源手段に接続された入力端子、前記トランジスタの前記制御電極に接続 された第１出力端子、第２基準電圧を受けとるように適合された第２出力端子、 および前記時間遅延手段の前記出力端子に結合された制御端子を有するスイッチ 手段とを含む 請求の範囲第１項の回路。

４、（補正）前記トランジスタは、ＮＰＮトランジスタ。

第１電流導通電極であるコレクタ管含み、前記コレクタは、前記誘導性負荷によ って第６基準電圧に結合されており、前記誘導性負荷が前記検出された電圧の立 上シ時間を制御する請求の範囲第１項の回路。

Claims (1)

【特許請求の範囲】
1. １．保護トランジスタに結合された信号検出手段と。 前記信号検出手段に結合され、そこにおいて振幅の増大した信“号を発生させる °振幅増大信号発生手段と。 前記信号検出手段に結合され、しきい値レベルと交差する前記振幅増大信号に応 答してトリガ信号を与える比較器手段と。 前記比較器手段に結合され９通常の場合には第１制御信号を与え、前記トリガ信 号に応答して第２制御信号を与える時間遅延手段と。 前記時間遅延手段と保護トランジスタの間で結合され。 前記時間遅延手段からの前記制御信号に応答して前記保護トランジスタを選択的 に飽和状態又は非導通状態になし消費される電力を最少にする保護トランジスタ 制御手段と、を組合せて具える 保護トランジスタによって消費される電力量を最少にするだめの電力損制限回路 。 電流源手段と。 前記ｔｒ、光源手段を保護トランジスタの制御電極と選択的に結合させ、前記時 間遅延手段に結合された制御端子を鳴し、前記時間遅延手段からの前記制御信号 に応答して前記電流源を保護トランジスタの制御電極に結合させることと前記電 流源手段を保護トランジスタの前記制御電極から切離すこととを交互に行うスイ ッチ手段と、を含む 請求の範囲第１項の電力損制限回路。 ３、第１および第２主電極と制御電極とを有し、前記第１主電極が誘導性負荷に 接続されるように適合されているドライバトランジスタと。 前記ドライバトランジスタの前記第２主電極に接続された電流検出手段と。 よび前記電流検出手段に結合された第２入力端子を有し。 基準信号の振幅より小さい振幅を有する前記電流検出手段からの信号に応答して その出力端子において第１出力信号を与え、基準信号の振幅よシ大きい前記電流 検出手段からの前記信号の振幅に応答してその前記出力端子において第２出力信 号を与える比較器手段と。 入力および出力端子を有し、前記時間遅延手段の前記入力端子は前記比較器手段 の前記出力端子に接続されてお月前記第２出力信号に応答して所軍の期間制御信 号を与える時間遅延手段と。 前記時間遅延手段の前記出力端子に接続された制御端子および前記ドライバトラ ンジスタの前記制御電極に接続された出力端子とを有し、前記時間遅延回路から の前記制御信号に応答し前記しきい値に交差する前記電流検出手段からの前記信 号に応答して所定の時間の間前記ドライバトランジスタを非導通状態にしその他 の時間の間は前記ドライバトランジスタを飽和状態にする制御回路手段とを組合 わせて含む。 外部誘導性負荷を駆動゛させるためモノリシック集積回路の形式で提供されるの に適したドライバ回路。 ４、前記電流検出手段は抵抗手段を含む請求の範囲第３項のドライバ回路。 ５、前記制御回路手段は。 前記電流源手段に接続された入力端子、前記ドライバトランジスタの前記制御電 極に接続された１出力端子。 基準電位を受けとるために接続された更にもう１つの出力端子、および前記時間 遅延手段の前記出力端子に接続された制御端子全崩するスイッチ手段とを組合わ せて含む 請求の範囲第６項のドライバ回路。 ６、前記ドライバトランジスタは、前記第１主電極に対応するコレクタ電極、前 記第２主電極に対応するエミッタ電極、および前記制御電極に対応するベース電 極とを含み。 前記ドライバトランジスタの前記コレクタ電極は、前記誘導性負荷を介して電源 導線に接続されており、前記誘導性負荷が前記電流検出手段両端の信号の振幅の 立上り時間を制御し、十分な平均エネルギーが前記誘導性負荷に供給され、他方 前記ドライバトランジスタが導通して前記誘導性負荷を動作させるように導通す る。 請求の範囲第３項のドライバ回路。