JPH0317470Y2 - - Google Patents
Info
- Publication number
- JPH0317470Y2 JPH0317470Y2 JP9312484U JP9312484U JPH0317470Y2 JP H0317470 Y2 JPH0317470 Y2 JP H0317470Y2 JP 9312484 U JP9312484 U JP 9312484U JP 9312484 U JP9312484 U JP 9312484U JP H0317470 Y2 JPH0317470 Y2 JP H0317470Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- turned
- load
- resistor
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Protection Of Static Devices (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本考案は、負荷がシヨートしたときにシヨート
電流を最小に抑え、パワートランジスタ等の破壊
を未然に防止するシヨート保護付負荷駆動回路に
関する。
電流を最小に抑え、パワートランジスタ等の破壊
を未然に防止するシヨート保護付負荷駆動回路に
関する。
従来の技術
自動車用制御機器において、自動車のボデーを
アースとする負荷は比較的長い被覆ワイヤを介し
て負荷駆動回路とつながつており、このワイヤの
被覆が傷つく等してシヨートが発生すると、大電
流が流れ、負荷駆動回路内のパワートランジスタ
等が破壊する虞がある。その為に従来より負荷駆
動回路にはシヨート保護手段が設けられている。
アースとする負荷は比較的長い被覆ワイヤを介し
て負荷駆動回路とつながつており、このワイヤの
被覆が傷つく等してシヨートが発生すると、大電
流が流れ、負荷駆動回路内のパワートランジスタ
等が破壊する虞がある。その為に従来より負荷駆
動回路にはシヨート保護手段が設けられている。
第２図は従来のシヨート保護付負荷駆動回路の
電気回路図である。トランジスタTR1のベースに
起動信号を加えてオンさせると、パワートランジ
スタTR2がオンし、電源＋Ｂ（Vcc）からパワート
ランジスタTR2、抵抗R1、端子Ｔ、被覆ワイヤ
WRを介して負荷RDに負荷電流が供給される。
被覆ワイヤWRの被覆が傷付く等して負荷がシヨ
ートすると、電源＋Ｂと負荷RDに直列に接続さ
れた抵抗R2，R3の接続点ａの電位Vaが低下する
のでトランジスタTR3がオンし、これによりパワ
ートランジスタTR2のベース電位が上昇し、パワ
ートランジスタTR2はオフする。従つて、シヨー
ト電流は最小に抑えられ、パワートランジスタ
TR2の破損等が防止される。
電気回路図である。トランジスタTR1のベースに
起動信号を加えてオンさせると、パワートランジ
スタTR2がオンし、電源＋Ｂ（Vcc）からパワート
ランジスタTR2、抵抗R1、端子Ｔ、被覆ワイヤ
WRを介して負荷RDに負荷電流が供給される。
被覆ワイヤWRの被覆が傷付く等して負荷がシヨ
ートすると、電源＋Ｂと負荷RDに直列に接続さ
れた抵抗R2，R3の接続点ａの電位Vaが低下する
のでトランジスタTR3がオンし、これによりパワ
ートランジスタTR2のベース電位が上昇し、パワ
ートランジスタTR2はオフする。従つて、シヨー
ト電流は最小に抑えられ、パワートランジスタ
TR2の破損等が防止される。
ところで、第２図の回路で負荷駆動時にトラン
ジスタTR1をオフさせると、パワートランジスタ
TR2がオフし負荷RDに負荷電流が流れなくなる
ので、トランジスタTR3のベース電流が負荷RD
に流れ込んでトランジスタTR3がオンしてしま
い、このトランジスタTR3のオン状態は抵抗R2，
R3（これはKΩオーダの抵抗値を有する）に電流
が流れている間継続する。従つて、トランジスタ
TR1を再びオンしても、トランジスタTR3がオン
している結果、パワートランジスタTR2をオンさ
せることができない。この為、第２図の負荷駆動
回路は、イグニツシヨンスイツチのオン時に電源
＋Ｂが供給され、その後トランジスタTR1がオン
され、以後イグニツシヨンスイツチがオフされる
まではトランジスタTR1がオフされないような負
荷、例えばメインリレー等の如く電源投入後に一
度も非通電にならない負荷を駆動する場合にその
使用が制限され、電源＋Ｂが供給されている期間
にオン、オフ制御される負荷には適用できなかつ
た。
ジスタTR1をオフさせると、パワートランジスタ
TR2がオフし負荷RDに負荷電流が流れなくなる
ので、トランジスタTR3のベース電流が負荷RD
に流れ込んでトランジスタTR3がオンしてしま
い、このトランジスタTR3のオン状態は抵抗R2，
R3（これはKΩオーダの抵抗値を有する）に電流
が流れている間継続する。従つて、トランジスタ
TR1を再びオンしても、トランジスタTR3がオン
している結果、パワートランジスタTR2をオンさ
せることができない。この為、第２図の負荷駆動
回路は、イグニツシヨンスイツチのオン時に電源
＋Ｂが供給され、その後トランジスタTR1がオン
され、以後イグニツシヨンスイツチがオフされる
まではトランジスタTR1がオフされないような負
荷、例えばメインリレー等の如く電源投入後に一
度も非通電にならない負荷を駆動する場合にその
使用が制限され、電源＋Ｂが供給されている期間
にオン、オフ制御される負荷には適用できなかつ
た。
考案が解決しようとする問題点
本考案はこのような従来の問題点を解決したも
ので、その目的は、オン・オフ制御の必要な負荷
に適用可能なシヨート保護付負荷駆動回路を提供
することにある。
ので、その目的は、オン・オフ制御の必要な負荷
に適用可能なシヨート保護付負荷駆動回路を提供
することにある。
問題点を解決するための手段
一般に、負荷が非導通のときにはシヨート検出
は必要がない。従つて、非導通時にトランジスタ
TR3が誤動作しないような回路構成とすれば上記
問題点は解決される。そこで、本考案では、シヨ
ート保護付負荷駆動回路を、起動信号によりオ
ン・オフされる第１のトランジスタと、該第１の
トランジスタがオンすることによりオンし電源か
ら負荷に負荷電流を供給する第２のトランジスタ
と、前記電源と負荷との間に直列に接続された第
１、第２、第３の抵抗から成る直列回路と、該直
列回路の第１、第２の抵抗の接続点にベースが接
続されコレクタとエミツタが前記第２のトランジ
スタのベースと前記電源に接続された第３のトラ
ンジスタと、アノードが前記電源と前記第１のト
ランジスタの主電流入力端子に接続されカソード
が前記直列回路の第２、第３の抵抗の接続点に接
続されたダイオードとで構成する。
は必要がない。従つて、非導通時にトランジスタ
TR3が誤動作しないような回路構成とすれば上記
問題点は解決される。そこで、本考案では、シヨ
ート保護付負荷駆動回路を、起動信号によりオ
ン・オフされる第１のトランジスタと、該第１の
トランジスタがオンすることによりオンし電源か
ら負荷に負荷電流を供給する第２のトランジスタ
と、前記電源と負荷との間に直列に接続された第
１、第２、第３の抵抗から成る直列回路と、該直
列回路の第１、第２の抵抗の接続点にベースが接
続されコレクタとエミツタが前記第２のトランジ
スタのベースと前記電源に接続された第３のトラ
ンジスタと、アノードが前記電源と前記第１のト
ランジスタの主電流入力端子に接続されカソード
が前記直列回路の第２、第３の抵抗の接続点に接
続されたダイオードとで構成する。
作 用
第１のトランジスタをオンすると、第２のトラ
ンジスタがオンし、該第２のトランジスタを介し
て電源から負荷に負荷電流が供給される。負荷電
流が所定値以下のとき、つまりシヨートしていな
いとき第１、第２の抵抗の接続点の電位と電源電
位との差は小さいので第３のトランジスタはオン
しない。シヨートが発生し、負荷電流が増大する
と、第１、第２の抵抗の接続点の電位は低下し、
第３のトランジスタはオンする。これにより第２
のトランジスタがオフし、負荷電流が最小に抑え
られる。一方、第１のトランジスタをオフさせる
と、ダイオードが導通状態となり、電源からダイ
オード、第３の抵抗を介して微弱な電流が負荷に
流れ、その結果第１、第２の抵抗の接続点の電位
が上昇して第３のトランジスタを強制的にオフ状
態に維持させる。従つて、第１のトランジスタを
再びオンさせた場合、第３のトランジスタがオフ
しているので、第２のトランジスタをオンさせる
ことができる。
ンジスタがオンし、該第２のトランジスタを介し
て電源から負荷に負荷電流が供給される。負荷電
流が所定値以下のとき、つまりシヨートしていな
いとき第１、第２の抵抗の接続点の電位と電源電
位との差は小さいので第３のトランジスタはオン
しない。シヨートが発生し、負荷電流が増大する
と、第１、第２の抵抗の接続点の電位は低下し、
第３のトランジスタはオンする。これにより第２
のトランジスタがオフし、負荷電流が最小に抑え
られる。一方、第１のトランジスタをオフさせる
と、ダイオードが導通状態となり、電源からダイ
オード、第３の抵抗を介して微弱な電流が負荷に
流れ、その結果第１、第２の抵抗の接続点の電位
が上昇して第３のトランジスタを強制的にオフ状
態に維持させる。従つて、第１のトランジスタを
再びオンさせた場合、第３のトランジスタがオフ
しているので、第２のトランジスタをオンさせる
ことができる。
実施例
第１図は本考案の実施例の電気回路図であり、
第２図と同一符号は同一部分を示し、Ｄはダイオ
ード、R1〜R8は抵抗、Ｃはコンデンサである。
本実施例が第１図示回路と相違するところは、第
１図の抵抗R3を二つ抵抗R6，R7に分割し、その
接続点にダイオードＤのカソードを接続し、ダイ
オードＤのアノードを抵抗R8を介して電源＋Ｂ
に接続すると共に直接にトランジスタTR1のコレ
クタにつないだ点にある。シヨート検知電圧VR
は、 VR＝VBE3・（R2＋R6＋R7）／R2 …(1) であり、下記の条件が満足されるように各常数を
設定する。
第２図と同一符号は同一部分を示し、Ｄはダイオ
ード、R1〜R8は抵抗、Ｃはコンデンサである。
本実施例が第１図示回路と相違するところは、第
１図の抵抗R3を二つ抵抗R6，R7に分割し、その
接続点にダイオードＤのカソードを接続し、ダイ
オードＤのアノードを抵抗R8を介して電源＋Ｂ
に接続すると共に直接にトランジスタTR1のコレ
クタにつないだ点にある。シヨート検知電圧VR
は、 VR＝VBE3・（R2＋R6＋R7）／R2 …(1) であり、下記の条件が満足されるように各常数を
設定する。
｛（Vcc−VD）R8／（R7＋R8）｝＋VD
＞VBE3・（R2＋R6）／R2 …(2)
ここでVDはダイオードＤの順方向電圧降下、
VBE3はトランジスタTR3のベース・エミツタ間電
圧である。各抵抗の値を例示すれば、R1＝22Ω，
R2＝47kΩ，R4＝4.7kΩ，R5＝2.2kΩ，R6，R7＝
100kΩ，R8＝2.2kΩとなる。なお、抵抗R8は抵抗
R4，R5に並列に接続される抵抗であるから、抵
抗R4，R5の常数の選び方によつて抵抗R8は省略
できる。
VBE3はトランジスタTR3のベース・エミツタ間電
圧である。各抵抗の値を例示すれば、R1＝22Ω，
R2＝47kΩ，R4＝4.7kΩ，R5＝2.2kΩ，R6，R7＝
100kΩ，R8＝2.2kΩとなる。なお、抵抗R8は抵抗
R4，R5に並列に接続される抵抗であるから、抵
抗R4，R5の常数の選び方によつて抵抗R8は省略
できる。
イグニツシヨンスイツチ（図示せず）をオンし
て電源＋Ｂが第２図の回路に供給されており、且
つトランジスタTR1がオフのときは、ダイオード
Ｄは順方向にバイアスされ、微弱な電流が抵抗
R8、ダイオードＤ、抵抗R7を通して負荷RDに流
れる。抵抗R8、ダイオードＤの電圧降下は小さ
いので、抵抗R6と抵抗R7の接続点の電電位Vbは
電源＋Ｂにほぼ等しくなり、トランジスタTR3は
強制的にオフ状態となる。従つて、トランジスタ
TR1がオンされるとパワートランジスタTR2がオ
ンされ、該パワートランジスタTR2、抵抗R1を
通して電源＋Ｂから負荷RDに負荷電流が供給さ
れる。トランジスタTR1がオンすると、ダイオー
ドＤは逆バイアス状態となり、ダイオードＤは働
かない。従つて、ワイヤWR部等でシヨートが生
じると、第２図の従来回路と同様に抵抗R2と抵
抗R6の接続点の電位Vaが低下しトランジスタ
TR3をオフさせる。この為、パワートランジスタ
TR2がオフし、負荷電流が最小に抑えられる。こ
の状態でトランジスタTR1をオフすると、再びダ
イオードＤが導通状態となり、トランジスタTR3
を強制的にオフさせる。従つて、再度トランジス
タTR1をオンさせると、トランジスタTR3がオフ
されているから確実にパワートランジスタTR2を
オンさせることができる。なお、シヨート発生時
にトランジスタTR1をオンさせるとパワートラン
ジスタTR2のオン直後にシヨート電流が流れる
が、トランジスタTR3により直ちにシヨート検出
されてパワートランジスタTR2がオフされるので
流れる期間は短時間であり、且つ抵抗R1により
制限されるので、駆動回路は保護される。
て電源＋Ｂが第２図の回路に供給されており、且
つトランジスタTR1がオフのときは、ダイオード
Ｄは順方向にバイアスされ、微弱な電流が抵抗
R8、ダイオードＤ、抵抗R7を通して負荷RDに流
れる。抵抗R8、ダイオードＤの電圧降下は小さ
いので、抵抗R6と抵抗R7の接続点の電電位Vbは
電源＋Ｂにほぼ等しくなり、トランジスタTR3は
強制的にオフ状態となる。従つて、トランジスタ
TR1がオンされるとパワートランジスタTR2がオ
ンされ、該パワートランジスタTR2、抵抗R1を
通して電源＋Ｂから負荷RDに負荷電流が供給さ
れる。トランジスタTR1がオンすると、ダイオー
ドＤは逆バイアス状態となり、ダイオードＤは働
かない。従つて、ワイヤWR部等でシヨートが生
じると、第２図の従来回路と同様に抵抗R2と抵
抗R6の接続点の電位Vaが低下しトランジスタ
TR3をオフさせる。この為、パワートランジスタ
TR2がオフし、負荷電流が最小に抑えられる。こ
の状態でトランジスタTR1をオフすると、再びダ
イオードＤが導通状態となり、トランジスタTR3
を強制的にオフさせる。従つて、再度トランジス
タTR1をオンさせると、トランジスタTR3がオフ
されているから確実にパワートランジスタTR2を
オンさせることができる。なお、シヨート発生時
にトランジスタTR1をオンさせるとパワートラン
ジスタTR2のオン直後にシヨート電流が流れる
が、トランジスタTR3により直ちにシヨート検出
されてパワートランジスタTR2がオフされるので
流れる期間は短時間であり、且つ抵抗R1により
制限されるので、駆動回路は保護される。
なお、トランジスタTR1をオンしたときにトラ
ンジスタTR3より先にパワートランジスタTR2を
確実にオンさせる為には、第１図の破線で示すよ
うに電源＋Ｂと、点ａ間に1000pF程度のコンデ
ンサを接続すれば良い。
ンジスタTR3より先にパワートランジスタTR2を
確実にオンさせる為には、第１図の破線で示すよ
うに電源＋Ｂと、点ａ間に1000pF程度のコンデ
ンサを接続すれば良い。
考案の効果
以上説明したように、本考案によれば、第１の
トランジスタがオフ状態のとき第３のトランジス
タを確実にオフ状態としておくことができるの
で、負荷駆動回路に電源を供給している期間に第
１のトランジスタをオン、オフしても第２のトラ
ンジスタをそれに応じてオン、オフして負荷に負
荷電流を供給することができ、且つシヨート時に
は第３のトランジスタにより第２のトランジスタ
が強制的にオフされるのでシヨート電流を最小に
抑えることができる。従つて、オン、オフ制御の
必要な負荷に適用することが可能となる。また、
その為に必要な追加部品もダイオード１本と抵抗
１本乃至２本であり、極めて経済的な構成とな
る。
トランジスタがオフ状態のとき第３のトランジス
タを確実にオフ状態としておくことができるの
で、負荷駆動回路に電源を供給している期間に第
１のトランジスタをオン、オフしても第２のトラ
ンジスタをそれに応じてオン、オフして負荷に負
荷電流を供給することができ、且つシヨート時に
は第３のトランジスタにより第２のトランジスタ
が強制的にオフされるのでシヨート電流を最小に
抑えることができる。従つて、オン、オフ制御の
必要な負荷に適用することが可能となる。また、
その為に必要な追加部品もダイオード１本と抵抗
１本乃至２本であり、極めて経済的な構成とな
る。
第１図は本考案の実施例の電気回路図、第２図
は従来のシヨート保護付負荷駆動回路の電気回路
図である。 R1〜R8は抵抗、TR1〜TR3はトランジスタ、
Ｄはダイオード、RDは負荷である。
は従来のシヨート保護付負荷駆動回路の電気回路
図である。 R1〜R8は抵抗、TR1〜TR3はトランジスタ、
Ｄはダイオード、RDは負荷である。
Claims (1)
- 起動信号によりオン、オフされる第１のトラン
ジスタと、該第１のトランジスタがオンすること
によりオンし電源から負荷に負荷電流を供給する
第２のトランジスタと、前記電源と負荷との間に
直列に接続された第１、第２、第３の抵抗から成
る直列回路と、該直列回路の第１、第２の抵抗の
接続点にベースが接続されコレクタとエミツタが
前記第２のトランジスタのベースと前記電源に接
続された第３のトランジスタと、アノードが前記
電源と前記第１のトランジスタの主電流入力端子
に接続されカソードが前記直列回路の第２、第３
の抵抗の接続点に接続されたダイオードとを具備
したことを特徴とするシヨート保護付負荷駆動回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9312484U JPS6110041U (ja) | 1984-06-21 | 1984-06-21 | シヨ−ト保護付負荷駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9312484U JPS6110041U (ja) | 1984-06-21 | 1984-06-21 | シヨ−ト保護付負荷駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6110041U JPS6110041U (ja) | 1986-01-21 |
| JPH0317470Y2 true JPH0317470Y2 (ja) | 1991-04-12 |
Family
ID=30650518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9312484U Granted JPS6110041U (ja) | 1984-06-21 | 1984-06-21 | シヨ−ト保護付負荷駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6110041U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01178270U (ja) * | 1988-06-06 | 1989-12-20 |
-
1984
- 1984-06-21 JP JP9312484U patent/JPS6110041U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6110041U (ja) | 1986-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61262028A (ja) | 電磁負荷の保護装置 | |
| US4691149A (en) | Apparatus and method for protecting a motor control circuit | |
| US5229745A (en) | Oil pressure alarm device for motor vehicle | |
| JPH0317470Y2 (ja) | ||
| JPS62131769A (ja) | パワ−トランジスタを有する二線式スイツチ | |
| JPS5814623A (ja) | 電気負荷の短絡保護装置 | |
| US4945358A (en) | Short circuit protection arrangement for a driver circuit | |
| US4400756A (en) | Inductive load driver protection circuits having minimal power dissipation | |
| JP2615890B2 (ja) | 制御機器の入力装置 | |
| JPS6125324Y2 (ja) | ||
| JPH1118291A (ja) | 過電圧保護装置 | |
| JP3437588B2 (ja) | 負荷ドライブ回路 | |
| JPS5950712A (ja) | 負荷短絡保護回路 | |
| JP2587705Y2 (ja) | Ｃｐｕリセット回路及びこれを用いた熱線式検知器 | |
| JPS645853Y2 (ja) | ||
| JPS643080Y2 (ja) | ||
| JPH036728B2 (ja) | ||
| JPH0752372B2 (ja) | ソレノイド駆動回路 | |
| JPS6033506Y2 (ja) | ランプ駆動回路 | |
| JPH0542482Y2 (ja) | ||
| JPH071863Y2 (ja) | タイマ装置 | |
| JPS5944740A (ja) | 直流２線式近接スイツチ | |
| JPS6369415A (ja) | 異常電圧保護回路 | |
| JPS5952327A (ja) | マイクロコンピユ−タのリセツト回路 | |
| JPH0416505Y2 (ja) |