KR100959619B1 - 비디오 디스플레이 장치 및 시스템 - Google Patents

비디오 디스플레이 장치 및 시스템 Download PDF

Info

Publication number
KR100959619B1
KR100959619B1 KR1020047015632A KR20047015632A KR100959619B1 KR 100959619 B1 KR100959619 B1 KR 100959619B1 KR 1020047015632 A KR1020047015632 A KR 1020047015632A KR 20047015632 A KR20047015632 A KR 20047015632A KR 100959619 B1 KR100959619 B1 KR 100959619B1
Authority
KR
South Korea
Prior art keywords
digital receiver
optional digital
dvi
ports
logic level
Prior art date
Application number
KR1020047015632A
Other languages
English (en)
Other versions
KR20040101383A (ko
Inventor
래리 더블유. 매킨타이어
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20040101383A publication Critical patent/KR20040101383A/ko
Application granted granted Critical
Publication of KR100959619B1 publication Critical patent/KR100959619B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/45—Management operations performed by the client for facilitating the reception of or the interaction with the content or administrating data related to the end-user or to the client device itself, e.g. learning user preferences for recommending movies, resolving scheduling conflicts
    • H04N21/462—Content or additional data management, e.g. creating a master electronic program guide from data received from the Internet and a Head-end, controlling the complexity of a video stream by scaling the resolution or bit-rate based on the client capabilities
    • H04N21/4622—Retrieving content or additional data from different sources, e.g. from a broadcast channel and the Internet
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Power Sources (AREA)

Abstract

텔레비전(TV)은, 집적 회로로 형성된 DVI 수신기가 선택적으로 장착될 수 있는 회로 기판(PCB)을 포함하며, 또한 다른 비디오 소스들을 포함한다. 상기 TV는, 해당 TV의 동작을 제어하는 프로세서 또는 제어기를 포함하며, 또한 비디오 소스들 사이의 스위칭을 위하여, 아날로그 소스들로 연결되는 그리고 상기 PCB로 상기 수신기에서 연결되는 아날로그 비디오 스위치를 포함한다. 상기 IC의 스캔 검출 핀은, DVI 비디오의 존재를 지시하기 위하여, 저항을 통해 상기 아날로그 비디오 스위치의 범용 I/O (GPIO) 포트에 연결된다. 이 저항은, 상기 선택적인 DVI 수신기가 존재할 때 GPIO 포트에서 논리 로우에 해당하는 값을 가지며, 상기 선택적인 수신기가 부재하는 때에 GPIO 포트가 하이로 풀업되도록 한다. 제어기는 GPIO 포트의 논리 상태를 조사함으로써 상기 선택적인 DVI IC의 존재 또는 부재를 결정한다.

Description

비디오 디스플레이 장치 및 시스템 {VIDEO DISPLAY APPARATUS AND SYSTEM}
본 발명은 비디오 디스플레이 분야에 관한 것으로, 더 상세하게는 텔레비전 분야에 관한 것이다.
본 발명은 2002년 4월 3일자 출원된 미국 가출원 60/370,013의 우선권의 이익을 주장한다.
현대의 텔레비전 수신기 및 다른 비디오 디스플레이 디바이스는 비용과 기술적 우수성 양자 모두에 있어 매우 경쟁적인 환경에서 마케팅되고 있다. 결과적으로, 최소의 비용이 드는 기술을 통하여 다양한 기능을 제공하는 것이 매우 중요하다. 안테나 또는 케이블 텔레비전 시스템으로부터의 신호같은, 무선-주파수 신호를 수신하기 위한 튜너를 가진 텔레비전 수신기를 제공하는 것은 여전히 바람직하다. 덧붙여서, 많은 텔레비전 수신기는 S-비디오, RGB, 또는 컴포지트 비디오와 같은 다양한 형태의 베이스밴드 아날로그 비디오를 수신하기 위한 비디오 입력 포트들이 장착되어 있다. 이들 입력단들은 비디오 카메라와 같은 소스로부터의 비디오를 디스플레이하기 편리하게 한다.
디지털 비주얼 인터페이스(DVI: Digital Visual Interface)는 디지털 디스플 레이 워킹 그룹(Digital Display Working Group)(미국 오레곤 97124-5961, 힐스보로, 2111 NE 25번 아베뉴, 97124-5961 M//s JF3-362, DDWG 의장 앞.)에 의해 개발되었다. DVI 규격은 www.ddwg.org에서 온라인 상에서 이용가능하며, 비주얼 데이터를 위한 고속 디지털 접속을 목표로 한다. 비디오 디스크 플레이어로부터의 신호와 같은 DVI 비디오가 시청될 수 있도록, DVI 비디오를 수신하고 프로세싱할 수 있는 추가적인 성능을 갖는 텔레비전 수신기 및 모니터를 제공하는 것이 바람직할 것이다. DVI 인터페이스를 갖춘 사용가능한 제품 중에는 집적회로 DVI 수신기/CRT 제어기가 있는데, 이는 DVI 신호를 아날로그 비디오와 2H 동기 신호로 변환시킨다. 이 집적회로 DVI 수신기는 캘리포니아 서니베일 소재의 Silicon Image, Inc. 사에 의해 제조된 SiI907 또는 Sil 907 타입이다. 주지되어야 할 점은, "2H"가 약 15,734 Hz의 표준 NTSC 수평 주파수의 2배와 동일한 주파수를 나타낸다는 점이다.
비용 및 마케팅 목적 때문에, 모든 텔레비전 수신기에 DVI 수신기를 장착할 수 있는 것은 아니다. 다양한 텔레비전 수신기를 만드는 저렴한 방법 하나는, 관련 수신기 그룹의 모든 텔레비전 수신기의 주 프로세싱부를 위하여 하나의 공통 인쇄-회로 기판을 사용하고, 저가의 텔레비전 수신기에서 사용될 해당 인쇄-회로 기판에서 DVI 수신기를 단순히 "빠뜨리는" 것이다. 인쇄-회로 기판 상에 전기 부품을 배치하는 것은 "식재(植栽)(population)"라고 알려져 있고, 한편 엄격하게 말해서 "역식재(逆植栽)(depopulation)"는 한 부품의 실제적인 제거를 시사할 수 있지만, 이는 조립시 기판 내에 소정 부품을 의도적으로 배치하지 않는 것에 적용될 수도 있다. 따라서, 소정 모델의 텔레비전 수신기를 제조하는 방법 하나는, 프로세싱부 를 위하여 하나의 공통 회로 기판을 준비하고, 해당 모델의 원하는 서브세트에 따라, DVI 수신기를 해당 기판에 식재하거나 또는 역식재하는 것이다.
많은 텔레비전 수신기는 마이크로프로세서-기반의 제어기를 포함한다. 하나의 소정 모델의 다양한 서브세트가 작동하도록 하기 위하여, 마이크로프로세서 또는 제어기는, 적절한 제어가 수행될 수 있도록, DVI 수신기와 같은 특정 부품이 설치되어 있는지 설치되어 있지 않은지 여부를 알아야만 한다. DVI 수신기가 설치되어 있는 경우, 마이크로프로세서는 또한 이 설치되어 있는 DVI 회로에 DVI 비디오가 곧 또는 현재 인가되는지를 알아야할 필요도 있을 수 있다.
본 발명의 일 양상에 따른 비디오 디스플레이 장치는 비디오 정보 및 오디오 정보 중 하나를 프로세싱하기 위한 입력단을 가지는 신호 프로세서를 포함한다. 일 단자에서, 제 1 간격 동안, 해당 수신기가 존재할 때 해당 수신기의 존재, 및 해당 수신기가 존재하지 않을 때 해당 수신기의 부재를 선택적으로 나타내는 신호를 생성하는 수신기가 제공된다. 수신기는, 존재하는 경우, 상기 입력 신호에 응답하여 상기 제 1 간격과는 다른 제 2 간격 동안, 동일 단자에서, 상기 입력 신호가 존재할 때 상기 입력 신호의 존재, 및 상기 입력 신호가 존재하지 않을 때 상기 입력 신호의 부재를 선택적으로 나타내는 신호를 생성한다. 상기 단자에서 생성되는 신호에 응답하는 제어기는 상기 신호 프로세서의 동작 모드를 제어한다. 본 발명의 본 양상의 일 형태에 있어서, 수신기 및 적어도 일부의 상기 신호 프로세서 둘 모두 하나의 공통 집적 회로 내에 포함된다. 상기 입력 신호는 DVI 신호를 포함할 수 있다. 상기 수신기는, 개시 시간 간격 동안 선택 신호에 응답하여, 해당 수신기의 존재 및 부재를 각각 나타내는 신호를 생성할 수 있다. 상기 비디오 디스플레이 장치의 상기 수신기는, 해당 수신기가 존재할 때 상기 제 1 간격 동안 상기 단자를 능동적으로 구동하는 반도체를 포함할 수 있고, 여기서 해당 수신기가 존재하지 않을 때 신호는 상기 단자에서 수동적인 방식으로 생성된다. 상기 수신기의 부재를 나타내는 신호는 풀-업 저항에 의해 생성된다.
도 1은 본 발명의 일 양상에 따른 텔레비전 수신기의 단순 블럭도.
도 2는, 전원-온에 이어서 전원공급 전압의 인가를 나타내는 시간 라인, 즉 (a) 부분과, 전원-온 신호를 나타내는 시간 라인, 즉 (b) 부분과, 집적 회로(IC)로 형성된 DVI 수신기 및 DVI 비디오의 존재시 GPIO 신호를 나타내는 시간 라인, 즉 (c) 부분과, 집적 회로(IC)로 형성된 DVI 수신기의 존재 및 DVI 비디오의 부재시 GPIO 신호를 나타내는 시간 라인, 즉 (d) 부분, 그리고 집적 회로(IC)로 형성된 DVI 수신기의 부재시 GPIO 신호를 나타내는 시간 라인, 즉 (e) 부분을 포함한다.
도 1에서, 전체적으로 10으로 지정되어 있는 텔레비전 수신기는 디스플레이 디바이스(12)를 포함하며, 이 디스플레이 디바이스는 무선 주파수(RF) 입력 포트(14), 아날로그 비디오 포트(16), 또는 디지털 DVI 포트(18)를 통해 텔레비전 수신기(10)에 도착하는 비디오의 컨텐츠를 디스플레이한다. RF 신호는, RF 포트(14)에 인가되는 경우, 본 기술분야에서 모두 잘 알려져 있는, RF 반송파를 선택하고 이 반송파로부터 아날로그 비디오 신호를 추출하기 위한, 튜너, 중간-주파수(IF) 증폭기, 및 복조기를 나타내는 블럭(20)에 연결된다. 그 결과 생성된 아날로그 신호는, 존재하는 경우, 신호 경로(22)를 거쳐 31로 지정되어 있는 아날로그 비디오 스위치의 입력 포트(31b)에 인가된다. RF 반송파 상으로 변조되지 않은 아날로그 비디오는 입력 포트(16) 및 다른 아날로그 비디오 경로(17)를 통해 아날로그 비디오 스위치(31)의 다른 입력 포트(31c)에 인가될 수 있다. 아날로그 비디오 신호들 중 하나의 선택된 신호는, 디스플레이 디바이스(12) 상에 디스플레이를 생성하기 위하여, 아날로그 비디오 스위치(31)의 출력 포트(31o)로부터 블럭(50)으로서 도시되어 있는 종래의 비디오 프로세싱 및 스캐닝 회로에 연결될 수 있다.
DVI 디지털 신호가 이용가능한 경우, 이 신호는, DVI 포트(18) 및 도 1의 텔레비전 수신기(10)의 인쇄-회로 기판(8)의 전기 전도성 인쇄-회로 경로 또는 전도 패드(321)를 통하여, 타입 Si I907 인, 집적-회로로 형성된 DVI 수신기(30)의 입력 포트(30i)에 인가될 수 있다. 집적-회로로 형성된 DVI 수신기(30)는 자신의 Vcc 입력 단자(30v)에 인가되는 직류 전압에 의해 전원공급된다. 언급된 바와 같이, 집적-회로로 형성된 DVI 수신기(30)는 임의의 특정 수신기에 있어서 설치되어 있거나 또는 설치되어 있지 않거나 중 어느 하나일 수 있다. 집적-회로로 형성된 DVI 수신기(30)는, 텔레비전 수신기(10) 내에 존재할 경우, 인쇄-회로 기판(8)의 입력 전도 패드(들)(321)로부터의 DVI 비디오를 자신의 핀 쌍들(2, 3; 51, 52; 48, 49; 5, 6)에서 수신하고, 이 디지털 비디오를 아날로그 비디오로 변환하는데, 이 아날로그 비디오는 인쇄-회로 출력 전도 패드(322)에서 이후 사용을 위하여 이용가능하게 된다. 아날로그 비디오 스위치(31)가 집적 회로로 형성된 DVI 수신기(30)의 전도 패드(322)에서 생성된 고-해상도 비디오를 취급할 능력이 있는 경우, 아날로그 비디오 신호는 집적 회로로 형성된 아날로그 비디오 스위치(31)의 아날로그 비디오 신호 입력 포트로 연결될 수 있다. 도시된 실시예에서, 집적 회로로 형성된 아날로그 비디오 스위치(31)는 2H에서의 DVI 비디오에 대해 사용하도록 정격화되어 있지 않으므로, DVI 비디오는 집적 회로로 형성된 DVI 수신기(30)의 아날로그 비디오 출력 전도 패드(322)로부터 경로(35)를 거쳐 블럭(41)으로서 도시된 다른 아날로그 비디오 스위치로 라우팅되며, 이 아날로그 비디오 스위치에서 비디오 프로세싱 및 스캔 블럭(50)으로 제공된다.
다른 한편, 집적 회로로 형성된 DVI 수신기(30)가 설치되어 있지 않은 경우, DVI 포트(18)에 인가될 수 있는 어떠한 DVI 비디오도 전도 패드(321) 이후로 더 가지 않는다. 설치된 경우, DVI 수신기(30)는 또한 스캔 검출 핀(40)을 포함하며, 상기 스캔 검출 핀에서는, DVI 비디오가 존재할 때 동작시 논리 하이(logic high) 레벨이 나타나고, DVI 비디오가 존재하지 않을 때 논리 로우(logic low) 레벨이 나타난다. 인쇄-회로 전도 패드(323)는 연결 저항(R1)을 통해 집적 회로로 형성된 아날로그 비디오 스위치(31)의 범용 입출력(GPIO: general purpose input/output) 핀(5)에 연결된다. DVI 수신기(30)는 리셋 입력 핀(39)을 포함하며, 이 리셋 입력 핀은 제조사에 따르면 내부 지터제거 회로(de-jitter circuit)의 적절한 모드를 선택하기 위하여 전원-온 후 적어도 100 나노초(ns) 동안 로우로 유지되어야만 한다. 고-대역폭 디지털 컨텐츠 보호를 위하여, 리셋 입력 핀(39)은 외부 전원-온-회로에 연결되어야만 하는데, 이는 상기 리셋 입력 핀(39) 신호가 상기 요구되는 로우 기간 후 하이로 되도록 한다.
구체적인 일 실시예에서, 블럭(31)으로서 도시되어 있는 집적 회로로 형성된 멀티포트 아날로그 비디오 스위치는, Sanyo Electric Co.에 의해 제조된, 타입 LA79500의 6-입력 3-출력 오디오-비디오 스위치이다. 집적 회로로 형성된 DVI 수신기(30)의 스캔 검출 핀(40)에서 생성된 스캔 검출 신호는, 전도 패드(323)를 통해, 집적 회로로 형성된 아날로그 비디오 스위치(31)의 범용 입-출력(GPIO) 핀(5)에 대응하는, 집적 회로로 형성된 아날로그 비디오 스위치(31)의 입력 포트(31a)에 인가된다. 도 1에 도시된 바와 같이, 아날로그 비디오 스위치(31)의 스캔 검출 핀(5)은, 31P로 지시되어 있는 풀-업 저항을 통해, 12-볼트 Vcc2 공급부에 내부적으로 연결된다. 선택된 표준 비디오는 상기 선택된 비디오 출력 포트(31o)에 연결되어, 블럭(50)으로서 함께 도시되어 있는 다른 비디오 프로세싱 및 스캔 생성부에 인가되며, 그리고 최종적으로 디스플레이(12)에 의해 디스플레이된다.
마이크로프로세서(
Figure 112009059868234-pct00001
)(37p)를 포함하는 것으로 도 1에 도시되어 있는 제어 시스템(37)은, 텔레비전 장치를 제어하기 위하여 텔레비젼 장치(10)의 여러 부분에 연결되며, 더 상세하게는 스위치를 감시하고 제어하기 위하여 표준 필립스-타입 I2C 버스(33)을 통해 집적 회로로 형성된 해당 아날로그 비디오 스위치(31)의 클록 핀(42)과 데이터 핀(43)에 연결된다.
도 1의 집적 회로로 형성된 DVI 수신기(30)의 속성은, 집적 회로로 형성된 DVI 수신기(30)의 리셋 입력 핀(39)에 인가되는 능동 논리 로우에 응답하여, 스캔 검출 핀(40)의 상태가 논리 로우 상태로 강제되도록 한다는 것이다.
집적 회로로 형성된 DVI 수신기(30)의 전원-온 속성은, 텔레비전 수신기(10) 내에 상기 DVI 수신기의 존재 또는 부재를 결정하는데 사용된다. 본 발명의 일 양상에 따라, 도 1에 블럭(34)으로서 도시되어 있는 전원-온 리셋 장치는, 전원-온 리셋(POR: power-on reset) 신호를 생성하며, 이 POR 신호는 전원-온에 이어지는 초기 간격 동안에 능동 논리 로우 레벨을 가지고 이 초기 간격에 뒤이어, 고 임피던스 또는 비능동 논리 하이 상태로 된다. POR 신호가 능동 논리 로우인 동안인 상기 초기 간격은 도 2에서 t0 에서부터 t8 까지의 간격이다. "도 2"는 도 2의 (a), 도 2의 (b), 도 2의 (c), 도 2의 (d), 및 도 2의 (e)를 합친 것을 의미하는 것으로 본다. 더 구체적으로, 도 2의 시간 간격 t0 에서부터 t2 까지와 관련하여 도시된 전원-온시, 인가된 전압 Vcc1 및 Vcc2는, 둘 모두 파형(210)으로 나타나있는 바, 도 1의 집적 회로로 형성된 DVI 수신기(30) 및 아날로그 비디오 스위치(31)에 각각 인가된다. 도 2의 시간 t2 이후, 인가된 전압(210)은 그 전체 값까지 도달하였다고 간주되며, 따라서 집적 회로로 형성된 DVI 수신기와 아날로그 비디오 스위치들은 동작상태이다. 시간-종속 전원-온 리셋(POR) 신호는 도 2의 (b)에서 212로서 도시되어 있다. POR 신호(212)는 도 2에서 시간 t0 에서부터 t8 까지 능동 로우 레벨에 있고, 그 이후 계속 비능동 논리 하이 레벨(개방 회로)을 취한다.
본 발명의 일 양상에 따라, 도 1의 인쇄-회로 보드(8) 내에서 집적 회로로 형성된 DVI 수신기(30)의 존재 또는 부재에 대한 결정이, 도 2의 시간 t0 와 t8 사이에 놓이는, 시간 t6와 같은 시간에 이루어진다. 더 구체적으로, 도 2의 시간 t0 및 t2 사이에 놓이는 시간에, 도 1의 전원-온 리셋 회로(34)는 도 2의 (b)에서 파형(212)에 의해 도시된 바와 같은 능동 논리 로우 레벨을 생성하고, 이 논리 로우 레벨을 도 1의 집적 회로로 형성된 DVI 수신기(30)의 리셋 입력 핀(39)에 인가한다. 인쇄-회로 기판(8) 내에 집적 회로로 형성된 DVI 수신기(30)가 존재하는 경우, 간격 t0 에서부터 t8 동안 리셋 입력 핀(39)에 인가된 논리 로우 레벨은 반도체(미도시됨)로 하여금, 도 2의 (c)의 파형(214)으로 시사된 바와 같이, 스캔 검출 핀(40)을 논리 로우 레벨로 능동적으로 구동하도록 한다. 저항(R1)의 값은 집적 회로로 형성된 아날로그 비디오 스위치(31)의 내부 풀-업 저항(31p)의 값과 관련하여 선택됨으로써, 전도 패드(323)에 인가된 능동 논리 로우 레벨에 의해 GPIO 핀(5)이 논리 로우 레벨을 나타내도록 하며, 반면에 비-능동 논리 하이 레벨(개방 회로)이 전도 패드(323)에 인가되는 경우에는 GPIO 핀(5)이 논리 하이 레벨을 나타내도록 한다. 일 실시예에서, 저항(R1)의 값은 3300 오옴이 되도록 선택된다. 시간 t6에서, 도 1의 제어 시스템(37)은 폴링 함수(polling function)의 일부로서 IIC 버스(33)를 통해 아날로그 비디오 스위치(31)에게 질의(interrogate)하여, 아날로그 비디오 스위치(31)의 GPIO 핀(5)의 상태를 결정한다. 만약 GPIO 핀(5)의 상태가 t6 에서 로우 상태라면, 집적 회로로 형성된 DVI 수신기(30)는 존재하는 것으로 간주된다. 그후 제어기(37)는, 알려진 DVI 수신기 존재에 따라 도 1의 텔레비전(10)의 동작을 제어할 수 있다. 다른 한편, 도 2의 (e)의 파형(214)에 의해 도시된 바와 같이, 집적 회로로 형성된 아날로그 비디오 스위치(31)의 GPIO 핀(5)이 시간 t6에서 논리 하이의 상태라는 것이 발견된 경우라면, 집적 회로로 형성된 DVI 수신기(30)는 부재하는 것으로 간주된다.
도 1의 집적 회로로 형성된 DVI 수신기(30)가 존재하는 것으로 간주되는 경우, 그에 이어서 제어기는 집적 회로로 형성된 DVI 수신기에 인가된 DVI 신호의 존재 또는 부재를 결정할 수 있다. 이러한 결정은, 도 1의 집적 회로로 형성된 DVI 수신기(30)의 스캔 검출 핀(40)에서 생성된 스캔 검출 신호에 대한 응답으로, 도 2의 시간 t10와 같은 시간에 집적 회로로 형성된 아날로그 비디오 스위치(31)의 GPIO 핀(5)의 논리 상태를 결정함으로써 이루어질 수 있다. 시간 t10은 시간 t8에 이어지는 임의의 시간에 발생될 수 있고, DVI 비디오가 정상 동작 동안에 존재하게 되거나 부재하게 될 수 있기 때문에, 한번 이상 발생될 수 있다. 더 구체적으로, Si I907 집적 회로 DVI 수신기는 DVI 신호의 존재시 스캔 검출 핀(40)에서 능동 논리 하이 레벨을, 그리고 DVI 신호의 부재시 능동 논리 로우 레벨을 생성한다. DVI 신호의 존재시, 도 2의 (c)의 신호(214)는, 집적 회로로 형성된 DVI 수신기(30)가 존재하며 DVI 신호가 존재할 때 논리 하이 레벨로 될 것이다. 다른 한편, 집적 회로로 형성된 DVI 수신기(30)가 존재하지만 DVI 비디오가 존재하지 않는 경우, 도 1의 아날로그 비디오 스위치(31)의 GPIO 핀(5)은 시간 t10에서 도 2의 (d)의 파형(214)에 의해 시사되는 바와 같이, 논리 로우 상태를 취할 것이다. 시간 t10(또는 임의의 이후의 시간)에 도 1의 아날로그 비디오 스위치(31)의 GPIO 핀(5)의 상태의 조사에 의해, DVI 비디오의 존재 또는 부재가 밝혀질 것이다.
본 발명의 특징을 구현하는데 있어서, 집적 회로로 형성된 DVI 수신기(30)의 존재 또는 부재가 아날로그 비디오 스위치(31)의 입력 포트(31a){핀(5)}에서 신호를 조사함으로써 결정되며, 더 상세하게 DVI 신호의 존재 또는 부재는 아날로그 비디오 스위치(31)의 동일한 입력 포트(31a) 또는 핀(5)에서 신호를 조사함으로써 결정된다.
도 2의 (e)는, 도 1의 집적 회로로 형성된 DVI 수신기(30)가 인쇄 회로 기판(8) 내에 존재하지 않을 때, 도 1의 아날로그 비디오 스위치(31)의 GPIO 핀(5)의 상태를 도시한다. 집적 회로로 형성된 DVI 수신기가 존재하고 있지 않기 때문에, 핀(5)의 풀-업을 저항(31p)에 의한 논리 하이 상태에 대해서 차단하는 것은 없다. DVI 비디오의 존재 또는 부재는 관계없는데, 왜냐하면 DVI 비디오는 집적 회로로 형성된 DVI 수신기가 없기 때문에 디코딩될 수 없기 때문이다. 따라서, 도 1의 제어기(37)는, 집적 회로로 형성된 DVI 수신기가 부재하는 경우, DVI 비디오의 존재 또는 부재의 결정을 하지 않거나, 그렇지 않고 DVI 비디오의 존재 결정이 이루어진다면, 그 결과는 의미없는 것으로서 무시될 것이다.
본 발명은 비디오 디스플레이 분야에 이용할 수 있는 것으로, 더 상세하게는 텔레비전 분야 등에 이용가능하다.

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 디지털 수신기(30)를 선택적으로 포함하는 장치로서,
    - 선택적인 디지털 수신기(30)를 위한 패드(32)로서, 상기 선택적인 디지털 수신기(30)는 만약 존재할 경우 DVI 비디오 입력 포트(30i), 리셋 입력 핀(39) 및 스캔 검출 핀(40)을 포함하고, 상기 스캔 검출 핀(40)은, 상기 리셋 입력 핀(39)이 제1 논리 레벨(로우)로 유지되는 경우, 상기 제1 논리 레벨(로우)로 유지되고, 상기 패드(32)는 상기 DVI 비디오 입력 포트, 리셋 입력 핀(39) 및 상기 스캔 검출 핀(40) 각각을 위한 전도 패드(321,322,323,324)를 포함하고, 상기 전도 패드(321,322,323,324)는, 상기 선택적인 디지털 수신기(30)가 존재하는 경우, 상기 선택적인 디지털 수신기(30)의 포트와 핀에 각각 연결되는, 선택적인 디지털 수신기(30)를 위한 패드(32)와,
    - 상기 선택적인 디지털 수신기(30)를 위한 상기 리셋 입력 핀(39)에 연결된 전원-온 리셋 회로(34)로서, 상기 전원-온 리셋 회로(34)는 전원-온 이후에 상기 제1 논리 레벨(로우)의 리셋 신호(212)를 생성하기 위한 것이고, 이에 의해, 상기 선택적인 디지털 수신기(30)가 존재하는 경우에, 상기 스캔 검출 핀(40)은 전원-온 이후에 상기 제1 논리 레벨(로우)로 유지되는, 전원-온 리셋 회로(34)와,
    - I/O 포트(31a,5)와, 상기 I/O 포트(31a,5)를 제2 논리 레벨(하이)로 유도하기 위해 상기 I/O 포트(31a,5)에 연결된 풀 저항(31P)을 포함하는 아날로그 비디오 스위치(31)로서, 상기 아날로그 비디오 스위치(31)에 질의할 수 있는 인터페이스(42,43)를 포함하는 아날로그 비디오 스위치(31)와,
    - 상기 선택적인 디지털 수신기(30)의 상기 스캔 검출 핀(40)을 위한 상기 전도 패드(323)와 상기 I/O 포트(31a,5)에 연결된 저항(R1)으로서, 상기 저항(R1)은, 상기 선택적인 디지털 수신기(30)의 상기 스캔 검출 핀(40)을 위한 상기 전도 패드(323)로부터 신호가 있다면, 이 신호를 상기 아날로그 비디오 스위치(31)의 상기 I/O 포트(31a,5)에 연결하며, 상기 저항(R1)은 상기 풀 저항(31P)의 값과 연계하여 선택된 값을 가져서, (a) 상기 선택적인 디지털 수신기(30)가 존재하고, 상기 스캔 검출 핀(40)이 상기 제1 논리 레벨(로우)로 유지되는 경우, 상기 제1 논리 레벨 신호(로우)는 상기 I/O 포트(31a,5)에 존재하게 하고, (b) 상기 선택적인 디지털 수신기(30)가 없는 경우에, 상기 아날로그 비디오 스위치(31)의 상기 I/O 포트(31a,5)는 상기 제2 논리 레벨(하이)로 유도되게 하는, 저항(R1)과,
    - 상기 아날로그 비디오 스위치(31)에 연결된 제어기(37)로서, 상기 아날로그 비디오 스위치(31)의 상기 I/O 포트(31a, 5)의 상태를 결정하고, (ⅰ) 만일 상기 I/O 포트(31a, 5)가 상기 제1 논리 레벨(로우)에 있는 경우, 상기 선택적인 디지털 수신기(30)가 존재하는 것으로 간주하고, (ⅱ) 만일 상기 I/O 포트(31a, 5)가 상기 제2 논리 레벨(하이)에 있는 경우, 상기 선택적인 디지털 수신기(30)가 없는 것으로 간주하는 제어기(37)
    를 포함하는, 디지털 수신기(30)를 선택적으로 포함하는 장치.
  8. 제 7항에 있어서,
    상기 제어기(37)는 IIC 인터페이스(42,43)를 이용하여 상기 아날로그 비디오 스위치(31)에 연결된, 디지털 수신기(30)를 선택적으로 포함하는 장치.
  9. 제 7항에 있어서,
    상기 제1 논리 레벨은 논리 로우(logic low)이고, 상기 제2 논리 레벨은 논리 하이(logic high)인, 디지털 수신기(30)를 선택적으로 포함하는 장치.
  10. 제 9항에 있어서,
    상기 선택적인 디지털 수신기(30)는 실리콘 이미지 타입(Silicon Image type) Sil907이고, 상기 아날로그 비디오 스위치(31)는 산요 아날로그 스위치 타입(Sanyo analog switch type) LA79500 집적 회로이고, 상기 저항(R1)은 3300 옴(ohm)의 값을 갖는, 디지털 수신기(30)를 선택적으로 포함하는 장치.
  11. 삭제
  12. 디지털 수신기(30)를 선택적으로 포함하는 텔레비전 장치로서,
    - 선택적인 디지털 수신기(30)를 위한 패드(32)로서, 상기 선택적인 디지털 수신기(30)는 만약 존재할 경우 DVI 비디오 입력 포트(30i), 리셋 입력 핀(39) 및 스캔 검출 핀(40)을 포함하고, 상기 스캔 검출 핀(40)은, (a) 상기 리셋 입력 핀(39)이 제1 논리 레벨(로우)로 유지되는 경우, 상기 제1 논리 레벨(로우)로 유지되고, (b) 상기 리셋 입력 핀(39)이 개방된 경우, 상기 DVI 비디오 입력 포트(30i)에 DVI 비디오의 존재시 제2 논리 레벨(하이)로 유지되고, (c) 상기 리셋 입력 핀(39)이 개방된 경우, 상기 DVI 비디오 입력 포트(30i)에 DVI 비디오의 부재시 상기 제1 논리 레벨(로우)로 유지되고, 상기 패드(32)는 상기 DVI 비디오 입력 포트(30i), 리셋 입력 핀(39) 및 상기 스캔 검출 핀(40) 각각에 대해 전도 패드(321,322,323)를 포함하고, 상기 전도 패드(321,322,323)는, 상기 선택적인 디지털 수신기(30)가 존재하는 경우, 상기 선택적인 디지털 수신기(30)의 포트와 핀에 각각 연결되는, 선택적인 디지털 수신기(30)를 위한 패드(32)와,
    - 상기 선택적인 디지털 수신기(30)를 위한 상기 리셋 입력 핀(39)에 연결된 전원-온 리셋 회로(34)로서, 상기 전원-온 리셋 회로(34)는 전원-온 이후에 미리 결정된 시간 지속기간 동안에 상기 제1 논리 레벨(로우)의 리셋 신호(212)를 생성하고, 상기 미리 결정된 시간 지속기간 이후에 상기 리셋 입력 핀(39)에서 개방 회로를 생성하기 위한 것이고, 이에 의해, 상기 선택적인 디지털 수신기(30)가 존재하는 경우에, 상기 스캔 검출 핀(40)은 전원-온 이후의 상기 미리 결정된 시간 지속기간 동안에 상기 제1 논리 레벨(로우)로 유지되고, 상기 리셋 입력 핀(39)은 상기 미리 결정된 시간 지속기간 이후에 상기 제2 논리 레벨(하이)로 유지되는, 전원-온 리셋 회로(34)와,
    - I/O(31a,5)와, 상기 I/O 포트(31a,5)를 상기 제2 논리 레벨(하이)로 유도하기 위해 상기 I/O 포트(31a,5)에 연결된 풀 저항(31P)을 포함하는 아날로그 비디오 스위치(31)로서, 상기 아날로그 비디오 스위치(31)에 질의할 수 있는 IIC 인터페이스(42,43)를 포함하는, 아날로그 비디오 스위치(31)와,
    - 상기 선택적인 디지털 수신기(30)의 상기 스캔 검출 핀(40)을 위한 상기 전도 패드(323)와 상기 I/O 포트(31a,5)에 연결된 저항(R1)으로서, 상기 저항(R1)은, 상기 선택적인 디지털 수신기(30)의 상기 스캔 검출 핀(40)을 위한 상기 전도 패드(323)로부터 신호가 있다면, 이 신호를 상기 아날로그 비디오 스위치(31)의 상기 I/O 포트(31a,5)에 연결하며, 상기 저항(R1)은 상기 풀 저항(31P)의 값과 연계하여 선택된 값을 가져서, (a) 상기 선택적인 디지털 수신기(30)가 존재하고, 상기 스캔 검출 핀(40)이 상기 제1 논리 레벨(로우)로 유지되는 경우, 상기 제1 논리 레벨(로우) 신호는 상기 I/O 포트(31a,5)에 존재하고, (b) 상기 선택적인 디지털 수신기(30)가 존재하고, 상기 스캔 검출 핀(40)이 상기 제2 논리 레벨(하이)로 유지되는 경우, 상기 제2 논리 레벨(하이) 신호는 상기 I/O 포트(31a,5)에서 존재하고, (c) 상기 선택적인 디지털 수신기(30)가 없는 경우에, 상기 아날로그 비디오 스위치(31)의 상기 I/O 포트(31a,5)는 상기 제2 논리 레벨(하이)로 유도되게 하는, 저항(R1)과,
    - 상기 선택적인 디지털 수신기(30)의 상기 DVI 비디오 입력 포트(30i)를 위한 상기 전도 패드(321)에 선택적으로 연결된 DVI 비디오 소스(18)로서, 상기 DVI 비디오 소스(18)는, (a) DVI 비디오가 상기 선택적인 디지털 수신기(30)의 상기 DVI 비디오 입력 포트(30i)를 위한 상기 전도 패드(321)에 인가되는 제1 상태와, (b) DVI 비디오가 상기 선택적인 디지털 수신기(30)의 상기 DVI 비디오 입력 포트(30i)를 위한 상기 전도 패드(321)에 인가되지 않는 제2 상태 중 하나의 상태에 있고, 이에 의해, (i) 만일 상기 선택적인 디지털 수신기(30)가 존재하고, 상기 리셋 입력 핀(39)이 개방되고, 상기 DVI 비디오 소스가 상기 제1 상태에 있는 경우, 상기 선택적인 디지털 수신기(30)의 상기 스캔 검출 핀(40)은 상기 제2 논리 레벨(하이)로 존재하고, (ⅱ) 만일 상기 선택적인 디지털 수신기(30)가 존재하고, 상기 리셋 입력 핀(39)이 개방되고, 상기 DVI 비디오 소스(18)가 상기 제2 상태에 존재하는 경우, 상기 선택적인 디지털 수신기(30)의 상기 스캔 검출 핀(40)은 상기 제1 논리 레벨(로우) 상태에 있는, DVI 비디오 소스(18)와,
    - 상기 IIC 인터페이스(42,43)를 통해 상기 아날로그 비디오 스위치(31)에 연결된 제어기(37)로서, (a) 상기 전원-온 이후의 상기 미리 결정된 시간 지속기간 동안, 상기 아날로그 비디오 스위치(31)의 상기 I/O 포트(31a, 5)의 상태를 결정하고, (ⅰ) 만일 상기 I/O 포트(31a, 5)가 상기 제1 논리 레벨(로우)에 있는 경우, 상기 선택적인 디지털 수신기(30)가 존재하는 것으로 간주하고, (ⅱ) 만일 상기 I/O 포트(31a, 5)가 상기 제2 논리 레벨(하이)에 있는 경우, 상기 선택적인 디지털 수신기(30)가 부재하는 것으로 간주하며, (b) 상기 전원-온 이후의 상기 미리 결정된 시간 지속기간 이후의 시간에서, 상기 아날로그 비디오 스위치(31)의 상기 I/O 포트(31a, 5)의 상태를 결정하고, (ⅰ) 만일 상기 I/O 포트(31a, 5)가 상기 제2 논리 레벨(하이)에 있는 경우, DVI 비디오가 존재하는 것으로 간주하고, (ⅱ) 만일 상기 I/O 포트(31a, 5)가 상기 제1 논리 레벨(로우)에 있는 경우, DVI 비디오가 부재하는 것으로 간주하는, 제어기(37)
    를 포함하는, 텔레비전 장치.
  13. 제 12항에 있어서,
    상기 선택적인 디지털 수신기(30)는 실리콘 이미지 타입(Silicon Image type) Sil907인, 텔레비전 장치.
  14. 제 13항에 있어서,
    상기 아날로그 비디오 스위치(31)는 산요 일렉트릭 타입(Sanyo Electric type) LA79500 집적 회로이고, 상기 저항(R1)은 3300 옴의 값을 갖는, 텔레비전 장치.
  15. 디지털 수신기(30)를 선택적으로 포함하는 텔레비전 장치로서,
    - 선택적인 디지털 수신기(30)를 위한 패드(32)로서, 상기 선택적인 디지털 수신기(30)는, 만약 존재하는 경우, DVI 비디오 입력 포트(30i), 리셋 입력 핀(39) 및 스캔 검출 핀(40)을 포함하고, 상기 스캔 검출 핀(40)은, (a) 상기 리셋 입력 핀(39)이 논리 로우(low)로 유지되는 경우, 상기 논리 로우로 유지되고, (b) 상기 리셋 입력 핀(39)이 개방된 경우, 상기 DVI 비디오 입력 포트(30i)에 DVI 비디오의 존재시 논리 하이(high)로 유지되고, (c) 상기 리셋 입력 핀(39)이 개방된 경우, 상기 DVI 비디오 입력 포트(30i)에 DVI 비디오 부재시 논리 로우로 유지되고, 상기 패드(32)는 상기 DVI 비디오 입력 포트(30i), 리셋 입력 핀(39) 및 상기 스캔 검출 핀(40) 각각에 대해 전도 패드(321,322,323)를 포함하고, 상기 전도 패드(321,322,323)는, 상기 선택적인 디지털 수신기(30)가 존재하는 경우, 상기 선택적인 디지털 수신기(30)의 포트와 핀에 각각 연결되는, 선택적인 디지털 수신기(30)를 위한 패드(32)와,
    - 상기 선택적인 디지털 수신기(30)를 위한 상기 리셋 입력 핀(39)에 연결된 전원-온 리셋 회로(34)로서, 상기 전원-온 리셋 회로(34)는 전원-온 이후에 미리 결정된 시간 지속기간 동안에 상기 논리 로우의 리셋 신호를 생성하고, 상기 미리 결정된 시간 지속기간 이후에 상기 리셋 입력 핀(39)을 위한 전도 패드(324)에서 개방 회로를 생성하기 위한 것이고, 이에 의해, 상기 선택적인 디지털 수신기(30)가 존재하는 경우에, 상기 스캔 검출 핀(40)은 전원-온 이후에 상기 미리 결정된 시간 지속기간 동안에 논리 로우로 유지되고, 상기 리셋 입력 핀(39)은 상기 미리 결정된 시간 지속기간 이후에 논리 하이인, 전원-온 리셋 회로(34)와,
    - I/O(31a,5)와, 상기 I/O 포트(31a,5)를 논리 하이로 유도하기 위해 상기 I/O 포트(31a,5)에 연결된 풀-업 저항을 포함하는 아날로그 비디오 스위치(31)로서, 상기 아날로그 비디오 스위치(31)에 질의할 수 있는 IIC 인터페이스(42,43)를 포함하는 아날로그 비디오 스위치(31)와,
    - 상기 선택적인 디지털 수신기(30)의 상기 스캔 검출 핀(40)을 위한 상기 전도 패드(323)와 상기 I/O 포트(31a,5)에 연결된 저항(R1)으로서, 상기 저항(R1)은, 상기 선택적인 디지털 수신기(30)의 상기 스캔 검출 핀(40)을 위한 상기 전도 패드(323)로부터 신호가 있다면, 이 신호를 상기 아날로그 비디오 스위치(31)의 상기 I/O 포트(31a,5)에 연결하며, 상기 저항(R1)은 상기 풀-업 저항(31P)의 값과 연계하여 선택된 값을 가져서, (a) 상기 선택적인 디지털 수신기(30)가 존재하고 상기 스캔 검출 핀(40)이 논리 로우로 유지되는 경우, 논리 로우 신호는 상기 I/O 포트(31a,5)에 존재하고, (b) 상기 선택적인 디지털 수신기(30)가 존재하고 상기 스캔 검출 핀(40)이 논리 하이로 유지되는 경우, 논리 하이 신호는 상기 I/O 포트(31a,5)에서 존재하고, (c) 상기 선택적인 디지털 수신기(30)가 없는 경우에 상기 아날로그 비디오 스위치(31)의 상기 I/O 포트(31a,5)는 논리 하이 상태로 유도되게 하는, 저항(R1)과,
    - 상기 선택적인 디지털 수신기(30)의 상기 DVI 비디오 입력 포트(30i)를 위한 상기 전도 패드(321)에 연결된 DVI 비디오 소스(18)로서, 상기 DVI 비디오 소스(18)는 (a) DVI 비디오가 상기 선택적인 디지털 수신기(30)의 상기 DVI 비디오 입력 포트(30i)를 위한 상기 전도 패드(321)에 인가되는 제1 상태와, (b) DVI 비디오가 상기 선택적인 디지털 수신기(30)의 상기 DVI 비디오 입력 포트(30i)를 위한 상기 전도 패드(321)에 인가되지 않는 제2 상태 중 하나의 상태에 있고, 이에 의해, (ⅰ) 만일 상기 선택적인 디지털 수신기(30)가 존재하고, 상기 리셋 입력 핀(39)이 개방되고, 상기 DVI 비디오 소스(18)가 상기 제1 상태에 있는 경우, 상기 선택적인 디지털 수신기(30)의 상기 스캔 검출 핀(40)은 논리 하이 상태이고, (ⅱ) 만일 상기 선택적인 디지털 수신기(30)가 존재하고, 상기 리셋 입력 핀(39)이 논리 하이이며, 상기 DVI 비디오 소스(18)가 상기 제2 상태에 있는 경우, 상기 선택적인 디지털 수신기(30)의 상기 스캔 검출 핀(40)은 논리 로우 상태인, DVI 비디오 소스(18)와,
    - 상기 IIC 인터페이스(42,43)를 통해 상기 아날로그 비디오 스위치(31)에 연결된 제어기(37)로서, (a) 상기 전원-온 이후에 상기 미리 결정된 시간 지속기간 동안, 상기 아날로그 비디오 스위치(31)의 상기 I/O 포트(31a, 5)의 상태를 결정하고, (ⅰ) 만일 상기 I/O 포트(31a, 5)가 논리 로우인 경우, 상기 선택적인 디지털 수신기(30)가 존재하는 것으로 간주하고, (ⅱ) 만일 상기 I/O 포트(31a, 5)가 논리 하이인 경우, 상기 선택적인 디지털 수신기(30)가 부재하는 것으로 간주하며, (b) 상기 전원-온 이후에 상기 미리 결정된 시간 지속기간 이후의 시간에서, 상기 아날로그 비디오 스위치(31)의 상기 I/O 포트(31a, 5)의 상태를 결정하고, (ⅰ) 만일 상기 I/O 포트(31a, 5)가 논리 하이인 경우, DVI 비디오가 존재하는 것으로 간주하고, (ⅱ) 만일 상기 I/O 포트(31a, 5)가 논리 로우인 경우, DVI 비디오가 부재하는 것으로 간주하는, 제어기(37)
    를 포함하는, 텔레비전 장치.
  16. 제 15항에 있어서,
    상기 선택적인 디지털 수신기(30)는 실리콘 이미지 타입(Silicon Image type) Sil907을 포함하는, 텔레비전 장치.
  17. 제 15항에 있어서,
    상기 아날로그 비디오 스위치(31)는 산요 일렉트릭 타입(Sanyo Electric type) LA79500 아날로그 스위치 집적 회로를 포함하는, 텔레비전 장치.
  18. 제 17항에 있어서,
    상기 저항(R1)은 3300 옴의 값을 갖는, 텔레비전 장치.
  19. 삭제
  20. 삭제
KR1020047015632A 2002-04-03 2003-04-01 비디오 디스플레이 장치 및 시스템 KR100959619B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US37001302P 2002-04-03 2002-04-03
US60/370,013 2002-04-03
US10/339,747 2003-01-09
US10/339,747 US7075586B2 (en) 2002-04-03 2003-01-09 Power-on detection of DVI receiver IC
PCT/US2003/009864 WO2003085953A2 (en) 2002-04-03 2003-04-01 Power-on detection of dvi receiver ic

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020097020380A Division KR100975931B1 (ko) 2002-04-03 2003-04-01 비디오 시스템 및 비디오 시스템을 동작시키는 방법

Publications (2)

Publication Number Publication Date
KR20040101383A KR20040101383A (ko) 2004-12-02
KR100959619B1 true KR100959619B1 (ko) 2010-05-27

Family

ID=28794276

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020047015632A KR100959619B1 (ko) 2002-04-03 2003-04-01 비디오 디스플레이 장치 및 시스템
KR1020097020380A KR100975931B1 (ko) 2002-04-03 2003-04-01 비디오 시스템 및 비디오 시스템을 동작시키는 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020097020380A KR100975931B1 (ko) 2002-04-03 2003-04-01 비디오 시스템 및 비디오 시스템을 동작시키는 방법

Country Status (9)

Country Link
US (1) US7075586B2 (ko)
EP (1) EP1491034B1 (ko)
JP (2) JP4633364B2 (ko)
KR (2) KR100959619B1 (ko)
CN (1) CN1656791B (ko)
AU (1) AU2003220612A1 (ko)
DE (1) DE60333443D1 (ko)
MX (1) MXPA04009707A (ko)
WO (1) WO2003085953A2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3745279B2 (ja) * 2002-01-16 2006-02-15 日本航空電子工業株式会社 Ｄｖｉ光延長ケーブル接続および外部電源入力確認システム
US8542258B2 (en) 2004-05-05 2013-09-24 Mstar Semiconductor, Inc. Apparatus and method for increasing pixel resolution of image using coherent sampling
KR100575790B1 (ko) * 2004-07-14 2006-05-03 엘지전자 주식회사 휴대폰의 심카드 장착 및 분리 방법
TWI260915B (en) * 2005-06-14 2006-08-21 Princeton Technology Corp Video player and electronic system utilizing the same
KR100713849B1 (ko) 2005-06-14 2007-05-04 삼성전자주식회사 디스플레이장치 및 그 제어방법
CN101385378A (zh) * 2006-02-10 2009-03-11 松下电器产业株式会社 无线通信系统
KR100751123B1 (ko) * 2006-08-01 2007-08-22 엘지전자 주식회사 복합 ｉｃ의 포트 활용장치 및 방법
JP4885706B2 (ja) * 2006-12-28 2012-02-29 富士通株式会社 表示装置の電源監視制御装置
US10928451B2 (en) 2018-09-14 2021-02-23 Dell Products L.P. Information handling system optional component detection and management
JP7481994B2 (ja) * 2018-12-17 2024-05-13 カシオ計算機株式会社 信号検出装置、信号検出方法及び信号検出プログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1063370A (ja) * 1996-08-19 1998-03-06 Sanyo Electric Co Ltd データロード回路
JPH10145696A (ja) * 1996-11-15 1998-05-29 Nec Home Electron Ltd テレビジョン画面表示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745944A (en) * 1980-09-02 1982-03-16 Toshiba Corp Semiconductor integrated circuit device
JPS61219990A (ja) * 1985-03-26 1986-09-30 株式会社東芝 表示制御装置
JPH02283466A (ja) * 1989-04-26 1990-11-20 Brother Ind Ltd プリンタ
US5134713A (en) * 1989-05-19 1992-07-28 Compaq Computer Corporation Coprocessor detection circuit
JPH03225546A (ja) * 1990-01-31 1991-10-04 Oki Electric Ind Co Ltd オプション基板の実装有無確認方法
GB9106372D0 (en) * 1991-03-26 1991-05-15 Thomson Consumer Electronics Microcomputer reset circuit
JP3198486B2 (ja) * 1992-03-11 2001-08-13 ソニー株式会社 Ａｖシステムのモニタ装置
JPH0659648A (ja) * 1992-05-27 1994-03-04 Toshiba Corp フレームバッファに画像データを格納するマルチメディア表示制御システム
JPH0664278A (ja) * 1992-08-12 1994-03-08 Casio Electron Mfg Co Ltd 画像形成装置
US5511986A (en) * 1994-02-23 1996-04-30 Molex Incorporated IC pack connector with detect switch
JP3392967B2 (ja) * 1994-12-27 2003-03-31 ペンタックス株式会社 スチルビデオカメラ
JP4031841B2 (ja) * 1995-09-05 2008-01-09 株式会社コダックデジタルプロダクトセンター デジタルカメラ
JPH09146508A (ja) * 1995-11-21 1997-06-06 Mitsubishi Electric Corp ビデオ入出力機能を有するｐｃカードシステム
FR2742870A1 (fr) * 1995-12-20 1997-06-27 Philips Electronics Nv Systeme de detection de presence d'un objet conducteur d'electricite, notamment un circuit integre present sur une carte a puce
JP2869373B2 (ja) * 1995-12-27 1999-03-10 パイオニア株式会社 双方向配信システム
JPH10187311A (ja) * 1996-12-27 1998-07-14 Hitachi Ltd 情報処理システム
JPH10233986A (ja) * 1997-02-21 1998-09-02 Hitachi Ltd 映像信号記録装置
JPH10250273A (ja) * 1997-03-17 1998-09-22 Toppan Printing Co Ltd Ｉｃカード
JP4375910B2 (ja) * 2000-02-15 2009-12-02 富士通株式会社 チューナー受信システム、チューナー受信用の制御ユニット、コンピュータ読み取り可能な記憶媒体、チューナー受信方法、およびチューナー受信プログラム
JP4613403B2 (ja) * 2000-08-25 2011-01-19 ソニー株式会社 画像表示装置及び方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1063370A (ja) * 1996-08-19 1998-03-06 Sanyo Electric Co Ltd データロード回路
JPH10145696A (ja) * 1996-11-15 1998-05-29 Nec Home Electron Ltd テレビジョン画面表示装置

Also Published As

Publication number Publication date
JP5265510B2 (ja) 2013-08-14
CN1656791B (zh) 2010-10-13
US7075586B2 (en) 2006-07-11
EP1491034B1 (en) 2010-07-21
AU2003220612A1 (en) 2003-10-20
DE60333443D1 (de) 2010-09-02
WO2003085953A3 (en) 2004-06-03
MXPA04009707A (es) 2005-01-11
JP2010134467A (ja) 2010-06-17
AU2003220612A8 (en) 2003-10-20
KR20090115233A (ko) 2009-11-04
EP1491034A2 (en) 2004-12-29
EP1491034A4 (en) 2008-06-18
CN1656791A (zh) 2005-08-17
US20030197808A1 (en) 2003-10-23
WO2003085953A2 (en) 2003-10-16
KR100975931B1 (ko) 2010-08-16
JP4633364B2 (ja) 2011-02-16
KR20040101383A (ko) 2004-12-02
JP2005522150A (ja) 2005-07-21

Similar Documents

Publication Publication Date Title
JP5265510B2 (ja) デジタル・ビジュアル・インタフェースレシーバ集積回路の電源オンの検出
US7839188B2 (en) Circuit for clearing CMOS information
US6920569B1 (en) Device configured as stand-alone or slave based on detection of power supply in a powered data bus system
US20060145731A1 (en) Signal generating circuit
KR100263951B1 (ko) 상호 연결 시스템용 장치
US20080126660A1 (en) Apparatus and method for interfacing electronic devices
US5936389A (en) Terminating resistance circuit
US5812120A (en) BNC/D-sub signal auto-selection circuit
KR101129006B1 (ko) 데이터 버스를 위한 능동 풀업 장치
US20050122131A1 (en) Termination enable: hardware and software controlled enable with detect
JPH098851A (ja) 信号伝送システム及び信号終端回路
US7173673B2 (en) Expanded switching of video/S-video signals by auto-sense apparatus designed to initiate switching of a different type of video signal and apparatus for emulating one type of signal by another type of signal to initiate said switching
US20060261848A1 (en) Tristate startup operating mode setting device
KR100727570B1 (ko) 전력 상승 조건을 위한 ３상태 회로
JP4903579B2 (ja) 携帯機器のためのオプション選択回路とその検知方法
JPH0434599Y2 (ko)
JP2003115757A (ja) インターフェース回路および信号伝送システム
US6378024B1 (en) Reduced microprocessor apparatus and method for device control system using impedance isolating expansion circuit
JPH07302143A (ja) 終端制御回路
JPH11504488A (ja) 複合入力及びｙ／ｃ分離入力の双方を有するくし形フィルタモジュール
JP2001313655A (ja) Ｉｅｅｅ１３９４バス解析方法及び装置
US20040139243A1 (en) Identification information acquisition apparatus, identification information output apparatus, identification system, and identification information acquisition method and program
CN101321297A (zh) 用以降低视频信号的接地噪声的电路以及相关方法
JPH06324773A (ja) Ｃｄ−ｉ再生装置の入力装置接続検出回路
JP2001282700A (ja) インタフェースカード、電子システム、及びインタフェースカードのインタフェース切り替え方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190430

Year of fee payment: 10