JP2003115757A - インターフェース回路および信号伝送システム - Google Patents

Abstract

(57)【要約】 【課題】 近年、ディジタル信号を送受信する上でＩＣ
間の信号伝送路に外来ノイズが混入して受信用ＩＣの誤
動作が生じ易くなっている。 【解決手段】 信号線３００に伝えられる伝送信号の電
位を基準電位と比較する電位比較手段１１と、該電位比
較手段の出力に応じて前記伝送信号のレベルが中間電位
にある時間を短縮する中間電位短縮手段１２，１３とを
備えるように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はインターフェース回
路および信号伝送システムに関し、特に、信号波形のな
まりや外来ノイズの影響により受信回路が誤動作するの
を改善したインターフェース回路および信号伝送システ
ムに関する。

【０００２】近年、様々な装置の多機能化に伴ってマイ
コンを始めとする各種ＩＣ（Integrated Circuit：半導
体チップ）は数多くの他のＩＣと接続する機会が増え、
そのインターフェース間の速度も高速化されつつある。
また、それら各種ＩＣを搭載するプリント配線基板にお
いては、例えば、クロック系の外来ノイズも多い環境下
にあり、また、使用する電源電圧も低消費電力化の要求
により低電圧化の方向に向かっている。さらに、不要輻
射（ＥＭＣ：Electro Magnetic Compatibility）対策と
して送信用ＩＣの出力端子に直列に抵抗を付加して高調
波を減らし、波形を鈍らせて信号伝送を行う手法も広く
行われている。これらのことは、ディジタル信号を送受
信する上でＩＣ間のインターフェースライン（信号伝送
路、信号線）に外来ノイズが混入し、受信用ＩＣがディ
ジタル信号をタイミングも含めて誤って受信する恐れが
生じ易い状況になりつつある。

【０００３】そこで、外来ノイズの影響を受けることな
く高速で正確な信号伝送を可能とするインターフェース
回路および信号伝送システムが要望されている。この高
速で正確な信号伝送は、例えば、プリント配線基板にお
けるＩＣ間だけでなく、例えば、サーバと主記憶装置と
いった匡体間、或いは、１つのＩＣ内における素子や回
路ブロック間での信号伝送においても必要とされてい
る。

【０００４】

【従来の技術】近年、プリント配線基板上のＩＣ間や匡
体間等において、外来ノイズの影響を受けることなく高
速で正確な信号伝送を行うことが求められている。

【０００５】図１は従来の信号伝送システムの例を説明
するための図であり、プリント配線基板上の送信用Ｉ
Ｃ、信号伝送路および受信用ＩＣを示すものである。図
１において、参照符号Ｖｃｃは高電位の電源線、ＧＮＤ
は低電位の電源線（接地）、２１０，２２０は送信用Ｉ
Ｃ、３００は信号伝送路（信号線）、そして、４１０，
４２０は受信用ＩＣを示している。また、参照符号２１
１は出力段トランジスタ、２１２はプルアップ抵抗、２
２１は出力段バッファ、２２２は出力抵抗、そして、３
０１は信号伝送路，各ＩＣの入出力および浮遊容量等を
まとめた寄生容量を示している。ここで、参照符号４１
１は、シュミットトリガ入力バッファを示している。

【０００６】送信用ＩＣ２１０は、トランジスタ２１１
によるオープンドレイン（オープンコレクタ）出力とさ
れており、その出力にはプルアップ抵抗２１２が設けら
れている。このようなオープンドレイン出力の送信用Ｉ
Ｃ２１０において、プルアップ抵抗２１２は、通常、数
ｋΩと高いため、信号伝送路３００において外来ノイズ
（例えば、クロック系ノイズ）の影響を受け易い。ま
た、信号伝送路３００（ＩＣ間インターフェース）にシ
ールド線を用いた場合、寄生容量３０１の値が大きくな
りその容量分による波形の鈍りも大きくなる。

【０００７】一方、送信用ＩＣ２２０は、出力バッファ
（アクティブ素子）２２１を使用して信号を出力する
が、この場合、例えば、不要輻射（ＥＭＣ）対策として
送信用ＩＣ２２０の出力端子と信号伝送路３００との間
に直列に出力抵抗２２２を挿入して高調波を低減するこ
とが行われる。この出力抵抗２２２は、通常、数百〜数
ＫΩとされるため、波形が鈍ることになる。

【０００８】すなわち、オープンドレイン出力でプルア
ップ抵抗や電流源によるディジタル信号のＩＣ間インタ
ーフェース、または、送信側の出力インピーダンスの高
いディジタル信号のＩＣ間インターフェースおいて、例
えば、信号が低レベル『Ｌ』から高レベル『Ｈ』になる
瞬間の立ち上がり時間は、プルアップ抵抗２１２または
出力抵抗２２２と寄生容量３０１とによるＲＣの時定数
で決定される。

【０００９】ここで、図２および図３を参照して、信号
波形の鈍りを説明する。

【００１０】図２は従来の信号伝送システムにおける課
題を説明するために行ったシミュレーションで使用した
回路を示す図であり、図３は従来の信号伝送システムに
おける課題を説明するために行ったシミュレーションの
結果を示す波形図である。

【００１１】図２に示されるように、本シミュレーショ
ンに使用した回路は、オープンドレインの出力ＩＣ（バ
ッファ）４１４の出力ＯＵＴと高電位（＋５ボルト）の
電源線Ｖｃｃとの間に３．３ＫΩのプルアップ抵抗４１
２を設けると共に、出力ＯＵＴと接地ＧＮＤとの間に寄
生容量３０１に相当する３３ｐＦの容量４１３を設け、
そして、バッファ４１４の入力に１．４ＭＨｚのパルス
を入力して出力波形の鈍りを観測したものである。

【００１２】すなわち、図３（ａ）に示されるようなバ
ッファ４１４の入力ＩＮに供給されたほぼ矩形の１．４
ＭＨｚの入力信号波形は、図３（ｂ）に示されるよう
に、バッファ４１４の出力に設けられたプルアップ４１
２および容量４１３により大きく鈍った波形として出力
される。

【００１３】この図３（ｂ）に示されるような鈍った出
力信号波形は、例えば、出力インピーダンスも高いこと
から外来ノイズの影響も受け易く、信号に外来ノイズが
重畳して受信用まで伝送されると、受信用ＩＣはその信
号をそのまま受信して、結果的に誤動作する（誤ったデ
ータの判定を行う）恐れがあった。

【００１４】再び、図１を参照して、上記のような受信
用ＩＣにおける誤動作を防止するために、従来の信号伝
送システムにおいては、例えば、プルアップ抵抗２１２
または出力抵抗２２２の値を小さく設定するか、或い
は、受信用ＩＣ４１０をシュミットトリガ入力バッファ
４１１として構成したり、受信用ＩＣ４２０の入力にシ
ュミットトリガバッファ４２１を挿入して対応してい
た。

【００１５】

【発明が解決しようとする課題】しかしながら、例え
ば、プルアップ抵抗２１２の値を小さく設定すると、送
信用ＩＣ２１０の出力（信号伝送路３００における信
号）が低レベル『Ｌ』の時は常にプルアップ抵抗２１２
と送信用ＩＣ２１０に電源電流が貫通している状態とな
り、この貫通電流が無駄に消費されることになる。さら
に、プルアップ抵抗２１２と送信用ＩＣ２１０に無駄な
発熱が発生し、また、プルアップ抵抗２１２の値を小さ
くし過ぎると、送信用ＩＣ２１０の内部素子（ＦＥＴ，
トランジスタ）の飽和特性により低レベル『Ｌ』を出力
する時に０ボルト近辺まで下がりきらなくなってしまう
可能性が発生する。

【００１６】また、例えば、出力抵抗２２２の値を小さ
く設定すると、ＥＭＣ対策の効果が無くなってしまうこ
とになる。

【００１７】さらに、受信用ＩＣ４１０をシュミットト
リガ入力バッファ４１１として構成する場合、使用した
いＩＣが必ずしもシュミットトリガ入力になっていると
は限らず、また、受信用ＩＣ４２０の入力にシュミット
トリガバッファ４２１を挿入する場合にも、端子が入力
にも出力にもなる双方向バッファに対しては挿入するこ
とができない（送信ができなくなる）といった問題があ
る。

【００１８】本発明は、上述した従来のインターフェー
ス回路および信号伝送システムにおける課題に鑑み、外
来ノイズの影響を受けることなく高速で正確な信号伝送
を可能とするインターフェース回路および信号伝送シス
テムの提供を目的とする。

【００１９】

【課題を解決するための手段】本発明の第１の形態によ
れば、信号線に伝えられる伝送信号の電位を基準電位と
比較する電位比較手段と、該電位比較手段の出力に応じ
て前記伝送信号のレベルが中間電位にある時間を短縮す
る中間電位短縮手段とを備えることを特徴とするインタ
ーフェース回路が提供される。

【００２０】本発明の第２の形態によれば、送信回路
と、受信回路と、該送信回路から該受信回路への伝送信
号を伝える信号伝送路とを有する信号伝送システムであ
って、前記信号伝送路に伝えられた伝送信号の電位を基
準電位と比較する電位比較手段と、該電位比較手段の出
力に応じて前記信号伝送路の特性を制御し、前記伝送信
号のレベル変化を加速する伝送路特性制御手段とを備え
ることを特徴とする信号伝送システムが提供される。

【００２１】ところで、図２および図３を参照して前に
説明したように、例えば、オープンドレイン出力の場
合、信号が低レベル『Ｌ』から高レベル『Ｈ』への立ち
上がり時間は、図３（ｂ）のように、プルアップ抵抗４
１２および容量４１３によるＲＣ時定数で決定される。
従って、信号の立ち上がり時間を短縮するためには、立
ち上がり時のみプルアップ抵抗４１２の値を小さくすれ
ばよい。立ち上がり時間が短縮されると、受信用ＩＣの
入力が高レベル『Ｈ』および低レベル『Ｌ』の中間電位
となる時間が短くなり、誤動作が生じ難くなる。

【００２２】本発明に係るインターフェース回路および
信号伝送システムは、例えば、信号伝送路の立ち上がり
時と高レベル『Ｈ』時のみ動作し、低レベル『Ｌ』時は
非動作となって抵抗（１３）には電流が流れない。その
ため、送信用ＩＣに流れる電流も少なくすることができ
る。また、本発明によれば、外来ノイズの影響を受ける
ことなく高速で正確な信号伝送を実現することができ
る。さらに、本発明では、送信または受信用ＩＣと信号
伝送路との間に出力抵抗を直列に挿入することなくイン
ターフェース回路を追加するだけでよいため、例えば、
双方向バッファに対しても適用することができる。

【００２３】図４は本発明に係るインターフェース回路
を適用した信号伝送システムの原理構成を示す図であ
る。参照符号Ｖｃｃは高電位の電源線、ＧＮＤは低電位
の電源線（接地）、２１０，２２０は送信用ＩＣ、３０
０は信号伝送路（信号線）、４０１，４０２，…は受信
用ＩＣ、そして、１はインターフェース回路を示してい
る。また、参照符号２１１は出力段トランジスタ、２１
２はプルアップ抵抗、２２１は出力段バッファ、２２２
は出力抵抗、そして、３０１は信号伝送路，各ＩＣの入
出力および浮遊容量等をまとめた寄生容量を示してい
る。

【００２４】図４において、前述した図１と同様に、送
信用ＩＣ２１０は、トランジスタ２１１によるオープン
ドレイン出力とされ、その出力にはプルアップ抵抗２１
２が設けられており、また、送信用ＩＣ２２０は、ＥＭ
Ｃ対策として出力バッファ２２１の出力（送信用ＩＣ２
２０の出力端子）と信号伝送路３００との間に直列に出
力抵抗２２２が挿入されている。なお、受信用ＩＣ４０
１，４０２，…は、信号伝送路３００を介して送信用Ｉ
Ｃ２１０，２２０からの信号（伝送信号）を受信する。

【００２５】本発明は、信号伝送システムにおける信号
伝送路３００に対してインターフェース回路１を設ける
だけでよく、このインターフェース回路１は、信号伝送
路３００における受信用ＩＣ側に設けるのが好ましく、
例えば、受信用ＩＣ４０１，４０２，…の入力部に設け
ることもできる。

【００２６】図４に示されるように、インターフェース
回路１は、電位比較手段１１、スイッチ手段１２、およ
び、抵抗手段１３を備え、信号伝送路３００と高電位の
電源線Ｖｃｃとの間に直列に設けられたスイッチ手段１
２および抵抗手段１３は中間電位短縮手段（伝送路特性
制御手段）を構成する。電位比較手段１１の負入力には
基準電位（基準電圧）Ｖrefが印加され、正入力に与え
られる信号伝送路３００の電位（伝送信号の電位）Ｖin
と比較される。ここで、基準電位Ｖrefは、信号電位Ｖi
nが高レベル『Ｈ』か低レベル『Ｌ』かを判断するため
の設定電位であり、電位比較手段１１は、信号電位Ｖin
が基準電位Ｖrefを超えた場合にのみスイッチ１２を動
作（オン）させて、伝送信号のレベル変化を加速し、或
いは、伝送信号のレベルが中間電位にある時間を短縮
し、誤動作を生じ難くする。

【００２７】抵抗手段１３は、送信用ＩＣ２１０（２２
０）が低レベル『Ｌ』となった時に過電流が流れるのを
防止し、送信用ＩＣが低レベル『Ｌ』となった時に瞬間
的に電流が流れた場合でも受信用ＩＣ４０１（４０２）
が低レベル『Ｌ』となる電圧が得られるように電流を制
限するためのものであり、抵抗または電流源により構成
することができる。

【００２８】図５は従来および本発明に係る信号伝送シ
ステムにおける立ち上がり波形を比較して示す図であ
り、図５（ａ）は従来の波形を示し、また、図５（ｂ）
は本発明の波形を示している。なお、図５（ａ）の従来
の信号伝送システムにおける立ち上がり波形は、前述し
た図３（ｂ）の鈍った波形に相当する。

【００２９】図５（ａ）に示されるように、従来、伝送
信号が低レベル『Ｌ』から高レベル『Ｈ』に立上ると
き、例えば、信号伝送路３００におけるプルアップ抵抗
２１２（出力抵抗２２２）の抵抗値および寄生容量３０
１の容量値によるＲＣの時定数による鈍った波形Ｌ１
（例えば、立ち上がり時間ＴＴ０）となる。

【００３０】これに対して、本発明によれば、電位比較
手段１１により信号電位Ｖinと基準電位Ｖrefが比較さ
れ、信号伝送路３００の信号電位Ｖinが基準電位Ｖref
を超えた場合にはスイッチ１２をオンさせて、抵抗手段
１３を介して信号伝送路３００に高電位電源線Ｖｃｃを
接続する。すなわち、図５（ｂ）に示されるように、信
号電位Ｖinが基準電位Ｖrefを超えない場合には、信号
電位Ｖinは、図５（ａ）の従来の立ち上がり曲線Ｌ０と
同様の曲線Ｌ１のように変化するが、信号電位Ｖinが基
準電位Ｖrefを超えると、信号伝送路３００には、抵抗
手段１３（および、スイッチ手段１２）を介して高電位
電源線Ｖｃｃが接続され、信号伝送路３００の電位（信
号電位Ｖin）は、伝送信号のレベル変化を加速するよう
な或いは中間電位にある時間を短縮するような曲線Ｌ２
に沿って急峻に変化する。その結果、信号電位Ｖinが低
レベル『Ｌ』から高レベル『Ｈ』に変化する全体として
の立ち上がり時間も従来のＴＴ０からＴＴ１へと大幅に
短縮される。

【００３１】図６は本発明に係るインターフェース回路
を適用した信号伝送システムの動作を従来例と比較する
ために使用した回路を示す図であり、前述した図５のよ
うな信号波形に対して外来ノイズが重畳した場合をシミ
ュレーションするためのものである。

【００３２】図７および図８は本発明に係るインターフ
ェース回路を適用した信号伝送システムの動作を従来例
と比較して示す図であり、図６に示す回路を使用して観
測点ＡおよびＢにおける波形を測定して示すものであ
る。ここで、図６から明らかなように、観測点Ａは、受
信用ＩＣ（入力バッファ）４００の入力個所であり、観
測点Ｂは受信用ＩＣ４００の出力個所である。また、図
７（ａ）および図８（ａ）に示す従来の信号伝送システ
ムにおける波形図は、図６の回路において、インターフ
ェース回路１を削除してシミュレーションしたものであ
り、また、図７（ｂ）および図８（ｂ）に示す本発明の
信号伝送システムにおける波形図は、図６の回路のよう
に、信号伝送路３００に対してインターフェース回路１
を設けてシミュレーションしたものである。

【００３３】図６において、参照符号１はインターフェ
ース回路、２００は送信用ＩＣ（出力バッファ）、３０
０は信号伝送路（信号線）、４００は受信用ＩＣ（入力
バッファ）、５０１はパルス発生回路、５０２はプルア
ップ抵抗、５０３は負荷容量、そして、５０４は外来ノ
イズを模擬するための信号発生器を示す。ここで、プル
アップ抵抗５０２は３．３ＫΩに設定され、また、負荷
容量５０３は３３ｐＦに設定されている。さらに、信号
発生器５０４は、図７の場合には、２０ＭＨｚの矩形波
（単一周波数のノイズ）を発生し、また、図８の場合に
は、様々な周波数成分を含むランダムノイズを発生す
る。

【００３４】図７（ａ）および図７（ｂ）の観測点Ｂに
おける波形を比較すると、本発明（インターフェース回
路１を設けたもの）では、『Ｈ』→『Ｌ』→『Ｈ』→…
と何度か繰り返される回数が減少しているのが判る。さ
らに、図８（ａ）および図８（ｂ）の観測点Ｂにおける
波形の比較から明らかなように、本発明（図８（ｂ）：
インターフェース回路１を設けたもの）は、従来例（図
８（ａ）：インターフェース回路１を削除したもの）に
比較して、誤動作領域の時間幅がＴＥ０からＴＥ１へと
大幅に減少していることが判る。このように、図７およ
び図８のいずれの結果からも、本発明のように、信号伝
送路３００に対してインターフェース回路１を設けるこ
とにより、ノイズの影響による誤動作の改善が確認でき
る。

【００３５】

【発明の実施の形態】以下、本発明に係るインターフェ
ース回路および信号伝送システムの実施例を添付図面に
従って詳述する。

【００３６】図９〜図１１は本発明に係るインターフェ
ース回路を適用した信号伝送システムの第１〜第３の実
施例を示す図である。これら図９〜図１１において、参
照符号Ｖｃｃは高電位の電源線、ＧＮＤは低電位の電源
線（接地）、２１０は送信用ＩＣ、２１２はプルアップ
抵抗、３００は信号伝送路（信号線）、４０１は受信用
ＩＣ、そして、１はインターフェース回路を示してい
る。

【００３７】図９に示されるように、本第１実施例の信
号伝送システムにおいて、インターフェース回路１は、
ｎｐｎバイポーラトランジスタ１１１、ｐｎｐバイポー
ラトランジスタ１１２、ダイオード１１３，１１４およ
び抵抗１１５〜１１８を備えて構成されている。ここ
で、例えば、プルアップ抵抗２１２は３．３ＫΩ、抵抗
１１５および１１７は４７０Ω、抵抗１１６は２．２Ｋ
Ω、そして、抵抗１１８は１００ＫΩに設定することが
できる。

【００３８】トランジスタ１１１のエミッタと低電位電
源線ＧＮＤとの間に直列に設けられた２つの順方向のダ
イオード１１３，１１４は、基準電圧Ｖref（例えば、
約２Ｖ）を生成するものであり、トランジスタ１１１
は、抵抗１１６を介してベースに与えられる信号伝送路
３００の電位と上記エミッタの電位（基準電圧）Ｖref
を比較する。そして、トランジスタ１１１は、信号伝送
路３００の電位（ベース電位）が基準電圧Ｖref（エミ
ッタ電位）を超えるとオンして、トランジスタ１１２の
ベース電位が引き下げられて該トランジスタ１１２もオ
ンし、そのコレクタ電位は高電位電源線の電位（Ｖｃ
ｃ）となり、その結果、抵抗１１５を介して接続された
信号伝送路３００の電位が急速にＶｃｃの近くの電位に
引き上げられる。

【００３９】これにより、信号伝送路３００の電位が高
レベル『Ｈ』でも低レベル『Ｌ』でもない中間電位にあ
る時間が短縮され、送受信時の誤動作が改善される。ま
た、このとき、信号伝送路３００は、抵抗１１５および
トランジスタ１１２を介して高電位電源線Ｖｃｃに接続
されることになるため、信号伝送路３００のインピーダ
ンスの値が小さくなり、そのライン自身が外来ノイズの
影響を受け難くなることに繋がる。

【００４０】図１０（ａ）に示されるように、本第２実
施例の信号伝送システムにおいて、インターフェース回
路１は、バッファゲートＩＣ（バッファ）１２１、ダイ
オード１２２および抵抗１２３を備えて構成されてい
る。図１０（ｂ）に示されるように、バッファ１２１
は、直列接続された２つのインバータ１２１１および１
２１２で構成されている。なお、例えば、バッファゲー
トＩＣ（１２１）として、基準電位（Ｖref）を内蔵し
たコンパレータＩＣを用いて構成することもできる。

【００４１】バッファゲートＩＣ（コンパレータＩＣ）
１２１は、その特性によりほぼ基準電位Ｖrefが決まっ
ており（例えば、Ｖｃｃ＝５Ｖで７４ＨＣＴシリーズを
使用した場合、入力電位が２Ｖ以上になると動作す
る）、その電位を超えると動作するので電位比較手段は
バッファゲートＩＣ１２１内蔵されていることに相当す
る。ダイオード１２２は、バッファゲートＩＣ１２１が
動作したときだけ抵抗１２３を介して高レベル『Ｈ』の
出力を信号伝送路３００に接続し、また、バッファゲー
トＩＣ１２１の出力が低レベル『Ｌ』の時は、この出力
と抵抗１２３（信号伝送路３００）を非導通とするため
に切り離すことに相当する。

【００４２】図１１に示されるように、本第３実施例の
信号伝送システムにおいて、インターフェース回路１
は、演算増幅器（オペアンプ）１３１、ダイオード１３
２、および抵抗１３３〜１３５を備えて構成されてい
る。なお、オペアンプ１３１は、基準電位Ｖrefが与え
られたコンパレータＩＣにより構成することもできる。

【００４３】オペアンプ１３１の負入力には基準電位Ｖ
refが印加されるが、この基準電位Ｖrefは、高電位電源
線Ｖｃｃと低電位電源線（接地）ＧＮＤとの間に直列に
設けられた抵抗１３４および１３５による抵抗分割とし
て与えられる。なお、ダイオード１３２および抵抗１３
３は、上述した第２実施例におけるダイオード１２２お
よび抵抗１３３に対応する。

【００４４】このように、本第３実施例によれば、基準
電位Ｖrefを抵抗１３４および１３５によって分割した
電位として設定するため、細かい電位調整が可能とな
る。

【００４５】上述したように、本発明の各実施例によれ
ば、オープンドレイン出力等のプルアップ抵抗や電流源
により構成されたディジタル信号のＩＣ間において、或
いは、送信側の出力インピーダンスの高いディジタル信
号のＩＣ間において、送受信の誤動作を低減することが
できる。また、本発明のインターフェース回路（１）
は、既存の信号伝送システムに対して単に追加するだけ
でよいため、例えば、スペースさえあれば完成されたプ
リント配線基板においても後から追加することが可能で
あり、逆に、予め搭載しておいてノイズ環境に問題がな
いことを確認した後にインターフェース回路（１）を削
除することもできる。さらに、既存のシュミットトリガ
入力バッファ（４１１）を用いた受信用ＩＣに対して本
発明のインターフェース回路（１）を併用することによ
り、外来ノイズマージンをより一層向上させることも可
能である。

【００４６】上述した各実施例およびシミュレーション
等は単なる例であり、様々に変形することができ、ま
た、本発明は、信号伝送路３００のレベルが低レベル
『Ｌ』から高レベル『Ｈ』へ変化する場合だけでなく、
高レベル『Ｈ』から低レベル『Ｌ』に変化する場合にも
適用することができる。この場合、信号伝送路３００の
レベルが基準電位Ｖrefよりも低くなる（超える）と、
信号伝送路３００の電位をＧＮＤに急速に引き下げるこ
とになる。

【００４７】（付記１） 信号線に伝えられる伝送信号
の電位を基準電位と比較する電位比較手段と、該電位比
較手段の出力に応じて前記伝送信号のレベルが中間電位
にある時間を短縮する中間電位短縮手段とを備えること
を特徴とするインターフェース回路。

【００４８】（付記２） 付記１に記載のインターフェ
ース回路において、前記中間電位短縮手段は、第１の電
源手段と前記信号線との間に直列に設けられたスイッチ
手段および抵抗手段を備え、前記電位比較手段の出力に
より該スイッチ手段のオン／オフ制御を行うことを特徴
とするインターフェース回路。

【００４９】（付記３） 付記２に記載のインターフェ
ース回路において、前記中間電位短縮手段は、前記伝送
信号の電位が前記基準電位を超えているときにのみ動作
することを特徴とするインターフェース回路。

【００５０】（付記４） 付記３に記載のインターフェ
ース回路において、前記スイッチ手段は、前記伝送信号
の電位が前記基準電位を超えたときにオンすることを特
徴とするインターフェース回路。

【００５１】（付記５） 付記２に記載のインターフェ
ース回路において、前記電位比較手段は、第１のトラン
ジスタで構成され、且つ、前記スイッチ手段は、第２の
トランジスタで構成されることを特徴とするインターフ
ェース回路。

【００５２】（付記６） 付記２に記載のインターフェ
ース回路において、前記電位比較手段は、バッファゲー
トで構成されることを特徴とするインターフェース回
路。

【００５３】（付記７） 付記２に記載のインターフェ
ース回路において、前記電位比較手段は、コンパレータ
で構成されることを特徴とするインターフェース回路。

【００５４】（付記８） 付記２に記載のインターフェ
ース回路において、前記電位比較手段は、演算増幅器で
構成されることを特徴とするインターフェース回路。

【００５５】（付記９） 送信回路と、受信回路と、該
送信回路から該受信回路への伝送信号を伝える信号伝送
路とを有する信号伝送システムであって、前記信号伝送
路に伝えられた伝送信号の電位を基準電位と比較する電
位比較手段と、該電位比較手段の出力に応じて前記信号
伝送路の特性を制御し、前記伝送信号のレベル変化を加
速する伝送路特性制御手段とを備えることを特徴とする
信号伝送システム。

【００５６】（付記１０） 付記９に記載の信号伝送シ
ステムにおいて、前記伝送路特性制御手段は、第１の電
源手段と前記信号伝送路との間に直列に設けられたスイ
ッチ手段および抵抗手段を備え、前記電位比較手段の出
力により該スイッチ手段のオン／オフ制御を行うことを
特徴とする信号伝送システム。

【００５７】（付記１１） 付記１０に記載の信号伝送
システムにおいて、前記伝送路特性制御手段は、前記伝
送信号の電位が前記基準電位を超えているときにのみ動
作することを特徴とする信号伝送システム。

【００５８】（付記１２） 付記１１に記載の信号伝送
システムにおいて、前記スイッチ手段は、前記伝送信号
の電位が前記基準電位を超えたときにオンすることを特
徴とする信号伝送システム。

【００５９】（付記１３） 付記１０に記載の信号伝送
システムにおいて、前記電位比較手段は、第１のトラン
ジスタで構成され、且つ、前記スイッチ手段は、第２の
トランジスタで構成されることを特徴とする信号伝送シ
ステム。

【００６０】（付記１４） 付記１０に記載の信号伝送
システムにおいて、前記電位比較手段は、バッファゲー
トで構成されることを特徴とする信号伝送システム。

【００６１】（付記１５） 付記１０に記載の信号伝送
システムにおいて、前記電位比較手段は、コンパレータ
で構成されることを特徴とする信号伝送システム。

【００６２】（付記１６） 付記１０に記載の信号伝送
システムにおいて、前記電位比較手段は、演算増幅器で
構成されることを特徴とする信号伝送システム。

【００６３】

【発明の効果】以上、詳述したように、本発明によれ
ば、外来ノイズの影響を受けることなく高速で正確な信
号伝送を可能とするインターフェース回路および信号伝
送システムを提供することができる。

【図面の簡単な説明】

【図１】従来の信号伝送システムの例を説明するための
図である。

【図２】従来の信号伝送システムにおける課題を説明す
るために行ったシミュレーションで使用した回路を示す
図である。

【図３】従来の信号伝送システムにおける課題を説明す
るために行ったシミュレーションの結果を示す波形図で
ある。

【図４】本発明に係るインターフェース回路を適用した
信号伝送システムの原理構成を示す図である。

【図５】従来および本発明に係る信号伝送システムにお
ける立ち上がり波形を比較して示す図である。

【図６】本発明に係るインターフェース回路を適用した
信号伝送システムの動作を従来例と比較するために使用
した回路を示す図である。

【図７】本発明に係るインターフェース回路を適用した
信号伝送システムの動作を従来例と比較して示す図（そ
の１）である。

【図８】本発明に係るインターフェース回路を適用した
信号伝送システムの動作を従来例と比較して示す図（そ
の２）である。

【図９】本発明に係るインターフェース回路を適用した
信号伝送システムの第１実施例を示す図である。

【図１０】本発明に係るインターフェース回路を適用し
た信号伝送システムの第２実施例を示す図である。

【図１１】本発明に係るインターフェース回路を適用し
た信号伝送システムの第３実施例を示す図である。

【符号の説明】

１…インターフェース回路 １１…電位比較手段（比較回路） １２…スイッチ手段（スイッチ） １３…抵抗手段（抵抗） ２００，２１０，２２０…送信用ＩＣ ４０１，４０２，４０３，…；４００，４１０，４２０
…受信用ＩＣ ３００…信号伝送路（信号線） ３０１…寄生容量 Ｖｃｃ…高電位電源手段（高電位電源線） ＧＮＤ…低電位電源手段（低電位電源線；接地）

Claims (5)

【特許請求の範囲】
1. 【請求項１】 信号線に伝えられる伝送信号の電位を基
   準電位と比較する電位比較手段と、 該電位比較手段の出力に応じて前記伝送信号のレベルが
   中間電位にある時間を短縮する中間電位短縮手段とを備
   えることを特徴とするインターフェース回路。
2. 【請求項２】 請求項１に記載のインターフェース回路
   において、前記中間電位短縮手段は、第１の電源手段と
   前記信号線との間に直列に設けられたスイッチ手段およ
   び抵抗手段を備え、前記電位比較手段の出力により該ス
   イッチ手段のオン／オフ制御を行うことを特徴とするイ
   ンターフェース回路。
3. 【請求項３】 請求項２に記載のインターフェース回路
   において、前記中間電位短縮手段は、前記伝送信号の電
   位が前記基準電位を超えているときにのみ動作すること
   を特徴とするインターフェース回路。
4. 【請求項４】 請求項３に記載のインターフェース回路
   において、前記スイッチ手段は、前記伝送信号の電位が
   前記基準電位を超えたときにオンすることを特徴とする
   インターフェース回路。
5. 【請求項５】 送信回路と、受信回路と、該送信回路か
   ら該受信回路への伝送信号を伝える信号伝送路とを有す
   る信号伝送システムであって、 前記信号伝送路に伝えられた伝送信号の電位を基準電位
   と比較する電位比較手段と、 該電位比較手段の出力に応じて前記信号伝送路の特性を
   制御し、前記伝送信号のレベル変化を加速する伝送路特
   性制御手段とを備えることを特徴とする信号伝送システ
   ム。