MXPA04009707A - Deteccion de activacion de un circuito integrado de receptor de interfase de video digital. - Google Patents

Abstract

Una television (TV) incluye un tablero de circuito (PCB) en donde un circuito integrado (IC) de receptor de interfase de video digital (DVI) opcionalmente puede ser montado, y tambien incluye otras fuentes de video. La TV incluye un procesador o controlador que controla su operacion, y tambien incluye un conmutador analogico acoplado a las fuentes analogicas y al PCB en el receptor, para la conmutacion entre las fuentes de video. Un puerto de exploracion del circuito integrado esta acoplado a traves de un resistor a un puerto de I/O de proposito general (GPIO) del conmutador, para indicar la presencia del video DVI. El resistor tiene un valor que coloca una logica baja en el puerto de GPIO cuando el receptor operacional esta presente, y que permite que el puerto de GPIO sea llevado a un valor alto cuando esta ausente. Un controlador determina la presencia o ausencia de un circuito integrado de DVI opcional examinando el estado logico del puerto de GPIO.

Description

DETECCION DE ACTIVACION DE UN CIRCUITO INTEGRADO DE RECEPTOR DE INTERFASE DE VIDEO DIGITAL REFERENCIA CRUZADA A LA SOLICITUDES RELACIONADAS Esta solicitud reclama el beneficio de la prioridad de la solicitud provisional 60/370,013, presentada el 3 de Abril del 2002.

CAMPO DE LA INVENCION Esta invención se encuentra en el campo de presentación de vídeo, y una modalidad está en el campo de televisión.

ANTECEDENTES DE LA INVENCION Los receptores de televisión modernos y otros dispositivos de presentación de vídeo son vendidos en un ambiente que es altamente competitivo tanto por el costo como por excelencia técnica. Consecuentemente, es muy importante proporcionar varias funciones con las técnicas menos costosas. Continua siendo deseable proporcionar receptores de televisión con sintonizadores para la recepción de señales de radio frecuencia, así como de una antena o de un sistema de televisión por cable. Además, muchos receptores de televisión están equipados con puertos de entrada de vídeo para aceptar varias formas de vídeo analógico de banda de base tal como vídeo S, RGB, o vídeo mixto. Estas entradas lo hacen conveniente para presentar el vídeo a partir de fuentes tales como videocámaras.

Se ha desarrollado una Interfase Visual Digital (DVI), por el grupo de trabajo de presentación digital, Attn. DDWG Administrator, M//s JF3-362, 2111 NE 25th Avenue, Hillsboro, OR 97124-5961. La especificación de DVI está disponible en línea en la dirección www.ddwg.org, y se dirige a una conexión digital de alta velocidad para datos visuales. Podría ser deseable proporcionar receptores de televisión y monitores con la capacidad adicional de aceptar y procesar vídeo de DVI, para permitir el vídeo DVI, así como para reproductores de disco de vídeo, que sean vistos. Entre los grupos que están disponibles para utilizarse con la interfase de DVI se encuentran un receptor de D Vl/controlador de CRT de circuito integrado, el cual convierte las señales de DVI a señales de vídeo analógicas y de sincronización 2H. Este receptor de DVI de circuito integrado es del tipo Sil 907 o S i 1 907, fabricado por Silicon Image, Inc., de Sunnyvale, CA. Se debe observar que "2H" representa una frecuencia igual al doble de la frecuencia horizontal de NTSC estándar de aproximadamente 15,734 Hz. Por razones de costo y fabricación, no todos lo receptores de televisión pueden ser equipados con receptores de DVI. Una forma no costosa para hacer una variedad de receptores de televisión es utilizar un tablero de circuito impreso común para la porción de procesamiento principal de todos los receptores de televisión de un grupo de receptores relacionados, y simplemente "excluir" el receptor de DVI de aquellos tableros de circuito impreso que están destinados para utilizarse en receptores de televisión de precio bajo. La colocación de componentes eléctricos en un tablero de circuito impreso se conoce como "población" y mientras que la "despoblación" estrictamente hablando puede sugerir una remoción real de un componente, y también se puede aplicar a una falla intencional de colocar un componente dado en el tablero durante el ensamble. De esta manera, una forma para hacer un modelo dado de un receptor de televisión es tener un tablero de circuito impreso común para una porción de procesamiento y ya sea poblar o despoblar el tablero con el receptor de DVI, de acuerdo con el subgrupo deseado del modelo. Muchos receptores de televisión incluyen controladores a base de microprocesadores. Con el fin de que varios subgrupos de un modelo dado operen, el microprocesador o controlador debe saber si un componente particular, tal como el receptor de DVI, está instalado o no instalado, de manera que se puede efectuar un control apropiado. Si el receptor de DVI está instalado, el microprocesador también necesita saber si el vídeo de DVI está presente o en realidad está aplicado al sistema de circuito de DVI instalado.

COMPENDIO DE LA INVENCION Un aparato de presentación de vídeo de acuerdo con un aspecto de la invención comprende un procesador de señal que tiene una entrada para procesar uno de información de video e información de audio. Se proporciona un detector para generar en una terminal, durante un primer intervalo, una señal que es selectivamente indicativa de una presencia del detector, cuando el detector está presente, y de una ausencia del detector, cuando el detector está ausente. El detector, cuando está presente, es responsable de la señal de entrada para generarse en la misma terminal, durante un segundo intervalo que es diferente del primer intervalo, una señal que es selectivamente indicativa de la presencia en la entrada de una señal de entrada, cuando la señal de entrada está presente, y de una ausencia de la señal de entrada, cuando la señal de entrada está ausente. Un controlador sensible a las señales que son generadas en la terminal, controla un modo de operación del procesador de señal. En una versión de este aspecto de la invención, tanto el detector como al menos una porción del procesador de señal están incluidos en un circuito integrado común. La señal de entrada puede comprender una señal de DVI. El detector puede ser sensible a una señal de selección durante un Intervalo de tiempo de arranque, para la generación de la señal que es indicativa de la presencia y ausencia, respectivamente, del detector. El detector del aparato de presentación de vídeo puede incluir un semiconductor que activamente dirige la terminal, durante el primer intervalo, cuando el detector está presente, y en donde una señal es generada en la terminal en una forma pasiva, cuando el detector está ausente. La señal que es indicativa de ausencia del detector es generada por un resistor de arranque.

BREVE DESCRIPCION DE LOS DIBUJOS La Figura 1 es un diagrama es un diagrama de bloque simplificado de un receptor de televisión de acuerdo con un aspecto de la invención; y La Figura 2 incluye la Figura 2a, la cual es una línea de tiempo que representa la aplicación de voltaje de energización después de la activación, la Figura 2b, la cual es una línea de tiempo que representa la señal de activación, la Figura 2c, la cual es una línea de tiempo que representa la señal de GPIO en presencia de un circuito integrado de receptor de DVI y un vídeo de DVI, la Figura 2d, la cual es una línea de tiempo que representa la señal GPIO en presencia de un circuito integrado del receptor de DVI y sin un vídeo de DVI, y la Figura 2e, la cual es una línea de tiempo que representa la señal GPIO en ausencia de un circuito integrado de receptor de DVI.

DESCRIPCION DE LA INVENCION En la Figura 1, un receptor de televisión designado generalmente con el número 10 incluye un dispositivo de presentación 12, el cual presenta el contenido del vídeo que llega al receptor de televisión 10 a través de un puerto de entrada 14 de radio frecuencia (RF), a través de un puerto de vídeo analógico 16, o un puerto de DVI digital 18. La señal de RF si se aplica al puerto de RF 14, es acoplada a un bloque 20, el cual representa un sintonizador, amplificador de frecuencia intermedia (IF) y desmodulador, todos bien conocidos en la técnica, para seleccionar un portador de RF, y para extraer señales de vídeo analógicas de ese portador. El vídeo analógico resultante, si está presente, es aplicado a través de una trayectoria de señal 22 h hacia un puerto de entrada 31b de un conmutador de vídeo analógico designado con 31. El vídeo analógico, el cual no está modulado a través de un portador de RF, puede ser aplicado a través del puerto de entrada 16 y otra trayectoria de vídeo analógico 17 hacia otro puerto de entrada 31c del conmutador de vídeo 31. Una de las señales de vídeo analógico seleccionadas es acoplada a partir de un puerto de salida 31o del conmutador analógico 31 al procesamiento y exploración de vídeo convencionales, ilustrados como el bloque 50, para producir una presentación en el dispositivo de presentación 12. Si están disponibles señales digitales DVI, estas pueden ser aplicadas a través del puerto 18 y una trayectoria de circuito impreso o almohadilla 32^ eléctricamente conductora de un tablero de circuito impreso 8 del receptor de televisión 10 de la Figura 1 hacia un puerto de entrada 30¡ de un receptor de DVI de circuito integrado 30, el cual es del tipo Si 1907. El receptor de DVI de circuito integrado 30 es energizado a través de un voltaje directo aplicado a su terminal de entrada Vcc 30v. Como se mencionó, el receptor de DVI de circuito integrado 30 puede estar ya se a instalado o no instalado en cualquier receptor particular. El receptor de DVI de circuito integrado 30, cuando está presente en el receptor de televisión 10, recibe el vídeo de DVI de almohadillas conductoras de entrada 32, del tablero de circuito impreso 8 en sus pares de patas 2, 3; 51, 52; 48, 49; 5, 6, y convierte en vídeo digital a vídeo analógico, el cual queda disponible en una almohadilla conductora de salida de circuito impreso 322 para uso adicional. Si el conmutador analógico es capaz de manejar el vídeo de alta definición producido en el puerto 322 de circuito integrado 30 del receptor de DVI, la señal analógica puede estar acoplada a un puerto de entrada de señal analógica del circuito integrado 31 del conmutador. En la modalidad ilustrada, el circuito integrado 31 del conmutador no está clasificado para usarse con el video de DVI, el cual está en dos H, de manera que el vídeo de DVI es dirigido del puerto de salida de vídeo analógico 322 del circuito integrado de receptor de DVI 30 a través de una trayectoria 35 hacia otro conmutador analógico ilustrado con un bloque 41, y de ahí al bloque de procesamiento y exploración de vídeo 50. Por otro lado, si el circuito integrado de receptor de DVI 30 no está instalado, cualquier vídeo de DVI que pueda ser aplicado al puerto 18 no va más allá que la almohadilla conductora 32!. Si está instalado, el receptor de DVI 30 también incluye una pata de detección de exploración 40, en donde un alto nivel lógico aparece durante la operación cuando el vídeo DVI está presente, y en donde un bajo nivel lógico aparece cuando el vídeo de DVI no está presente. La almohadilla de circuito impreso 323 está conectada a través de un resistor de acoplamiento R1 a la pata de entrada/salida de propósito general (GPIO) 5 del circuito integrado de conmutador 31. El receptor de DVI 30 además incluye una pata de restablecimiento 39, la cual, de acuerdo con el fabricante, debe ser mantenida en un bajo nivel durante por lo menos 100 nanosegundos (ns) después de la activación para seleccionar el modo apropiado del circuito de des-variaciones interno. Para la protección de contenido digital de anchura de banda alta, la pata de restablecimiento 39 debe ser conectada a un circuito de activación externo, el cual hace que la señal de la pata 39 se haga alta después del periodo bajo requerido. En una modalidad particular, un circuito integrado de conmutación de puertos múltiples, ¡lustrado como un bloque 31, es un conmutador de audio-vídeo de 3-salida 6-salida de tipo LA 79500, fabricado por Sanyo Electric Co. La señal de detección de exploración producida en la pata 40 del circuito integrado de receptor de DVI 30 es aplicada, a través de una almohadilla conductora 323 hacia un puerto de entrada 31a del circuito integrado de conmutación 31, correspondiendo a una pata de entrada-salida de propósito general (GPIO) 5 del circuito integrado 31. Como se ilustra en la Figura 1, la pata 5 del circuito- integrado de conmutación 31 está internamente conectada a través de un resistor de arranque designado como 31P al suministro de Vcc 2 de 12 voltios. El vídeo estándar seleccionado es acoplado al puerto de salida de vídeo seleccionado 31o para aplicación a otro procesamiento de vídeo y generación de exploración, ilustrado conjuntamente como el bloque 50, y para una presentación final por parte del dispositivo 12. Un sistema de control 37, ilustrado en la Figura 1 conteniendo un microprocesador (:P) 37 P, está acoplado a varias porciones del aparato de televisión 10 para su control, y en particular está acoplado a través de un colector común l2C 3 de tipo Philips estándar a la pata CLK 42 y a la pata de datos 43 del circuito integrado de conmutación 31, para la verificación y el control del conmutador. Un atributo del circuito integrado de receptor de DVI 30 de la Figura 1 es que, en respuesta a una lógica baja activa aplicada a la pata de entrada de restablecimiento 39 del circuito integrado de receptor de DVI 30, el estado de la pata de detección de exploración 40 es forzado a un estado de baja lógica. Los atributos de activación del receptor de circuito integrado de DVI 30 se utilizan para determinar la presencia o ausencia del circuito integrado en el receptor de televisión 10. De acuerdo con un aspecto de la invención, una disposición de restablecimiento de activación ilustrada como el bloque 34 en la Figura 1, produce una señal de restablecimiento de activación (POR), la cual tiene un bajo nivel de lógica activa durante un intervalo inicial después de la activación, y, después del intervalo inicial, se dirige hacia una alta impedancia o un alto estado de lógica inactiva. El intervalo inicial durante el cual la señal de POR está en un nivel bajo de lógica activa es el intervalo tO a t8 en la Figura 2. El término "Figura 2" se 1 o toma para representar la agrupación de las Figuras 2a, 2b, 2c, 2d, y 2e. Más particularmente, en la activación ilustrada con relación al intervalo de tiempo tO a t2 de la Figura 2, los voltajes aplicados Ved y Vcc2, cualquiera de los cuales está presentado por la forma de onda 210, son aplicados a los circuitos integrados 30 y 31, respectivamente, de la Figura 1. Después del tiempo t2 de la Figura 2, se considera que el voltaje aplicado 210 ha alcanzado su valor total, de manera que los circuitos integrados son operacionales. La señal de restablecimiento de activación (POR) dependiente de tiempo se ¡lustra como 212 en la Figura 2b. La señal POR 212 está en un nivel bajo activo a partir del tiempo tO hasta el tiempo t8 en la Figura 2, y toma un alto nivel lógico inactivo (un circuito abierto) en todo momento después. De acuerdo con un aspecto de la invención, una determinación de la presencia o ausencia del circuito integrado de receptor de DVI 30 y del tablero de circuito impreso 8 de la Figura 1 se hace en un tiempo, tal como el tiempo t6, estando entre los tiempo tO y t8 de la Figura 2. Más particularmente, en un tiempo que se encuentra entre los tiempos tO y t2 de la Figura 2, el circuito de restablecimiento de activación 34 de la Figura 1 produce un bajo nivel lógico activo, como se ilustra por la forma de onda 212 en la Figura 2b, y aplica el bajo nivel lógica a la para de restablecimiento 39 del circuito integrado de receptor de DVI 30 de la Figura 1. Si el circuito integrado 30 está presente en el tablero de circuito impreso 8, el bajo nivel lógico aplicado a la pata de restablecimiento 39 durante el intervalo tO a t8, hace que un semiconductor, no ilustrado, activamente dirija la pata de detección de exploración 40 hacia un nivel bajo lógico, como se ve sugerido por la forma de onda 214 de la Figura 2c. El valor del resistor R1 se selecciona junto el valor del resistor de arranque interno 31P del circuito integrado de conmutación 31, de manera que un bajo nivel lógico activo aplicado a la almohadilla 323 hace que la pata de GPIO 5 asuma un bajo nivel lógico, pero si se aplica un alto nivel lógico inactivo (un circuito abierto) a la almohadilla 323, la pata de GPIO 5 asume un alto nivel lógico. En una modalidad, el valor del resistor R1 se selecciona para ser de 3300 ohmios. En el tiempo t6 el sistema de control 37 de la Figura 1 interroga al conmutador 31 a través de la barra colectora IIC 33 como parte de una función de análisis, y determina el estado de la pata de GPIO 5 del conmutador 31. Si el estado de la pata 5 es bajo en el momento t6, se considera que un circuito integrado de receptor de DVI 30 está presente. El controlador 37 después puede controlar la operación de la televisión 10 de la Figura 1 de acuerdo con la presencia conocida del receptor de DVI. Por otro lado, si la pata de GPIO 5 del circuito integrado de conmutación 31 se encuentra pasivamente en una alta lógica en el tiempo t6, como se ilustra por la forma de onda 214 de la Figura 2e, entonces se considera que el circuito integrado de receptor de DVI 30 está ausente. Si el circuito integrado de receptor de DVI 30 de la Figura 1 se considera como presente, el controlador puede determinar la presencia o ausencia de la señal de DVI aplicada al circuito integrado de receptor de DVI. Esto se logra determinando el estado lógica de la pata GPIO 5 del circuito integrado de conmutación 31 en un tiempo tal como el tiempo 110 de la Figura 2, en respuesta a la señal de detección de exploración producida en la pata 40 del circuito integrado de receptor de DVI 30 de la Figura 1. El tiempo 110 puede ocurrir en cualquier momento después del tiempo t8, y puede ocurrir más de una vez, a medida que el vídeo de DVI se hace presente y ausente durante una operación normal. Más particularmente, el receptor de DVI de circuito integrado Si 1907 produce un alto nivel lógico activo en la pata 40 en presencia de la señal de DVI, y un bajo nivel lógico activo en ausencia de la señal de DVI. En presencia de la señal de DVI, la señal 214 de la Figura 2c se irá a un alto nivel lógico cuando el circuito integrado de receptor de DVI 30 esté presente y la señal de DVI esté presente. Por otro lado, si el circuito integrado de DVI 30 está presente, pero el vídeo de DVI no está presente, la pata de GPIO 5 del conmutador 31 de la Figura 1 tomará un estado alto lógico, según sugerido por la forma de onda 214 de la Figura 2d en el tiempo t10. El examen del estado de la pata de GPIO 5 del conmutador 31 de la Figura 1 en el tiempo 110 (o cualquier tiempo subsecuente) revelará la presencia o ausencia del vídeo de DVI. Para llevar a cabo una característica de la invención, la presencia o ausencia del circuito integrado 30 es determinada examinando la señal en el puerto de entrada 31a (pata 5) del conmutador 31, y la presencia o ausencia de señales de DVI se determina examinando la señal en el mismo puerto 31a o pata 5 del conmutador 31. La Figura 2e ilustra el estado de la pata de GPIO 5 del conmutador 31 de la Figura 1 cuando el circuito integrado de receptor de DVI 30 de la Figura 1 no está en el tablero de circuito impreso 8. Más particularmente, ya que no está presente ningún circuito integrado de receptor DVI, no hay nada para prevenir el arranque del pasador 5 hacia un alto estado lógico por parte del resistor 31P. La presencia o ausencia del vídeo de DVI es irrelevante, ya que no puede ser descodificado para carecer de un circuito integrado de receptor. De esta manera el controlador 37 de la Figura 1 no puede hacer la determinación de la presencia o ausencia del vídeo de DVI si el circuito integrado de receptor de DVI está ausente, ni se hace la determinación de la presencia del vídeo de DVI, los resultados pueden ser ignorados ya que no son importantes.

Claims (7)

REIVINDICACIONES

1.- Un aparato de presentación de vídeo, que comprende: un procesador de señal que tiene una entrada para procesar uno de información de vídeo y de información de audio; un detector para generar en una terminal, durante un primer intervalo, una señal que sea selectivamente indicativa de la presencia de dicho detector, cuando dicho detector esté presente, y de la ausencia de dicho detector, cuando dicho detector esté ausente, el detector, cuando está presente, siendo sensible a la señal de entrada para generar en la misma terminal, durante un segundo intervalo que es diferente del primer intervalo, una señal que es selectivamente indicativa de la presencia de dicha entrada de una señal de entrada, cuando la señal del entrada está presente, y de una ausencia de dicha señal de entrada, cuando la señal de entrada está ausente, y un controlador sensible a dichas señales que son generadas en la termina para controlar un modo de operación del procesador de señal.

2.- El aparato de presentación de vídeo de acuerdo con la reivindicación 1, en donde tanto el detector como al menos una porción del procesador de señal están incluidos en un circuito integrado común.

3.- El aparato de presentación de vídeo de acuerdo con la reivindicación 1, en donde la señal de entrada comprende una señal de DVI.

4. - El aparato de presentación de vídeo de acuerdo con la reivindicación 1, en donde el detector es sensible a una señal de selección, durante un intervalo de tiempo de arranque, para generar la señal que es indicativa de la presencia y ausencia, respectivamente, del detector.

5. - El aparato de presentación de vídeo de acuerdo con la reivindicación 1, en donde el detector incluye un semiconductor que activamente dirige dicha terminal, durante el primer intervalo, cuando el detector está presente, y en donde una señal es generada en la terminal en una forma pasiva, cuando el detector está ausente.

6. - El aparato de presentación de vídeo de acuerdo con la reivindicación 1, en donde la señal que es indicativa de la ausencia de dicho detector es generada por un resistor de arranque.

7.- Un sistema que comprende: un procesador que incluye una terminal para recibir por lo menos una primera señal, y que opera en respuesta a dicha primera señal para determinar la existencia o no existencia de otro circuito instalado en el sistema, y que es sensible a la recepción de una segunda señal en la terminal para determinar la existencia o no existencia de una señal particular aplicada al circuito instalado.