JPS61219990A - 表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はカラー表示のためにプレーンメモリをオプシ鵞
ンとして持つ表示システムに採用して好適な表示制御装
置に関する。

〔発明の技術的背景とその問題点〕

近年、半導体技術の進歩により、マイクロプロセッサ、
ＬＳＴが安価になり、パソコンやオフコン等比較的小型
クラスのコンピユータ化おいてもカラー表示の機能を標
準で持つようになった。カラー表示を行なうには、１キ
ャラクタ単位でカラー指定する方式と表示画素１ドツト
単位でカラー指定する方式とがある。ここでは表示画素
１ドツト単位でカラニ指定する方式を対象とする。

この方式では、通常、グリーン（Ｇ、ブルー（８、レッ
ド（Ｂの３つのメモリを装備し、カラー表示を実現する
。上述したパソコンやオフコンクラスの比較的小型のコ
ンビーータでは、カラー表示を行なうために３個のメモ
リのうちの１つを標準装備し、他２個のメモリをオプシ
ョンボードに装備している。標準装備されているメモリ
は通常グリーンのメモリである。上記３色のメモリはそ
れぞれグリーンプレーンメモリ（Ｇ、ブループレーンメ
モリ（ロ）、レッドプレーンメモリ（Ｒ１などとも呼ば
れている。これら３色のプレーンメモリはメモリマツプ
上同一エリアにマツピングされ、プレーンメモリのライ
ト信号や、リード信号を切り換えるために、どの色のプ
レーンメモリなｒｅａｄ／ｗｒｉｔｅ　　するかをそれ
ぞれのブレーンに対応したレジスタヘビットをＯＮする
ことによって切り換えている。（パンク切り換え）一般
のカラー対応のソフトウェアは、上記パンク切替えの技
術によりそれぞれのプレーンメモリにデータをｗｒｉｔ
ｅ又はｒｅａｄ　シてカラー表示用の画面データを生成
している。

ところが、先にのべた３つのプレーンメモリの内、２つ
のプレーンメモリがオプションとされ、標準システムに
実装されていないとき、カラー対応のソフトウェアを実
行されると１つのプレーンメモリしか存在しないため、
他の２つのプレーンメモリにライトしたデータは表示で
きず、中途半端々モノクロ表示となってしまう。

〔発明の目的〕

本発明は上記事情に鑑みてなされた本のであり、少量の
ハードウェアを付加することによりカラー対応のソフト
ウェアを実行しても完全なモノクロ表示を実現する表示
側割装置を提供することを目的とする。

〔発明の概要〕

本発明は、カラー表示のために用意されるＧ・Ｂ−Ｒ３
枚のプレーンメモリのうち、Ｂ−Ｒ２枚のプレーンメモ
リがオプションボードに実装され、他の１枚（Ｑのプレ
ーンメモリが標準ボードに実装されシステムに接続され
て成る表示システムにおいて、オプションボードが接続
されていないにもかかわらずカラー対応のソフトウェア
を実行したとき、３枚のプレーンメモリに対応するデー
タを標準装備された唯１枚のプレーンメモリに合成して
書込み、モノクロで抜けのない正常な表示を行なおうと
するものである。

このため、従来からこの種表示システムが持つコンポ−
木ントに、更に、オプションとなるプレーンメモリがシ
ステムに実装されているか否かを自動検知する回路、も
しくはプログラムによりこの接続を検知し、プログラム
によりその状態が設定記憶されるフリップフロップが付
加され、オプションとなるプレーンメモリが実装されて
いないにもかかわらずカラー対応制御のため３枚のプレ
ーンメモリに対するアクセスが指示されたとき、上記自
動検知回路もしくはフリップフロップにより標準と々る
プレーンメモリを選択する構成とした。

このことにより、複数のプレーンメモリに対し供給され
るデータを唯１枚の標準のプレーンメモリに合成データ
として書込み、抜けのない正常なモノクロ表示を得るこ
とが出来る。

〔発明の実施例〕

以下、図面を使用して本発明実施例につき詳細に説明す
る。

第１図は本発明の実施例を示すブａツク図である。図に
おいて、１，２．３は図示されないプレーンメモリＧ−
Ｂ−Ｈのそれぞれに対し設けられ、それぞれのブレーン
をプロセッサユニ・ノド（図示せず）がＲｅａｄ／Ｗｒ
ｉｔｅする際、どのブレーンをアクセスすべきか制御す
るために設けられるフリップフロップ（Ｆ／Ｆ　）であ
る。このブリップフロップ１，２．３はそれぞれ標桑実
装されるプレーンメモリ用（３、オプションボードに実
装されるプレーンメモリ用（Ｂ）、同り、＜ｔブシ目ン
ボードに実装されるプレーンメモリ用（Ｒ）に割付けら
れている。

５．６は本発明によって付加される回路であって、オプ
ションボードの有無を判定するものである。それぞれ、
プルアップ抵抗５、インバータ６である。尚、図中、４
は３枚のプレーンメモリＧ−Ｂ−Ｈのうち、オプション
となる２枚のメモリブレーンＢ−Ｒを実装するオプショ
ンボードのグランドである。

第２図は、第１図に破線で示したオプションボードの有
無を判定する回路（プルアップ抵抗５、インバータ６）
の他の実施例である。上記回路の代りに、７リツプフσ
ツブ７が用いられ、このブリップフロップ７はプログラ
ムによりオプションとなるプレーンメモリの接続を検出
し、プログラムによりその状態が設定される。即ちレジ
スタｗｒｉｔｅによりオプションボードの有無が制御さ
れる。　　　。

第３図は従来例であり、第１図に示した本発明実施例と
の比較対照の意味で示した。図中、第１図と同一番号の
付されたブロックは第１図のそれと同じものとする。

以下、本発明実施例の動作につき、従来例と比較しなが
ら詳細に説明する。例えばプレーンメモリＧヘデータを
ｗｒｉｔｅ　したとき、プレーンメモリＧに対応するフ
リップ７０ツブ１がレベル“１”であれば、このフリッ
プフロップｉに対応したデータをデータバス１１を介し
て入力する。データバス１１にレベル“１”をへカレ信
号線１５を介してレジスタライト信号（ＲＢＧＷＲＴＴ
Ｂ）を入力すると、フリップフロップＩのＱ出力はレベ
ル“１″となり、システムに対しプレーンメモリＧが選
択されたことを通知する。

同様に、プレーンメモリＢヘデータを書きたいとき、デ
ータバス１２を介しフリップフロップ２にレベル′１”
を入力し、信号線１５を介してｗｒＨａ信号を出すこと
によってＱ出力は“１″となり、プレーンメモリＢがセ
レクトされる。

以上が第３図に示した従来例の動作である。第３図に示
した従来例では、標準装備されているプレーンメモリＧ
１オプションボードに実装されるプレーンメモリＢ−Ｈ
にそれぞれ割付けられ、メモリセレクトレジスタとして
働くフリップフロップ１〜３は、オプションボードの有
無を判定して処理をする部分が存在しない。従って、オ
プションボードが存在しないときカラー対応のソフトウ
ェアを実行すると、プレーンメモリＧの唯１のプレーン
に書かれた内容のみを表示する。このとき、プレーンメ
モリＢ−Ｈに書かれた内容は表示されず、間の抜けた意
味のな込表示となってしまう。

第１図に示した本発明実施例では４，５．６によりその
対策がなされている。４は、３枚のメモリプレーンのう
ち２つのプレーンメモリが実装されるオプションボード
の有無を検出するために設けられるグランド端子で、本
体ボード側に存在する検出回路５，６に接続されるとイ
ンバータ６出力がレベル“Ｉ′′　となり、フリッププ
ロップ１のプリセット端子（ＰＲ）がレベル“１”にな
る。しかし、オプションボードがないとインバータ６出
力はプルアップ抵抗５によってレベル“０”となって、
標準装備のプレーンメモリＧに対応するフリッププロッ
プ１はアクティブ状態を維持し、３枚のどのプレーンメ
モリなｒｅａｄ／ｗｒｉｔｅ　しても標準装備のプレー
ンメモリをアクセス出来る。従ってカラー対応のソフト
ウェアも流してもこのプレーンメモリＧを常にアクセス
することになり、全ブレーンのデータを合成した画面表
示となる。

第２図は第１図に示した検出回路４，５．６に変るブリ
ップフロップ７によね上述した対策を施すものである。

この例ではプロセッサユニット（図示せず）が２つのプ
レーンメモリＢ−Ｒを実装するオプションボードが接続
されているか否かを調べ、接続されていないと判断され
たときこのフリップフロップ７のデータ入力端子にレベ
ル“１”を加え、ｗｒｉｔｅ信号をクロック入力端子へ
インプットしてフラグをＯＮとする。

このことにより、フリップ７０ツブ１の延出力は“Ｏ′
″レベルとなり、この信号を第１図に示した標準メモリ
対応のフリップ７０ツブ１に対するプリセット入力へ供
給することにょシその出力け″１′″レベルになる。こ
れによりアクティブ状態を維持し、３枚のどのプレーン
メモリをＲＥＡＤ／ＷＲＴ置ても標準装備のプレーンメ
モリＧをアクセス出来る。従ってカラー対応のソフトウ
ェアを流してもこのプレーンメモリＧを常にアクセスす
ることＫなり全プレーンのデータを合成した画面となる
。

〔発明の効果〕

以上説明の様に本発明によれば、カラー表示のためプレ
ーンメモリが実装されるオプションボードが接続されて
いないにもかかわらずカラー対応のソフトウェアを実行
しても、全てのプレーンメモリの表示データを標準実装
されているプレーンメモリ上に書込むことが出来る。従
って表示されない部分がなくなり抜けのない完全なモノ
クロ表示を実現出来る。

【図面の簡単な説明】

第１図は本発明実施例を示すブロック図、第２図は本発
明の他の実施例を示すブロック図、第３図は従来例を示
すブロック図である。 １．２，３．７−・・フリップ７０７プ（Ｆ／Ｆ）４・
・・グランド（ＧＮＤ） ５・・・プルアップ抵抗 ６・・・インバータ 出願人代理人　　弁理士　鈴　江　武　彦第１図 第２図

Claims (1)

【特許請求の範囲】
1. 少くとも１枚のプレーンメモリが標準実装されカラー表
   示のため、更にプレーンメモリがオプション実装されて
   成る表示システムにおいて、上記プレーンメモリ毎設け
   られ、プロセッサユニットによる制御の下、その選択状
   態が設定記憶される記憶手段と、上記オプションとなる
   プレーンメモリの実装状況を検知する検出手段と、該検
   出手段によりオプションとなるプレーンメモリが実装さ
   れていないことが確認されたにもかかわらず、カラー対
   応制御のためこれらプレーンメモリに対するアクセスが
   指示されたとき、上記標準プレーンメモリに対応する記
   憶手段を選択状態として設定し、上記複数のプレーンメ
   モリに対し供給されるデータを合成データとして書込み
   表示する手段とを具備することを特徴とする表示制御装
   置。