JPH0573468A - メモリカード - Google Patents
メモリカードInfo
- Publication number
- JPH0573468A JPH0573468A JP3233387A JP23338791A JPH0573468A JP H0573468 A JPH0573468 A JP H0573468A JP 3233387 A JP3233387 A JP 3233387A JP 23338791 A JP23338791 A JP 23338791A JP H0573468 A JPH0573468 A JP H0573468A
- Authority
- JP
- Japan
- Prior art keywords
- address
- card
- counter
- memory
- data bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】メモリカードにおいて、アドレス直結方式とデ
ータバス方式を備える。通常使用では、データバス方式
でメモリカードをアクセスし、特殊な場合（例えば、メ
モリにデータをまとめて書き込む時など）には、アドレ
ス直結方式を使用する。メモリ側へのアドレスラインが
メモリカードの端子からの直結か、内部のカウンタ回路
によりつくられたアドレスを使用するか、外部信号によ
り切り替える。 【効果】メモリカードの複製防止が可能となる。さら
に、アクセス方式の違う機器であっても、メモリカード
をアクセス出来る。
ータバス方式を備える。通常使用では、データバス方式
でメモリカードをアクセスし、特殊な場合（例えば、メ
モリにデータをまとめて書き込む時など）には、アドレ
ス直結方式を使用する。メモリ側へのアドレスラインが
メモリカードの端子からの直結か、内部のカウンタ回路
によりつくられたアドレスを使用するか、外部信号によ
り切り替える。 【効果】メモリカードの複製防止が可能となる。さら
に、アクセス方式の違う機器であっても、メモリカード
をアクセス出来る。
Description
【０００１】
【産業上の利用分野】本発明はメモリカードに関する。
【０００２】
【従来の技術】従来のメモリカードは、カードのアドレ
スラインがそのまま、メモリにつながるアドレス直結方
式と、カードのデータラインを使い、アドレスを設定す
るデータバス方式がある。
スラインがそのまま、メモリにつながるアドレス直結方
式と、カードのデータラインを使い、アドレスを設定す
るデータバス方式がある。
【０００３】
【発明が解決しようとする課題】上記の２種類の方式で
は、メモリカードのアクセス方式が異なっている。この
ため、それぞれの方式で設計した機器に、他の方式のカ
ードをセットしても、正常に動作が出来ないという問題
があった。
は、メモリカードのアクセス方式が異なっている。この
ため、それぞれの方式で設計した機器に、他の方式のカ
ードをセットしても、正常に動作が出来ないという問題
があった。
【０００４】さらに、アドレス直結方式では、メモリと
カード端子が直結しているため、カードの複製がされ易
いという問題点がある。
カード端子が直結しているため、カードの複製がされ易
いという問題点がある。
【０００５】本発明は、以上の問題点を解決するために
なされたもので、アドレス直結方式とデータバス方式を
備えることにより、通常使用では、データバス方式でメ
モリカードをアクセスし、特殊な場合（例えば、メモリ
にデータをまとめて書き込む時など）には、アドレス直
結方式を使用することにより、メモリカードの複製を防
止することを目的とする。
なされたもので、アドレス直結方式とデータバス方式を
備えることにより、通常使用では、データバス方式でメ
モリカードをアクセスし、特殊な場合（例えば、メモリ
にデータをまとめて書き込む時など）には、アドレス直
結方式を使用することにより、メモリカードの複製を防
止することを目的とする。
【０００６】さらに、アクセス方式の違う機器であって
も、メモリカードをアクセス出来るということを目的と
する。
も、メモリカードをアクセス出来るということを目的と
する。
【０００７】
【課題を解決するための手段】本発明のメモリカード
は、メモリ側へのアドレスラインがメモリカードの端子
からの直結か、内部のカウンタ回路によりつくられたア
ドレスを使用するか、外部信号により切り替える。
は、メモリ側へのアドレスラインがメモリカードの端子
からの直結か、内部のカウンタ回路によりつくられたア
ドレスを使用するか、外部信号により切り替える。
【０００８】
【実施例】図１は本発明のメモリカードの回路ブロック
図である。メモリカード11内には論理回路とメモリ12が
ある。
図である。メモリカード11内には論理回路とメモリ12が
ある。
【０００９】論理ＩＣ16はデコーダ回路で、アドレスＡ
05とＡ16とカードイネーブル（ＣＥ）３により、データ
バス方式のアドレスカウンタ15とデータのドライバ17を
選択する。カウンタ15は、ＣＬＫしんごうをとＬＯＡＤ
信号により、読み書きするアドレスをセットする。アド
レスはデータライン10を通してカウンタにつながってい
る。このカウンタは、読みだしまたは書き込み後、イン
クリメントする。論理回路13は、カード側からの入力を
メモリ側に出力するか、カウンタ15の出力Ｑをメモリ側
に出力するか選択する回路である。この選択する信号１
（DR／DB）はハイレベルでアドレス直結方式で、ローレ
ベルでデータバス方式となる。論理回路14につながって
いるアドレスラインは論理回路13と同様である。論理回
路14の入力ａは、カードの入力信号７、８、９が各々つ
ながり、入力ｂはカウンタ15の、入力信号７、８、９に
対応した出力信号Ｑがつながる。メモリのコントロール
信号ＯＥ，ＷＥはカードのＣＥとＯＥ、ＣＥとＷＥの論
理和をとったものである。
05とＡ16とカードイネーブル（ＣＥ）３により、データ
バス方式のアドレスカウンタ15とデータのドライバ17を
選択する。カウンタ15は、ＣＬＫしんごうをとＬＯＡＤ
信号により、読み書きするアドレスをセットする。アド
レスはデータライン10を通してカウンタにつながってい
る。このカウンタは、読みだしまたは書き込み後、イン
クリメントする。論理回路13は、カード側からの入力を
メモリ側に出力するか、カウンタ15の出力Ｑをメモリ側
に出力するか選択する回路である。この選択する信号１
（DR／DB）はハイレベルでアドレス直結方式で、ローレ
ベルでデータバス方式となる。論理回路14につながって
いるアドレスラインは論理回路13と同様である。論理回
路14の入力ａは、カードの入力信号７、８、９が各々つ
ながり、入力ｂはカウンタ15の、入力信号７、８、９に
対応した出力信号Ｑがつながる。メモリのコントロール
信号ＯＥ，ＷＥはカードのＣＥとＯＥ、ＣＥとＷＥの論
理和をとったものである。
【００１０】
【発明の効果】以上のように、この発明によれば、メモ
リカードにアドレス直結方式とデータバス方式を備える
ことにより、通常はデータバス方式でアクセスし、ある
特定の場合（通常は、特定データ書き込み時）のみ、ア
ドレス直結方式にすることにより、カードの複製を防止
することが出来る。
リカードにアドレス直結方式とデータバス方式を備える
ことにより、通常はデータバス方式でアクセスし、ある
特定の場合（通常は、特定データ書き込み時）のみ、ア
ドレス直結方式にすることにより、カードの複製を防止
することが出来る。
【図１】本発明のメモリカードのブロック図。
１ アドレス直結方式かデータバス方式か選択信号 ２ 書き込み制御信号（ＷＥ） ３ カード制御信号（ＣＥ） ４ 出力制御信号（ＯＥ） ５ アドレスライン ６ アドレスライン ７ アドレスライン ８ アドレスライン ９ アドレスライン 10 データバス 11 メモリカード
Claims (1)
- 【請求項１】 メモリを搭載しているメモリカードにお
いて、メモリのアクセス方法が、アドレス直結式とデー
タバス方式を備えたことを特徴とするメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3233387A JPH0573468A (ja) | 1991-09-12 | 1991-09-12 | メモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3233387A JPH0573468A (ja) | 1991-09-12 | 1991-09-12 | メモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0573468A true JPH0573468A (ja) | 1993-03-26 |
Family
ID=16954300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3233387A Pending JPH0573468A (ja) | 1991-09-12 | 1991-09-12 | メモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0573468A (ja) |
-
1991
- 1991-09-12 JP JP3233387A patent/JPH0573468A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5864505A (en) | Random access memory with plural simultaneously operable banks | |
| JPH0214716B2 (ja) | ||
| JPH0573468A (ja) | メモリカード | |
| JPH08306192A (ja) | 不揮発性メモリ書き込み装置 | |
| US6535992B1 (en) | DRAM auto-swapping device | |
| JP2968636B2 (ja) | マイクロコンピュータ | |
| KR960001096B1 (ko) | 부팅 드라이브 시스템 | |
| JP3217548B2 (ja) | 半導体記憶装置 | |
| KR100189553B1 (ko) | 정보저장장치와 컴퓨터 시스템간에 데이타를 인터페이싱하기위한회로 | |
| KR920005294B1 (ko) | 듀얼포트 메모리 소자의 칩인에이블신호 제어회로 | |
| JPS63129595A (ja) | Ｒａｍ回路 | |
| JPH07121351A (ja) | 半導体ｒａｍ | |
| JPH08235054A (ja) | 共有メモリ | |
| JPS61194489A (ja) | 半導体記憶装置 | |
| JPS63229690A (ja) | メモリ周辺回路 | |
| JPH0553923A (ja) | 主記憶装置制御回路 | |
| JPH03194683A (ja) | Ｉｃカード | |
| JPH04262433A (ja) | メモリカード | |
| JPH04243086A (ja) | 記憶装置 | |
| JPS6052462B2 (ja) | メモリ制御方式 | |
| US20040210730A1 (en) | Dram control circuit | |
| JPH025276A (ja) | メモリ装置 | |
| JPH02236648A (ja) | メモリカードの識別回路 | |
| JPH04205435A (ja) | インサーキットエミュレータ装置 | |
| JPH05334506A (ja) | Ｉｃメモリカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |