JPS61138294A - ビデオramアクセス制御方式 - Google Patents

ビデオramアクセス制御方式

Info

Publication number
JPS61138294A
JPS61138294A JP59260583A JP26058384A JPS61138294A JP S61138294 A JPS61138294 A JP S61138294A JP 59260583 A JP59260583 A JP 59260583A JP 26058384 A JP26058384 A JP 26058384A JP S61138294 A JPS61138294 A JP S61138294A
Authority
JP
Japan
Prior art keywords
display
contents
address
output
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59260583A
Other languages
English (en)
Other versions
JPH07104660B2 (ja
Inventor
新井 純
克己 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panafacom Ltd
Original Assignee
Panafacom Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panafacom Ltd filed Critical Panafacom Ltd
Priority to JP59260583A priority Critical patent/JPH07104660B2/ja
Publication of JPS61138294A publication Critical patent/JPS61138294A/ja
Publication of JPH07104660B2 publication Critical patent/JPH07104660B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 コンピュータのディスプレイ装置にはCRTディスプレ
イや液晶ディスプレイ等が使用されているが、両者は画
面の操作方法が異なっているため、従来技術では同一の
制御回路やビデオRAM (以下、VRAMという)使
用することが出来ない。
一方、パーソナル・コンピュータ等はポータプル化、低
消費電力化が進行しており、従来のCRTディスプレイ
以外にフラット・ディスプレイ (液晶ディスプレイ)
の接続の要望が高まっている。
〔発明の目的〕
本発明は、上記の要望に応えるものであって、CRTデ
ィスプレイの表示用に使用されているVRAMと同一の
VRAMを、画面走査方法が異なる他のディスプレイ 
(例えば液晶ディスプレイ)で共用出来るようなビデオ
RAMアクセス制御方式を提供することを目的としてい
る。
〔目的を達成するための手段〕
そしてそのため本発明のビデオRAMアクセス制御方式
は、表示先頭番地がセットされるレジスタと、アドレス
・カウンタと、該アドレス・カウンタの内容をラッチす
るラッチと、上記アドレス・カウンタの内容に加算すべ
き加算値が設定される加算値設定回路と、上記アドレス
・カウンタの内容と上記加算値設定回路の出力する値と
を加算する加算器と、ビデオRAMと、該ビデオRAM
における上記加算器の出力で指定されたアドレスの内容
を表示するディスプレイと、各種のタイミング信号を生
成するタイミング・ジェネレータとを具備し、且つ所定
のタイミング信号の値に応じて上記レジスタの内容を上
記アドレス・レジスタにロードしたり或いは上記ラッチ
の内容を上記アドレス・レジスタにロードしたりするこ
とが出来ると共に、他の所定のタイミング信号の値に応
じて上記加算値設定回路の内容を上記加算器に人力した
り或いはしなかったり出来るように構成されていること
を特徴とするものである。
C発明の実施例〕 以下、本発明を図面を参照しつつ説明する。第1図は本
発明の1実施例構成を示す図である。第1図において、
lはレジスタ、2はアドレス・カウンタ、3は加算器、
4は加算値設定回路、5はタイミング・ジェネレータ、
6はVRAM、7はCRTディスプレイ、8は液晶ディ
スプレイ、9はラッチをそれぞれ示している。第1図に
おいて、レジスタ1はディスプレイ7.8に表示するた
めのデータを保持するVRAM6の表示先頭番地SAを
設定するレジスタであり、プロセッサにより情報バスA
を介して値が設定される。レジスタ1の出力Bは画面表
示の先頭番地として、タイミング信号a、bによってV
RAMのアドレス・カウンタ2にセットされ、当富亥カ
ウンタ2は1語(16ビツト)の表示間隔でタイミング
信号aでカウント・アップされる。VRAM6は、ディ
スプレイ装置の画面上のドツトと1対1に対応した表示
データを保持するものである。VRAM6に与えられる
アドレスEは上記カウンタ2の出力Cと加算値設定回路
4からの出力りを加算器3で加算した結果として得られ
、そのアドレスに対応したVRAMの出力がディスプレ
イ装置7.8上に表示される。また、カウンタ2の出力
Cはタイミング信号a、dでラッチ回路9にラッチされ
、タイミング信号C′で出力Fが発生すると同時にタイ
ミング信号C′とaによって再度カウンタ2にセットさ
れる。但し、このカウンタ2への再セットはディスプレ
イ選択信号eが論理「1」の時のみ有効である。また、
予め加算器設定回路4には情報バスAを介してプロセッ
サより加算値が設定されており、タイミング信号fがタ
イミング・ジェネレータ5から出力される度にバスD上
に出力される。但し、この出力についてもディスプレイ
選択信号eが論理「1」のときのみ有効である。なお、
前記タイミング信号a、b、c (或いはC′)。
d、fは何れもタイミング・ジェネレータ5によって作
成される。また、LDはロード端子、GKはクロック端
子、OEはアウト・イネーブル端子をそれぞれ示してい
る。
説明を判り易くするために、1例として画面分割の必要
のないディスプレイ装置の例としてCRTディスプレイ
、画面分割の必要のあるディスプレイ装置の例として液
晶ディスプレイを考え、何れも640 X200 ドツ
トのドツト構成を持つものとする。この時のVRAMと
画面の対応を第2図及び第3図に示す。
第2図の符号6はVRAMを示し、第1図のレジスタ1
に表示先頭番地SAがセットされると、640 X20
0  ドツト= 8000語(1語は16ドツト)に相
当する領域6aが指定される。領域6aの表示先頭番地
SAからS^+7999までのアドレスの内容は第3図
の画面上では横40語、′4?1200行の表示に対応
する。CRTディスプレイ7の場合はSAから順番にS
A + 7999までの内容が表示される。
一方、液晶ディスプレイ8についての走査方法は各種あ
るが、1例として上下に分割されており、1行毎に上下
の画面が表示されるものとする。即ち、SA〜SA+3
9の次にSA + 4000〜SA + 4039が表
示れ、さらにSA+40〜SA+79の順に表示される
第4図は本発明の実施例のタイミングを示す図である。
aはタイミング・クロックであり、bは画面表示を開始
する度に出力されるタイミング信号でカウンタ2にSA
をセットする。一方、タイミング信号dが出力されてい
る間のクロックaによってラッチ9にSAがセットされ
る。カウンタ2の出力はクロックaによってSA+1.
・・・SA+39まで歩進するが、タイミング信号Cが
出力されている間のクロックaによってラッチ出力Fが
カウンタ2にセットされ、再びSA、SA+1.・・・
S^+79まで歩進する。カウンタ2の出力がSA +
 40の時にタイミング信号dが出力れ、ラッチ9にS
A + 40がセットされるので再びカウンタ2にSA
 + 40がセットされる。タイミング信号fが論理「
1」の時に加算値4000 、、が加算器3に入力され
るので、加算器3の出力EはS^〜SA+39. SA
+4000〜SA+4039゜3八十40〜SA÷79
・・・となり、1行、101行、2行。
102行の順に画面表示される。一方、ディスプレイ選
択信号eを論理rOJとすると、タイミング信号Cが出
力されないので、カウンタ2のタイミング信号Cによる
再セントは行われず、また加算値は常に0なので、VR
AMから1行から200行まで順番に出力される。これ
によりCRTディスプレイ7の表示が可能となる。なお
、本実施例では1行40行を例にとったが、任意の語数
についても実現可能であり、従って2分割に限らず複数
分割(上下、左右も含む)のディスプレイについても同
様に適用可能である。また、加算値を変更することによ
って、ドツト構成の異なるディスプレイについても適用
可能である。
〔発明の効果〕
以上の説明からあきらかなように、本発明によれば、C
RTディスフルイのような画面分割の必要のないディス
プレイと液晶ディスプレイのような画面分割の必要のあ
るディスプレイを共通VRAMを使用して表示すること
が可能となり、用途に応じたディスプレイの選択が容易
に且つ経済的に実現することが出来る。
【図面の簡単な説明】
第1図は本発明の1実施例構成を示す図、第2図及び第
3図はVRAMと画面の対応を示す図、第4図は本発明
の実施例のタイミングを示す図である。 1・・・レジスタ、2・・・アドレス・カウンタ、3・
・・加算器、4・・・加算値設定回路、5・・・タイミ
ング・ジェネレータ、6・・・VRAM、7・・・CR
Tディスプレイ、8・・・液晶ディスプレイ、9・・・
ラッチ。

Claims (1)

    【特許請求の範囲】
  1. 表示先頭番地がセットされるレジスタと、アドレス・カ
    ウンタと、該アドレス・カウンタの内容をラッチするラ
    ッチと、上記アドレス・カウンタの内容に加算すべき加
    算値が設定される加算値設定回路と、上記アドレス・カ
    ウンタの内容と上記加算値設定回路の出力する値とを加
    算する加算器と、ビデオRAMと、該ビデオRAMにお
    ける上記加算器の出力で指定されたアドレスの内容を表
    示するディスプレイと、各種のタイミング信号を生成す
    るタイミング・ジェネレータとを具備し、且つ所定のタ
    イミング信号の値に応じて上記レジスタの内容を上記ア
    ドレス・レジスタにロードしたり或いは上記ラッチの内
    容を上記アドレス・レジスタにロードしたりすることが
    出来ると共に、他の所定のタイミング信号の値に応じて
    上記加算値設定回路の内容を上記加算器に入力したり或
    いはしなかったり出来るように構成されていることを特
    徴とするビデオRAMアクセス制御方式。
JP59260583A 1984-12-10 1984-12-10 ビデオramアクセス制御方式 Expired - Lifetime JPH07104660B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59260583A JPH07104660B2 (ja) 1984-12-10 1984-12-10 ビデオramアクセス制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59260583A JPH07104660B2 (ja) 1984-12-10 1984-12-10 ビデオramアクセス制御方式

Publications (2)

Publication Number Publication Date
JPS61138294A true JPS61138294A (ja) 1986-06-25
JPH07104660B2 JPH07104660B2 (ja) 1995-11-13

Family

ID=17349958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59260583A Expired - Lifetime JPH07104660B2 (ja) 1984-12-10 1984-12-10 ビデオramアクセス制御方式

Country Status (1)

Country Link
JP (1) JPH07104660B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6368895A (ja) * 1986-09-10 1988-03-28 セイコーインスツルメンツ株式会社 平面型表示装置のインタ−フエ−ス回路
JPS6451990U (ja) * 1987-09-29 1989-03-30

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6368895A (ja) * 1986-09-10 1988-03-28 セイコーインスツルメンツ株式会社 平面型表示装置のインタ−フエ−ス回路
JPS6451990U (ja) * 1987-09-29 1989-03-30

Also Published As

Publication number Publication date
JPH07104660B2 (ja) 1995-11-13

Similar Documents

Publication Publication Date Title
EP0359234B1 (en) Display control apparatus for converting CRT resolution into PDP resolution by hardware
JPS61138294A (ja) ビデオramアクセス制御方式
JPS6213689B2 (ja)
JPS62186289A (ja) 表示制御装置
KR900000021Y1 (ko) 모니터의 특정 문자 처리회로
JPS5893097A (ja) 色切換回路
JPS61219082A (ja) 表示制御装置
JPS6270894A (ja) 表示制御装置
JP2642350B2 (ja) 表示制御装置
JP2700650B2 (ja) ビデオ信号生成回路
JPS6183593A (ja) Lcdにおける表示修飾制御方式
JPS6193494A (ja) 表示色制御装置
JPS6356550B2 (ja)
JPS62287293A (ja) 表示制御装置
JPS61149988A (ja) Crt表示における画面位置設定方式
JPS61272784A (ja) 表示制御装置
JPS59174632U (ja) 外字入力装置
JPS6011891A (ja) 表示装置制御方式
JPS6159493A (ja) Lcd表示装置
JPS6159482A (ja) 表示画面切換え制御方式
JPS6373292A (ja) 文字表示装置
JPS62246092A (ja) 全角カ−ソル表示装置
JPH01239587A (ja) 表示制御回路
JPH03226847A (ja) コンピュータシステム
JPS5957283A (ja) グラフイツク表示装置