JPS6368895A - 平面型表示装置のインタ−フエ−ス回路 - Google Patents
平面型表示装置のインタ−フエ−ス回路Info
- Publication number
- JPS6368895A JPS6368895A JP21299686A JP21299686A JPS6368895A JP S6368895 A JPS6368895 A JP S6368895A JP 21299686 A JP21299686 A JP 21299686A JP 21299686 A JP21299686 A JP 21299686A JP S6368895 A JPS6368895 A JP S6368895A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- axis
- signal
- display
- position adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002123 temporal effect Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 239000013256 coordination polymer Substances 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000004990 Smectic liquid crystal Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＣＲＴディスプレイのインターフェース信
号を利用して、平面型表示装置に表示するインターフェ
ース回路に関し、特にパーソナルコンピュータなどに多
用されるに至った、液晶プラズマ、ＥＬ等を用いた平面
型表示装置のためのインターフェース回路に関するもの
である。
号を利用して、平面型表示装置に表示するインターフェ
ース回路に関し、特にパーソナルコンピュータなどに多
用されるに至った、液晶プラズマ、ＥＬ等を用いた平面
型表示装置のためのインターフェース回路に関するもの
である。
本発明は、ＣＲＴディスプレイ装置のインターフェース
信号を利用して、ＲＡＭなどのフレーム・メモリーに表
示データを記憶することなく、リアルタイム処理によっ
て、液晶表示装置にインターフェースするものであり、
あらゆるＣＲＴディスプレイ装置にも、代替できるよう
に、表示データの表示起点（ホーム・ポジション）を、
Ｘ軸、Ｙ軸に１ドツト単位に調整可能な外部入力手段を
独立に設けた汎用フラット表示装置のインターフェース
に関するものである。
信号を利用して、ＲＡＭなどのフレーム・メモリーに表
示データを記憶することなく、リアルタイム処理によっ
て、液晶表示装置にインターフェースするものであり、
あらゆるＣＲＴディスプレイ装置にも、代替できるよう
に、表示データの表示起点（ホーム・ポジション）を、
Ｘ軸、Ｙ軸に１ドツト単位に調整可能な外部入力手段を
独立に設けた汎用フラット表示装置のインターフェース
に関するものである。
液晶等の平面型表示装置は、薄型、低電圧駆動、低消費
電力の特性を有するため、最近では、大型ドツト・マト
リックスパネルによってパーソナル・コンピュータ、ワ
ード・プロセッサなどの表示端末装置として実用化され
るに至った。今日では、ＣＲＴディスプレイ装置の代替
となりつつあり、ＣＲＴインターフェース信号と直結可
能なインターフェース回路が開発されている。
電力の特性を有するため、最近では、大型ドツト・マト
リックスパネルによってパーソナル・コンピュータ、ワ
ード・プロセッサなどの表示端末装置として実用化され
るに至った。今日では、ＣＲＴディスプレイ装置の代替
となりつつあり、ＣＲＴインターフェース信号と直結可
能なインターフェース回路が開発されている。
しかしながら、従来のインターフェース回路は、ＣＲＴ
ディスプレイの表示データを、液晶用コントロールＬＳ
Ｉ回路を介して、フレーム・メモリー内に、書き込みを
した後、表示するときは、コントロールＬＳＩ回路のタ
イミングにより、表示データの続み出しをするというも
のであった。
ディスプレイの表示データを、液晶用コントロールＬＳ
Ｉ回路を介して、フレーム・メモリー内に、書き込みを
した後、表示するときは、コントロールＬＳＩ回路のタ
イミングにより、表示データの続み出しをするというも
のであった。
また、ＣＲＴのインターフェース仕様は、ＣＲＴディス
プレイ装置の器種によって、各々、異なっている。例え
ば、６４０ Ｘ ２００ドツトと６４０ Ｘ ４００ド
ツトの表示容量のＣＲＴディスプレイ装置を比較すると
、ドントクロソクＣＫ、垂直同期信号Ｖｓｙｃ。
プレイ装置の器種によって、各々、異なっている。例え
ば、６４０ Ｘ ２００ドツトと６４０ Ｘ ４００ド
ツトの表示容量のＣＲＴディスプレイ装置を比較すると
、ドントクロソクＣＫ、垂直同期信号Ｖｓｙｃ。
水平同期信号Ｈｓｙｃ、表示データＤの周波数は、全く
異なり、同期信号の帰線（ブランキング）期間も違うも
のである。このように、大幅に、インターフェース仕様
が、異なるとその都度、適用可能な、液晶コントロール
ＬＳＩを選定し、水平ドツト数、垂直ドツト数、キャラ
クタのドツト構成を、変更するため、コントロールＬＳ
Ｉ回路の、初期設定をしなければならない問題がある。
異なり、同期信号の帰線（ブランキング）期間も違うも
のである。このように、大幅に、インターフェース仕様
が、異なるとその都度、適用可能な、液晶コントロール
ＬＳＩを選定し、水平ドツト数、垂直ドツト数、キャラ
クタのドツト構成を、変更するため、コントロールＬＳ
Ｉ回路の、初期設定をしなければならない問題がある。
しかし、表示容量が、大幅に異なるインターフェース仕
様の場合、メモリー容量、タイミングの差により、コン
トロールＬＳＩ回路がマツチングしないため、使用でき
ない場合もあった。
様の場合、メモリー容量、タイミングの差により、コン
トロールＬＳＩ回路がマツチングしないため、使用でき
ない場合もあった。
上記したように、従来のフラットディスプレイ用コント
ロールＬＳＩ回路は、ＣＲＴディスプレイ装置の器種に
よって、インターフェース仕様が異なるため、コントロ
ールＬＳＩ回路が、マツチングしないため、使用できな
い。ブランキング期間にも、液晶等を駆動するためには
、表示データを記憶させ、その記憶データを取り出して
常に駆動するためのフレームメモリー、たとえばＲＡＭ
を外部に用意しておく必要があるため、価格が高くなる
欠点があった。また、実装面積が大きくなり小型心トま
とめ難い、ＣＲＴディスプレイ装置のインターフェース
仕様にあった初期設定を、液晶用コントロールＬＳＩ回
路にプログラムによって実行する必要があるなどの多く
の問題点を有していた。本発明は、上記、問題点を解決
し、あらゆるＣＲＴディスプレイ装置に対しても、汎用
性があり、ゲートアレイによる１チツプＩＣ化による低
価格化及び、初期設定の必要性が無く、回路構成が簡単
であり、小型な平面型表示端末装置のインターフェース
回路を提供することを目的とするものである。
ロールＬＳＩ回路は、ＣＲＴディスプレイ装置の器種に
よって、インターフェース仕様が異なるため、コントロ
ールＬＳＩ回路が、マツチングしないため、使用できな
い。ブランキング期間にも、液晶等を駆動するためには
、表示データを記憶させ、その記憶データを取り出して
常に駆動するためのフレームメモリー、たとえばＲＡＭ
を外部に用意しておく必要があるため、価格が高くなる
欠点があった。また、実装面積が大きくなり小型心トま
とめ難い、ＣＲＴディスプレイ装置のインターフェース
仕様にあった初期設定を、液晶用コントロールＬＳＩ回
路にプログラムによって実行する必要があるなどの多く
の問題点を有していた。本発明は、上記、問題点を解決
し、あらゆるＣＲＴディスプレイ装置に対しても、汎用
性があり、ゲートアレイによる１チツプＩＣ化による低
価格化及び、初期設定の必要性が無く、回路構成が簡単
であり、小型な平面型表示端末装置のインターフェース
回路を提供することを目的とするものである。
本発明は、上記問題点を解決するため、平面型表示装置
のインターフェース回路において、水平同期信号を入力
し、Ｘ軸方向における表示データとの時間的なタイミン
グをとるＸ軸表示位置調整回路と、垂直同期信号を入力
し、Ｙ軸方向における表示データとの時間的なタイミン
グをとるＹ軸表示位置調整回路を有し、前記、Ｘ軸又は
、Ｙ軸表示位置調整回路は、基準信号をカウントするた
めのカウンタ回路と、表示データとのタイミングを任意
に設定するための外部入力手段と、前記カウンタ回路の
出力と、外部入力手段による設定値の一致を検出するた
めの一致検出回路により構成され、前記、外部入力手段
によって、表示位置の調整ができるようにしたものであ
る。
のインターフェース回路において、水平同期信号を入力
し、Ｘ軸方向における表示データとの時間的なタイミン
グをとるＸ軸表示位置調整回路と、垂直同期信号を入力
し、Ｙ軸方向における表示データとの時間的なタイミン
グをとるＹ軸表示位置調整回路を有し、前記、Ｘ軸又は
、Ｙ軸表示位置調整回路は、基準信号をカウントするた
めのカウンタ回路と、表示データとのタイミングを任意
に設定するための外部入力手段と、前記カウンタ回路の
出力と、外部入力手段による設定値の一致を検出するた
めの一致検出回路により構成され、前記、外部入力手段
によって、表示位置の調整ができるようにしたものであ
る。
次に、本発明の一実施例について説明する。
第１図は、本発明の一実施例を示す回路図である。
第１図において、■は、Ｘ軸表示位置調整回路、２は、
Ｙ軸表示位置調整回路である。Ｘ軸表示位置調整回路１
は、ディジタルスイッチ等の外部設定手段２１と、クロ
ック信号ＧＫをカウントするカウンタ回路２２と、−数
構出回路を構成するための排他的論理和回路群２３．Ｎ
ＯＲ回路群２４．ＮＡＮＤ回路群２５とＮＯＲ回路２９
によって構成されている。Ｙ軸表示位置調整回路２は、
上記、Ｘ軸表示位置調整回路と同様に、基準信号を計数
するカウンタ回路と、外部入力手段及び、一致を検出す
る一致検出回路により構成されている。
Ｙ軸表示位置調整回路である。Ｘ軸表示位置調整回路１
は、ディジタルスイッチ等の外部設定手段２１と、クロ
ック信号ＧＫをカウントするカウンタ回路２２と、−数
構出回路を構成するための排他的論理和回路群２３．Ｎ
ＯＲ回路群２４．ＮＡＮＤ回路群２５とＮＯＲ回路２９
によって構成されている。Ｙ軸表示位置調整回路２は、
上記、Ｘ軸表示位置調整回路と同様に、基準信号を計数
するカウンタ回路と、外部入力手段及び、一致を検出す
る一致検出回路により構成されている。
次に、本発明第１図の動作について説明する。
水平同期信号Ｈｓｙｃが、Ｘ軸表示位置調整回路１に入
力されると、フリップフロップ回路（Ｆ／Ｆ回路）２０
の出力はＩＩ Ｈ１）にセントされ、クロック信号ＣＫ
は、ＡＮＤ回路５０から出力し、カウンタ回路２２に入
力される。カウンタ回路２２の出力及び、外部設定手段
２１の出力は、排他的論理和回路群２３に入力され、そ
の出力は、ＮＯＲ回路群２４．ＮＡＮＤ回路群回路全２
５、ＮＯＲ回路２９に出力する。
力されると、フリップフロップ回路（Ｆ／Ｆ回路）２０
の出力はＩＩ Ｈ１）にセントされ、クロック信号ＣＫ
は、ＡＮＤ回路５０から出力し、カウンタ回路２２に入
力される。カウンタ回路２２の出力及び、外部設定手段
２１の出力は、排他的論理和回路群２３に入力され、そ
の出力は、ＮＯＲ回路群２４．ＮＡＮＤ回路群回路全２
５、ＮＯＲ回路２９に出力する。
それ故に、前記ディジタルスインチ等の外部設定手段２
１の設定値と、前記カウンタ回路２２のカウント値が一
致すると、ＮＯＲ回路２９の出力Ｒ１は、ＩＩ ＨＩＩ
となり、前記フリップフロップ回路２０をリセットする
。それ故に、フリップフロップ回路２０の出力Ｑは、Ｉ
Ｔ Ｌ ＩＴとなる。フリップフロップ回路３０は、リ
セットされているので、ＮＯＲ回路３１の出力は、ＩＩ
Ｈ１）となる。そして、このＩＴＨ″′信号は、Ｄ型
フリップフロップ回路３２のデータ入力に入力され、出
力端子Ｑより信号Ｔ、を出力し、ＡＮＤ回路３に入力さ
れる。一方、Ｙ軸表示位置調整回路２は前記、Ｘ軸表示
調整回路１と同様の構成になっていて、垂直同期信号Ｖ
ｓｙｃの入力によって、水平同期信号Ｈｓｙｃをカウン
トする。そして、外部入力手段の設定値にカウント値が
一致すると、−数構出信号により、カウンタ回路をリセ
ットし、出力Ｔ２を発生し、ＩＩ ＨＩＩの信号をＡＮ
Ｄ回路３に入力する。このときは、丁度、表示起点（ホ
ーム・ポジション）となり、シフトクロックＳＰ及び、
クロック信号Ｐ２を出力する。クロック信号Ｐ２は、１
／８分周回路３４によって、１７８分周され、Ｄ型フリ
ップフロップ回路３９とＮＯＲ回路４０によって、ラン
チパルスＬＰを発生し、シフトレジスタ５ （第２図参
照）の出力をランチ回路９ （第２図参照）にランチし
、表示データのシリアル／パラレル変換を実行する。１
７８分周回路３４の出力は、更に、分周回路３５に入力
され、Ｘ軸方向の有効表示ドツト数をカウントする（例
えば、６７２カウント）する。分周回路３５の出力は、
Ｄ型フリソプフロンプ回路３６及びＮＯＲ回路３７によ
って、リセットパルスＰ１を発生し、フリップフロップ
回路３０及び、１／８分周回路３４１分周回路３５をリ
セットする。一方、シフトクロックＳＰは、前記シフト
レジスタ５（第２図参照）にシフトクロックとして入力
される。更に、シフトクロックＳＰは、１７１６分周回
路４２によって、１７１６分周され、Ｄ型フリンプフロ
ソプ回路４１及び、ＮＯＲ回路４３によって、フリップ
プロップ回路４５のセット信号を発生する。フリップフ
ロップ回路４５が、セットされると、ＡＮＤ回路４６は
、クロック信号Ｐ、を発生し、Ｚ分周回路４７に入力す
る。Ａ分周回路４７の出力ｃｐは、表示データＤ。−Ｄ
３ （第２図参照）のシフトクロック信号として、液
晶駆動回路ＩＣに内蔵された４ビツトパラレルシフトレ
ジスタのシフトクロックとなる。
１の設定値と、前記カウンタ回路２２のカウント値が一
致すると、ＮＯＲ回路２９の出力Ｒ１は、ＩＩ ＨＩＩ
となり、前記フリップフロップ回路２０をリセットする
。それ故に、フリップフロップ回路２０の出力Ｑは、Ｉ
Ｔ Ｌ ＩＴとなる。フリップフロップ回路３０は、リ
セットされているので、ＮＯＲ回路３１の出力は、ＩＩ
Ｈ１）となる。そして、このＩＴＨ″′信号は、Ｄ型
フリップフロップ回路３２のデータ入力に入力され、出
力端子Ｑより信号Ｔ、を出力し、ＡＮＤ回路３に入力さ
れる。一方、Ｙ軸表示位置調整回路２は前記、Ｘ軸表示
調整回路１と同様の構成になっていて、垂直同期信号Ｖ
ｓｙｃの入力によって、水平同期信号Ｈｓｙｃをカウン
トする。そして、外部入力手段の設定値にカウント値が
一致すると、−数構出信号により、カウンタ回路をリセ
ットし、出力Ｔ２を発生し、ＩＩ ＨＩＩの信号をＡＮ
Ｄ回路３に入力する。このときは、丁度、表示起点（ホ
ーム・ポジション）となり、シフトクロックＳＰ及び、
クロック信号Ｐ２を出力する。クロック信号Ｐ２は、１
／８分周回路３４によって、１７８分周され、Ｄ型フリ
ップフロップ回路３９とＮＯＲ回路４０によって、ラン
チパルスＬＰを発生し、シフトレジスタ５ （第２図参
照）の出力をランチ回路９ （第２図参照）にランチし
、表示データのシリアル／パラレル変換を実行する。１
７８分周回路３４の出力は、更に、分周回路３５に入力
され、Ｘ軸方向の有効表示ドツト数をカウントする（例
えば、６７２カウント）する。分周回路３５の出力は、
Ｄ型フリソプフロンプ回路３６及びＮＯＲ回路３７によ
って、リセットパルスＰ１を発生し、フリップフロップ
回路３０及び、１／８分周回路３４１分周回路３５をリ
セットする。一方、シフトクロックＳＰは、前記シフト
レジスタ５（第２図参照）にシフトクロックとして入力
される。更に、シフトクロックＳＰは、１７１６分周回
路４２によって、１７１６分周され、Ｄ型フリンプフロ
ソプ回路４１及び、ＮＯＲ回路４３によって、フリップ
プロップ回路４５のセット信号を発生する。フリップフ
ロップ回路４５が、セットされると、ＡＮＤ回路４６は
、クロック信号Ｐ、を発生し、Ｚ分周回路４７に入力す
る。Ａ分周回路４７の出力ｃｐは、表示データＤ。−Ｄ
３ （第２図参照）のシフトクロック信号として、液
晶駆動回路ＩＣに内蔵された４ビツトパラレルシフトレ
ジスタのシフトクロックとなる。
更に、Ａ分周回路４７の出力は、フリップフロップ回路
４８によって分周され、スイッチング信号ＧＰ、及び、
ＧＰ２を発生し、前記、ラッチ回路９（第２図参照）の
８ビツト出力を、４ビツト毎にパラレルに、スイッチン
グし、液晶駆動回路ＩＣへ、４ビツトパラレル表示デー
タＤ０〜Ｄ、を出力する。第３図は、上記した第１図本
発明の一実施例の回路における各部のタイミング図を示
したものである。第３図において、水平同期信号）１ｓ
ｙｃによって、フリップフロップ回路２０（第１図参照
）の出力Ｑ１はＩＩ ＨＩＩにセントされ、−数構出回
路のＮＯＲ回路２９の出力Ｒ１によって、リセットされ
た後に、Ｄ型フリップフロップ回路３２の出力Ｑは、信
号ＴＩを発生する。それによって、クロック信号Ｐ２は
、分周回路３５により分周し、リセット信号Ｐ１により
、フリップフロップ回路３０１分周回路３５を、セント
及び、リセットすることができる。更に、信号Ｔ、が発
生し、ラッチ信号ＬＰが発生した後に、４ビツトパラレ
ルデータのシフトクロックＣＰ及び、４ビツトパラレル
データＤ。
４８によって分周され、スイッチング信号ＧＰ、及び、
ＧＰ２を発生し、前記、ラッチ回路９（第２図参照）の
８ビツト出力を、４ビツト毎にパラレルに、スイッチン
グし、液晶駆動回路ＩＣへ、４ビツトパラレル表示デー
タＤ０〜Ｄ、を出力する。第３図は、上記した第１図本
発明の一実施例の回路における各部のタイミング図を示
したものである。第３図において、水平同期信号）１ｓ
ｙｃによって、フリップフロップ回路２０（第１図参照
）の出力Ｑ１はＩＩ ＨＩＩにセントされ、−数構出回
路のＮＯＲ回路２９の出力Ｒ１によって、リセットされ
た後に、Ｄ型フリップフロップ回路３２の出力Ｑは、信
号ＴＩを発生する。それによって、クロック信号Ｐ２は
、分周回路３５により分周し、リセット信号Ｐ１により
、フリップフロップ回路３０１分周回路３５を、セント
及び、リセットすることができる。更に、信号Ｔ、が発
生し、ラッチ信号ＬＰが発生した後に、４ビツトパラレ
ルデータのシフトクロックＣＰ及び、４ビツトパラレル
データＤ。
〜Ｄ３のスイッチング信号ＣＰ、、ＣＰ２が発生するこ
とも理解できる。
とも理解できる。
第２図は、本発明のインターフェースの全体構成図を示
したものである。
したものである。
第２図において、Ｈｓｙｃは水平同期信号、Ｖｓｙｃは
、垂直同期信号、ＣＫは、ドツトクロック信号、Ｄは表
示データである。これらのＨｓｙｃ、 Ｖｓｙｃ、
ＣＫ 。
、垂直同期信号、ＣＫは、ドツトクロック信号、Ｄは表
示データである。これらのＨｓｙｃ、 Ｖｓｙｃ、
ＣＫ 。
Ｄは、ＣＲＴディスプレイ装置のインターフェース信号
と同等のものである。１は、ドツトクロック信号ＣＫを
カウントして、Ｘ軸方向の表示起点（ホーム・ポジショ
ン）を調整するＸ軸表示位置調整回路、２は、水平同期
信号ＨｓｙｃをカウントしてＹ軸方向の表示起点（ホー
ム・ポジション）を調整するＹ軸表示位置調整回路、３
は、Ｘ軸及びＹ軸表示位置調整回路の出力が一致したと
き、ドツトクロックＧＫを発生するＡＮＤ回路である。
と同等のものである。１は、ドツトクロック信号ＣＫを
カウントして、Ｘ軸方向の表示起点（ホーム・ポジショ
ン）を調整するＸ軸表示位置調整回路、２は、水平同期
信号ＨｓｙｃをカウントしてＹ軸方向の表示起点（ホー
ム・ポジション）を調整するＹ軸表示位置調整回路、３
は、Ｘ軸及びＹ軸表示位置調整回路の出力が一致したと
き、ドツトクロックＧＫを発生するＡＮＤ回路である。
４は、分周回路等から構成され水平ドツト数をカウント
し、前記、Ｘ軸表示位置調整回路をリセットするための
手段、５は、シリアルデータＤをシフトするためのシフ
トレジスタ、９は、シフトレジスタ５の出力をランチす
るランチ回路である。
し、前記、Ｘ軸表示位置調整回路をリセットするための
手段、５は、シリアルデータＤをシフトするためのシフ
トレジスタ、９は、シフトレジスタ５の出力をランチす
るランチ回路である。
６は、シフトクロックＳＰを分周して、ランチ回路９に
ラッチ信号及び、スイッチング回路１，２をスイッチン
グするためのＧ Ｐ ＋ 、 Ｇ Ｐ ｚとデータシフ
Ｉ・クロックＣＰを発生するための分周回路、１０は、
交流化駆動信号Ｍ、フレーム開始信号ＦＲＭ、ドライバ
ーへ転送された表示データをラッチするためのＬＯＡＤ
等の液晶用駆動回路のインターフェース信号を発生する
ためのタイミング信号発生回路、７，８はランチ回路９
のランチ出力８ビツトを４ビツト毎に、交互に０Ｎ１０
ＦＦ して、表示データを４ビツトで出力するスイッチ
ング回路である。
ラッチ信号及び、スイッチング回路１，２をスイッチン
グするためのＧ Ｐ ＋ 、 Ｇ Ｐ ｚとデータシフ
Ｉ・クロックＣＰを発生するための分周回路、１０は、
交流化駆動信号Ｍ、フレーム開始信号ＦＲＭ、ドライバ
ーへ転送された表示データをラッチするためのＬＯＡＤ
等の液晶用駆動回路のインターフェース信号を発生する
ためのタイミング信号発生回路、７，８はランチ回路９
のランチ出力８ビツトを４ビツト毎に、交互に０Ｎ１０
ＦＦ して、表示データを４ビツトで出力するスイッチ
ング回路である。
次に、第２図の動作について説明する。
水平同期信号Ｈｓｙｃが、Ｘ軸表示位置調整回路１に入
力されると、内蔵されたカウンタ回路によって、クロッ
ク信号ＧＫをカウントする。そして、設定カウント値に
カウント数が一致したとき、Ｘ軸表示位置調整回路１は
、信号Ｔ、を出力する。同様に、垂直同期回路Ｖｓｙｃ
が、Ｙ軸表示位置調整回路２に入力されると、内蔵され
た力うンタ回路によって、水平同期信号Ｈｓｙｃをカウ
ントする。そして設定カウント値にカウント数が一致し
たとき、Ｙ軸表示位置調整回路２は、信号Ｔ２を出力す
る。
力されると、内蔵されたカウンタ回路によって、クロッ
ク信号ＧＫをカウントする。そして、設定カウント値に
カウント数が一致したとき、Ｘ軸表示位置調整回路１は
、信号Ｔ、を出力する。同様に、垂直同期回路Ｖｓｙｃ
が、Ｙ軸表示位置調整回路２に入力されると、内蔵され
た力うンタ回路によって、水平同期信号Ｈｓｙｃをカウ
ントする。そして設定カウント値にカウント数が一致し
たとき、Ｙ軸表示位置調整回路２は、信号Ｔ２を出力す
る。
＝１）−
前記、信号Ｔ、及びＴ、とクロックＣＫは、ＡＮＤ回路
３に入力されているので、Ｔ１及びＴ２が共に、ＩＴ
ＨＩＴになったとき、クロック信号Ｐ２及びシフトクロ
ック信号ＳＰを発生する。このＴ１゜Ｔ２信号が共にＩ
Ｖ Ｈ１）に立上がった、最初のクロック信号は、表示
起点（ホーム・ポジション）である。クロック信号Ｐ２
は、分周回路４に入力し、Ｘ軸表示方向の１行分データ
が転送されたとき、リセット手段Ｐ、を発生し、Ｘ軸表
示位置調整回路１をリセットしてＰ２の入力を停止する
。
３に入力されているので、Ｔ１及びＴ２が共に、ＩＴ
ＨＩＴになったとき、クロック信号Ｐ２及びシフトクロ
ック信号ＳＰを発生する。このＴ１゜Ｔ２信号が共にＩ
Ｖ Ｈ１）に立上がった、最初のクロック信号は、表示
起点（ホーム・ポジション）である。クロック信号Ｐ２
は、分周回路４に入力し、Ｘ軸表示方向の１行分データ
が転送されたとき、リセット手段Ｐ、を発生し、Ｘ軸表
示位置調整回路１をリセットしてＰ２の入力を停止する
。
一方、前記、シフトクロック信号ＳＰは、シフトレジス
タ５のシフトクロツタとして入力し、表示データＤをシ
フトする。更に、シフトクロック信号ＳＰは、分周回路
６に入力され、１７８分周信号のラッチ信号ＬＰを発生
し、前記、シフトレジスタ５の出力を、ラッチ回路９に
ランチする。ラッチ回路９の８ビツトデータは、スイッ
チング回路７及びスイッチング回路８に、４ビット単位
で入力され、前記、分周回路６のスイッチング信号ＧＰ
、及びＧ Ｐ ｚ （Ｇ Ｐ ｌ の反転信号）によ
ってスイッチングされた４ビツトパラレルの表示データ
Ｄ０〜Ｄ、を発生する。更に、分周回路６は、前記表示
データＤ ｏ −Ｄ ３を、ドライバーに内蔵されたシ
フトレジスタにシフトするために、シフトクロック信号
ＣＰを発生する。タイミング信号発生回路１０は、ドラ
イバーのランチ信号ＬＯＡＤ。
タ５のシフトクロツタとして入力し、表示データＤをシ
フトする。更に、シフトクロック信号ＳＰは、分周回路
６に入力され、１７８分周信号のラッチ信号ＬＰを発生
し、前記、シフトレジスタ５の出力を、ラッチ回路９に
ランチする。ラッチ回路９の８ビツトデータは、スイッ
チング回路７及びスイッチング回路８に、４ビット単位
で入力され、前記、分周回路６のスイッチング信号ＧＰ
、及びＧ Ｐ ｚ （Ｇ Ｐ ｌ の反転信号）によ
ってスイッチングされた４ビツトパラレルの表示データ
Ｄ０〜Ｄ、を発生する。更に、分周回路６は、前記表示
データＤ ｏ −Ｄ ３を、ドライバーに内蔵されたシ
フトレジスタにシフトするために、シフトクロック信号
ＣＰを発生する。タイミング信号発生回路１０は、ドラ
イバーのランチ信号ＬＯＡＤ。
フレーム信号ＦＲＭ、交流化駆動信号Ｍを発生し、液晶
駆動回路（ドライバー）に、これらのインターフェース
信号を発生するものである。
駆動回路（ドライバー）に、これらのインターフェース
信号を発生するものである。
なお、上記実施例においては、表示データの出力がＤ
ｏ ” Ｄ ｓの４ビツトの場合のみ述べたが、これに
限定されるものではなく、８ビツト、１６ビツト等でも
用いることができる。また、リセット手段４は、Ｘ軸方
向の１行分データが転送されたときにＸ軸表示位Ｗ調整
回路１をリセットしてＰｚの入力を停止させればよく、
分周回路に限定されない。
ｏ ” Ｄ ｓの４ビツトの場合のみ述べたが、これに
限定されるものではなく、８ビツト、１６ビツト等でも
用いることができる。また、リセット手段４は、Ｘ軸方
向の１行分データが転送されたときにＸ軸表示位Ｗ調整
回路１をリセットしてＰｚの入力を停止させればよく、
分周回路に限定されない。
第４図は、第２図の全体構成図における出力信号のタイ
ミング図を示したものである。
ミング図を示したものである。
ナオ、上記実施例においては、シフトクロックＣＰの周
波数をＡにするために、表示データＤをシリアル／パラ
レル変換し、ドライバーへの転送スピードを低下させて
いるが、シリアルデータそのものをドライバーに転送す
ることも可能である。
波数をＡにするために、表示データＤをシリアル／パラ
レル変換し、ドライバーへの転送スピードを低下させて
いるが、シリアルデータそのものをドライバーに転送す
ることも可能である。
本発明のインターフェース回路は、シリコンの酸化膜ま
たは窒化膜の非線形抵抗膜を用いた液晶パネル（たとえ
ば、特開昭６１−９４０８６号公報、特開昭６１−１７
４５０９号公報参照） 、ＭＩＭ等の非線形素子あるい
は、ＴＰＴ等を用いた液晶パネル、スメクティック液晶
パネル、単純マトリックスＴＮプラズマディスプレイ、
ＥＬディスプレイ等、種々の平面型ディスプレイに用い
ることができるが、単純マトリックスＴＮ型液晶パネル
等のメモリー性のない表示パネルに用いると、ブランキ
ング期間、表示素子を駆動しないために実質的なデユー
ティ比が小さくなり、その結果コントラストの低下が生
じる問題がある。前記ＭＳＩ、ＴＰＴ、スメクテインク
液晶等、メモリー性のある表示パネルに用いた場合には
このような問題は生じないため好適である。
たは窒化膜の非線形抵抗膜を用いた液晶パネル（たとえ
ば、特開昭６１−９４０８６号公報、特開昭６１−１７
４５０９号公報参照） 、ＭＩＭ等の非線形素子あるい
は、ＴＰＴ等を用いた液晶パネル、スメクティック液晶
パネル、単純マトリックスＴＮプラズマディスプレイ、
ＥＬディスプレイ等、種々の平面型ディスプレイに用い
ることができるが、単純マトリックスＴＮ型液晶パネル
等のメモリー性のない表示パネルに用いると、ブランキ
ング期間、表示素子を駆動しないために実質的なデユー
ティ比が小さくなり、その結果コントラストの低下が生
じる問題がある。前記ＭＳＩ、ＴＰＴ、スメクテインク
液晶等、メモリー性のある表示パネルに用いた場合には
このような問題は生じないため好適である。
以上、述べたように、本発明によればＣＲＴディスプレ
イのインターフェース信号を用いて、ＲＡＭなどの記憶
回路を用いずに、リアルタイムによりインターフェース
するため回路構成が極めて単純化されるので、低価格、
ｌチップ化された実装が容易である。更に、ＣＲＴディ
スプレイのインターフェース仕様が異なったとしても、
表示起点（ホーム・ポジション）をＸ軸及びＹ軸方向に
ｌドツト単位に調整可能な外部調整手段を有しているた
め、あらゆるインターフェース仕様に、初期設定（プロ
グラム処理による）の必要性もなく対応できるなど、多
大な効果を有するものである。
イのインターフェース信号を用いて、ＲＡＭなどの記憶
回路を用いずに、リアルタイムによりインターフェース
するため回路構成が極めて単純化されるので、低価格、
ｌチップ化された実装が容易である。更に、ＣＲＴディ
スプレイのインターフェース仕様が異なったとしても、
表示起点（ホーム・ポジション）をＸ軸及びＹ軸方向に
ｌドツト単位に調整可能な外部調整手段を有しているた
め、あらゆるインターフェース仕様に、初期設定（プロ
グラム処理による）の必要性もなく対応できるなど、多
大な効果を有するものである。
第１図は、本発明の一実施例を示す回路図、第２図は、
本発明の全体を示す構成図、第３図は、第１図のタイミ
ングを示す図、第４図は、出力信号のタイミング図。 １・・・Ｘ軸表示位Ｎ調整回路 ２・・・Ｙ軸表示位置調整回路 ４．６・・・分周回路 ５・・・シフトレジスタ ９・・・ランチ回路 １０・・・タイミング信号発生回路 ２１・・・外部設定手段 ２２・・・カウンタ回路 ２３・・・排他的論理和回路 ２０．３０，４５．４８・・・フリソプフロンプ回路３
２、３６．３９．４１・・・Ｄ型フリップフロップ回路
以上 １６一
本発明の全体を示す構成図、第３図は、第１図のタイミ
ングを示す図、第４図は、出力信号のタイミング図。 １・・・Ｘ軸表示位Ｎ調整回路 ２・・・Ｙ軸表示位置調整回路 ４．６・・・分周回路 ５・・・シフトレジスタ ９・・・ランチ回路 １０・・・タイミング信号発生回路 ２１・・・外部設定手段 ２２・・・カウンタ回路 ２３・・・排他的論理和回路 ２０．３０，４５．４８・・・フリソプフロンプ回路３
２、３６．３９．４１・・・Ｄ型フリップフロップ回路
以上 １６一
Claims (1)
- （１）平面型表示装置のインターフェース回路において
、水平同期信号を入力し、Ｘ軸方向における表示データ
との時間的なタイミングをとるＸ軸表示位置調整回路と
、垂直同期信号を入力し、Ｙ軸方向における表示データ
との時間的なタイミングをとるＹ軸表示位置調整回路を
有し、前記、Ｘ軸又はＹ軸表示位置調整回路は、基準信
号をカウントするためのカウンタ回路と、表示データと
のタイミングを任意に設定するための外部入力手段と、
前記カウンタ回路の出力と、外部入力手段による設定値
の一致を検出するための一致検出回路により構成され、
前記、外部入力手段によって、表示位置の調整ができる
ことを特徴とするインターフェース回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21299686A JPS6368895A (ja) | 1986-09-10 | 1986-09-10 | 平面型表示装置のインタ−フエ−ス回路 |
| DE19873782450 DE3782450T2 (de) | 1986-04-25 | 1987-04-21 | Interface, zum beispiel fuer eine fluessigkristallanzeige. |
| EP87303469A EP0244978B1 (en) | 1986-04-25 | 1987-04-21 | Interface, for example for a liquid crystal display device |
| KR1019870003957A KR950003980B1 (ko) | 1986-04-25 | 1987-04-24 | 인터페이스 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21299686A JPS6368895A (ja) | 1986-09-10 | 1986-09-10 | 平面型表示装置のインタ−フエ−ス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6368895A true JPS6368895A (ja) | 1988-03-28 |
Family
ID=16631744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21299686A Pending JPS6368895A (ja) | 1986-04-25 | 1986-09-10 | 平面型表示装置のインタ−フエ−ス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6368895A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61112184A (ja) * | 1984-11-05 | 1986-05-30 | 三菱電機株式会社 | 表示制御装置 |
| JPS61138294A (ja) * | 1984-12-10 | 1986-06-25 | 株式会社ピーエフユー | ビデオｒａｍアクセス制御方式 |
-
1986
- 1986-09-10 JP JP21299686A patent/JPS6368895A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61112184A (ja) * | 1984-11-05 | 1986-05-30 | 三菱電機株式会社 | 表示制御装置 |
| JPS61138294A (ja) * | 1984-12-10 | 1986-06-25 | 株式会社ピーエフユー | ビデオｒａｍアクセス制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0295802B1 (en) | Liquid crystal display device | |
| JP3361925B2 (ja) | 集積回路 | |
| US20050207200A1 (en) | Shift register and driving circuit of LCD using the same | |
| JP3310082B2 (ja) | 液晶表示装置および液晶一体型タブレットにおける座標検出方法 | |
| TWI698848B (zh) | 源極驅動電路、顯示裝置及資訊處理裝置 | |
| JPS6368895A (ja) | 平面型表示装置のインタ−フエ−ス回路 | |
| WO2003102906A1 (fr) | Circuit de generation de synchronisation, afficheur et terminal mobile | |
| JP2571924B2 (ja) | 表示装置のインタ−フエ−ス回路 | |
| JPS6368894A (ja) | 平面型表示装置のインタ−フエ−ス回路 | |
| US5500653A (en) | Character data writing device | |
| JPS6012581A (ja) | 表示装置 | |
| JPS6365492A (ja) | 液晶表示装置のインタ−フエ−ス回路 | |
| JP3089646B2 (ja) | Ｐｗｍ出力回路 | |
| JPH08262402A (ja) | 液晶表示駆動装置 | |
| JPS6374099A (ja) | 液晶表示装置のインタ−フエ−ス回路 | |
| JPH10161592A (ja) | 液晶表示装置の駆動装置 | |
| JP2001042813A (ja) | 半導体集積回路 | |
| KR890007638Y1 (ko) | Lcd 콘트롤러의 드라이브 선택신호 발생회로 | |
| JPS63170694A (ja) | 平面型表示装置のインタ−フエイス回路 | |
| JP3222882B2 (ja) | 表示パネル駆動用ドライバ駆動方法および表示装置 | |
| JPS62251798A (ja) | カラ−液晶表示装置のインタ−フエ−ス回路 | |
| JP2617101B2 (ja) | カラー液晶表示装置 | |
| JP2643010B2 (ja) | 薄膜ｅｌ表示装置の駆動装置 | |
| JPS62280898A (ja) | カラ−液晶表示装置のインタ−フエ−ス回路 | |
| JPS60142732A (ja) | シフトレジスタ回路 |