KR950003980B1 - 인터페이스 - Google Patents

Abstract

내용 없음.

Description

인터페이스

제1도는 본 발명의 한가지 실시예의 전체 구성을 도시한 블럭선도.

제2도는 단색 및 다색의 칼라 표시장치 모두에 응용할 수 있는 인터페이스 회로의 한가지 실시예의 전체구성을 도시한 블럭선도.

제3도는 칼라 표시장치에 응용될 수 있는 인터페이스의 구성을 도시한 블럭선도.

제4도는 단색 액정 표시장치에 응용될 수 있는 인터폐이스의 구성을 도시한 블럭선도.

제5도는 본 발명의 한가지 예를 도시한 회로 다이어그램.

제6a도 내지 제6b도는 제5도의 회로의 동작을 보충설명하기 위한 타이밍 챠트를 도시한 도면.

제7도는 본 발명에 따른 칼라 표시의 칼라 액정 판넬의 전구 구조의 한가지 실시예.

제8a도는 단색 표시를 위한 시스템 구성의 한가지 실시예를 도시한 도면.

제8b도는 칼라 표시를 위한 시스템 구성의 한가지 실시예를 도시한 도면.

제9도는 본 발명에 따른 다중 칼라 표시용의 인터페이스를 도시한 도면.

제10도는 제9도의 회로의 동작을 설명을 보충하기 위한 타이잉 챠트.

제11도는 본 발명의 한가지 실시예에 따른 칼라 액정 표시장치의 시스텐 구성을 도시한 도면.

제12도는 병렬 표시 데이타를 4비트 또는 8비트 데이타로 변환시키는 기능을 선택하는 병렬 비트를 갖는인터폐이스 회로의 한가지 실시예를 도시한 회로도.

제13a도 내지 13d도는 제12도의 동작 설명을 보충하기 위한 타이먕 챠트.

제14도는 여러가지 칼라 도트 배열(예를들어, 스트립, 모자이크, 반전된 모자이크 또는 삼각배열)을 처리할 수 있는 인터페이스의 한가지 실시예를 도시한 회로도.

제15a도 내지 15c도는 칼라 도트의 여러가지 배열 형태를 도시한 도면.

제16도는 본 발명에 따른 칼라 배열 선택 회로의 한가지 예를 도시한 도면.·

제17도는 다중 칼라 평면형 표시장치를 위한 인터페이스의 또 다른 실시예를 도시한 회로 다이어그램.

제18도는 상부 및 하부 전극을 위해 축 구동기를 2개의 시스템으로 나누어 연결의 어려움을 없앤 발명의또 다른 실시예를 도시한 회로도.

제19도는 제18도의 나이밍챠트.

제20도는 본 실시예의 인터페이스를 이용한 칼라 그래픽 액정의 전체 구성을 도시한 도면.·

제21도는 칼라 액정 표시를 위해 인터페이스의 또 다른 실시예를 도시한 블럭선도.

제22도는 단색 표시용 인터페이스의 한가지 실시예를 도시한 도면.

제23도는 8비트 병렬 신호로 데이타를 전달하여 낮은 전달 속도로도 받아들일 수 있는 인터페이스의 또다른 실시예를 도시한 회로 다이어그램.

제24도는 제23도의 회로의 동작을 보충 설명하기 위한 타이밍챠트.

제25도는 본 발명의 또 다른 실시예에 따른 액정 표시부의 시스템 구조를 도시한 블럭선도.

제26도는 본 발명의 실시예를 이용한 액정 판넬의 전극 구조를 도시한 다이어그램.

제27도는 본 발명의 한가지 실시예를 도시한 회로 다이어그램.

제28도는 본 발명의 또 다른 실시예를 도시한 회로 다이어그램.

제29도는 수평 및 수직 홈(Home) 위치 조절 회로의 또 다른 실시예를 도시한 회로 다이어그램.

제30도는 본 발명의 또 다른 실시예를 도시한 다이어그램.

제31도는 제30도의 타이밍챠트.

제32도는 제27도의 인터페이스 실시예의 전체 구조를 도시한 다이어그램.

제33도는 제27도의 인터페이스 실시예의 전체 구조를 도시한 다이어그램.

제34도는 제32도의 전체 구성의 출력 신호의 타이밍을 도시한 챠트.

제35도는 본 발명의 또 다른 실시예를 도시한 회로 다이어그램.

제36도는 제35도의 회로 동작을 보충하여 설명하기 위한 타이밍챠트.

* 도면의 주요 부분에 대한 부호의 설명

103 : 클럭제어회로 104 : 타이밍신호발생기

105 : 데이타처리회로 208,209 : 스위칭회로

304 : 구동기 528 : 시프트레지스터

1160 : 인터페이스 1144 : 칼라 액정 표시 판넬

본 발명은 예를들어 액정 표시장치, EL 표시장치 플리즈마 표시장치 또는 LED 표시장치와 같은 얇은 표시장치용 인터페이스 회로에 관한 것이다. 특히 본 발명은 개인용 컴퓨터 등과 같은 광범위한 응용분야에서사용되는 CRT 표시장치의 인터페이스 신호를 이용하여 소형 경량의 표시장치로 사용될 수 있는 인더페이스 회로를 갖는 박형 표시장치에 관한 것이다.

본 발명은 분리된 합성 비디오 신호를 갖는 분리 비디오 신호 또는 CRT 표시의 표시 데이타 동기신호중의 하나를 이용하여 프레임 완충 메모리에 데이타를 기억시키지 않고 입력된 표시 데이타의 실시간 처리를이용하여 표시 데이타를 박형 표시부에 표시할 수 있는 인터페이스 기능을 갖는 박형 표시장치용 인터페이스 회로에 관한 것이다. 액정 표시 또는 그외의 대형의 도트 매트릭스 판넬에 의해 개인용 컴퓨터 또는 워드 프로세서의 표시 단말부로서 최근에 사용되었다. 왜냐하면 이는 얇고, 저전압 및 저전력 소비를 특징으로 하기 때문이다. 현재, CRT 제어회로와 직접 연결될 수 있는 액정 인터페이스 회로가 개발되어 휴대용개인용 컴퓨터의 표시 단말기로 사용이 될 수 있다.

그러나, 종래 기술에 따른 박형 표시부의 인터페이스 회로는 박형 표시 판넬이 CRT 표시의 귀소귀선 기간을 없애면서 구동될 수 있다는 개념에 의해 설계되어 있다. 이 결과, 표시 데이타는 프레임 완층 메모리가 표시 데이타를 한번 기록할 수 있도록 마련된 후 순차적으로 판독이 된다.

또한, 종래 기술의 인터페이스 회로는 특히 단백 표시장치용이기 때문에, 그래픽 표사 등과 같은 경우에는 표시 정보의 양이 부족하다. 특히 표시에 대한 만족도 CRT 표시장치에 비해 충분하지 못하다 왜냐하면, 적, 청 및 녹의 하나 이상 두개의 박형 표시 데이타가 사용되며, 간단한 매트릭스상에서 온-오프 방법으로 표시된다. 그러나 한편으로, 다중 칼라 박형 표시장치용 인터페이스 회로는 박형 판넬의 투명 전극의표면상에 칼라 필터를 설치하는 것과 TFT 즉, 박막 트랜지스터), 금속 절연 박막(MlM) 또는 금속 반절연체(미합중국 특허출원 제863,199호, 유럽 특허 출원 공개번호 제202092A2) 또는 스메틱 액정과 같은 활성 소자 또는 비선형 소자를 내장한 판넬과 같은 기억 기능을 갖는 새로운 액정 판넬의 개발에 대한 것이이루어지지 않았다.

상술된 바와 같이, 종래 기술에 따른 박형 표시장치용 인터페이스 회로는 인터페이스 회로의 조정하에서데이타를 기록 및 판독하기 위해 외부 회로와 같은 프레임 완층 메모리를 준비하는 것이 필요하다. 상기 조건은 가격을 상승시키며, 회로를 복잡하게 하여 회로가 소형의 표시 단말기로 조립하기 어렵다 또한, 특히단색 표시장치용 3개 셋트의 인터페이스 회로는 칼라 박막 표시장치용 인터페이스 회로를 구성하기 위해 마련되어야 하며, 따라서, 가격 밋 구조적 복잡성이 간단히 말해 3배로 증가한다.

그래서 본 발명의 목적은 박형 표시장치용의 개량된 인더페이스를 제공하는 것이다 본 발명의 또다른 목적은 CRT의 인터페이스 신호를 이용하여 박헝 표시장치에 메모리 수단이 인가되지 않은 인터페이스 회로를 제공하는 것이다.

제1도는 본 발명의 전체 구성을 도시한 블럭선도이다. 제1도에서 참고문자 Hsyc는 수평 동기 신호를나다내고, CK는 도트 클럭 신호이며 Vsyc는 수직 동기 신호이며, Data는 표시 데이타 신호이다 수평 홈위치 조절 회로(101)는 실제 표시 데이타가 수신될때까지 수평 동기 신호의 수신 순간으로 부터 계속하는귀선 기간을 조절하기 위해 대기 시간을 조절하는데 이용이 되어 수평 홈위치를 좌측 단부로 변의시킨다 수직 홈 위치 조절 회로(102)는 실제 표시 데이타가 수신될때까지 수직 동기 신호의 수 ) 순간으로부터 계속되는 귀선 기간을 조절하기 위해 대기 위치를 조절하는데 이용이 되어 수직 홈 위치를 제일 높은 위치로변위시킨다. (103)은 수평 및 수직 귀선 기간 다음 표시 데이타의 변화 및 표시를 위해 타이밍 신호를 발생하는 클럭이 한 라인당, 실제 표시 데이타의 수를 제어하게 하는 클럭 신호의 발생을 조절하는 클럭 제어회로를 표시한다.(105)는 표시 데이타 신호의 직렬 데이타 Data를 병렬 신호로 바꾸거나 또는 적, 녹 및청색의 칼라 표시 데이타를 상기 기본 칼라의 혼합 칼라 표시 데이타를 재정렬하는 데이타 변환 회로와 각수평 주사에 대해 칼라 표시 데이타(즉, 적, 녹, 청 칼라 데이타)의 순서를 모자이크 패턴 또는 스트라이프패턴으로 규칙적으로 변화시키며, 정극성 및 부극성 표시를 실행하는 데이타 조절 회로와, 시분할 방법으로상술된 데이타 변환 회로의 출력을 절환시켜 출력시키는 단색 표시 데이타 스위칭 회로와, 단색/다색 칼라표시 데이타 및 표시 타이밍 신호의 스위칭 회로를 선택하기 위한 단색/다색 칼라 선택 회로로 구성이 된데이타 처리 회로를 표시한다. (104)는 프레임 신호 FRM 즉, 주사를 시작하는 데이타와 표시 데이타를 시프트시키는 시프트 클럭 CP 또는 시프트된 표시 데이타를 래치시키는 래치 신호 LOAD와 같은 타이밍 신호를 구동기에 출력하는 타이밍 신호 발생기를 표시한다.

상술한 바와같이, 단색/다색 칼라 표시 데이타는 데이타 처리 회로(105)에 입력되어 변화되고 구동기에의해 수신될 수 있도록 처리되며, 다음 타이밍 신호 발생기(104)의 타이밍 신호와 함께 구동기에 출력되어 표시된다.

제2도는 단색 또는 다색 칼라 표시에 모두 응용될 수 있는 인터페이스 회로의 한가지 실시예의 전체 구성을 도시한 블럭선도이다.

제2도에서 Hsyc는 수평 주사 신호를 표시하며, CK는 도트 클럭 신호이고 Vsyc는 수직 주사 신호이며RD, GD 밋 BD는 적, 녹 및 청색의 비디오 신호를 표시한다.

수평 홈 위치 조절 회로(201)는 수평 동기 신호 Hsyc의 수신시부터 유효 표시 데이타 수신시까지 연속적으로 귀선 기간을 조절하기 위해 대기 시간을 조절하는데 이용이 되어 수평 홈 위치가 좌측 단부로 시프트되게 할 수 있다. 수직 홈 위치 조절 회로(202)는 수직 동기 신호 VSyc의 수신시부터 유효 표시 데이타 수신시까지 연속적으로 귀선 기간을 조절하기 위해 사용이 되어 수직 홈 위치를 가장 높은 위치로 시프트시킬수 있다.(203)는 수평 및 수직 귀선 기간 다음에 데이타를 변화 및 표시하기 위한 타이밍 신호를 클럭이 발생하게 하는 클럭 신호의 발생을 조절하는 AND 회로를 표시한다 (204)는 수평 홈 위치 조절 회로(201)를 리셋트하는 도트 클럭의 수를 계수하는 한 라인 및 도트 클럭 정지 수단의 유효 표시 데이타의 수를 모니터하기 위해 AND 회로(203)의 클럭 신호의 주파수를 분할하는 카운터를 표시한다.·(205)는 표시 데이타RD, GD, BD를 병렬 데이타로 변화시키거나 또는 표시 데이타 RD, GD 및 BD를 혼합된 칼라 표시 데이타로 재 정렬하는 데이타 변화 회로를 표시한다. 데이타 변화 회로(205)는 데이타를 임시로 기억한다. 206)은 상술된 표시 데이타 RD, GD, BD를 규칙척인 순서로 주사하는 수평 주사에 대해 모자이크 또는스트라이프 패턴으로 변화시키며 정극성 및 부극성 표시를 행하는 기능을 갖는 데이타 조절 회로를 표시한다.

(207)는 프레임 신호 FRM, 제어 구동 신호 M, 변위 클럭 CP 또는 래치 신호 LOAD와 같은 타이밍 신호를 구동기에 출력하여 액정 표시를 가능하게 하는 타이밍 신호 발생기를 표시한다. (208) 및 (209)는 시분할 방법에서 데이타 변화 회로(205)의 출력을 스위칭시키는 스위칭 회로를 표시한다. 특정 스위칭 회로(208)는 칼라 표시 데이타를 구동기에 스위치시켜 출력한다. 스위칭 회로(209)는 단색 표시 데이타를 스위치시킨다 (210)은 액정 표시장치가 다색 또는 단색 표시냐에 따라 상술된 스위칭 회로(208,209)의 시분할타이밍, 시프트 클럭 CP의 타이밍 및 단색/다색 칼라 표시 데이타를 선택하는 단색/다색 칼라 선택 회로를 표시한다. 상술된 스위칭 회로(208 또는 209)는 상부 전극을 위해서는 표시 데이타 UD1 내지 UD8을, 그리고 하부 전극을 위해서는 표시 데이타 LD1 내지 LDs을 시분할 방법으로 구동기에 출력한다.

제3도는 칼라 표시장치에 이용될 수 있는 인터페이스의 구조를 도시한 다이어그램이다. 제3도는 단색/다색 칼라 선택 회로(210)와 스위칭 회로(209)를 제외하고는 제2도의 것과 유사한 구조를 갖는다. 또한 개개의 블럭은 제2도의 블럭과 유사한 기능을 하며, 칼라 비디오 신호 RD, GD, BD는 데이타 변화 회로(305)에 의해 변화된 데이타를 가지며, 칼라 혼합 처리가 이루어지고, 상부 표시 데이타 UD1 대지 UD8와하부 표시 데이타 UD1 내지 UD8를 구동기예 출력하기 위해 스위칭 회로(308)에 의해 시분할 방법으로 스위칭된다. 제4도는 단색 액정 표시장치에 이용될 수 있는 인터페이스의 구조를 도시한 블럭선도이다. 제4도는 데이타 제어 회로(306)를 제외하고는 제3도의 구조와 유사하다. 또한, 개개의 블럭은 제3도의 블럭과 유사한 기능을 가지며, 데이타 변화 회로(405)는 표시 데이타의 칼라를 혼합하기 위한 수단을 갖고 있지않다. 직렬로 입력된 표시 데이타는 데이타 변화 회로(405)에 의해 병렬 데이타로 변환이 된다, 4비트 출력의 경우, 병렬 데이타는 시분할 방법으로 스위치되어 병렬인 표시 데이타 UD1 내지 UD4와 UD5 내지 UD8을 출력한다.8비트 출력의 경우, 시분할은 행하여 지지 않지만 표시 데이타 UD1 내지 UD8온 병렬로 출력된다. 타이밍 신호 발생기(407)는 마찬가지로 액정 표시를 위해 필요한 프레임 신흐 FRM, 제어 구동 신흐M 시프트 클럭 CP 및 래치 신호 LOAD를 구동기에 제공하여 표시 데이타와 함께 구동기에 출력하여 액정표시가 이루어질 수 있게 한다.

제5도에 도시된 실시예는 단색 다색 칼라 표시로부터 표시 모드를 선택할 수 있는 인터페이스 회로에 관한 것이다.

제5도는 본 발명의 한가지 실시예를 도시한 도면이며, 제6도는 제5도의 작동을 보충설명하기 위한 타이잉 챠트이다.

제5도에서 Hsyc는 수평 동기 신호를 표시하고 Vsyc는 수직 동기 신호이며, CK는 도트 클럭 신호이고, RD, GD 및 BD는 각각 적, 녹 및 청색의 표시 데이타이다 이들 신호 Hsyc, Vsyc, RD, GD, BD는CRT 표시장치에 제공되는 인터페이스 신호와 동일하다 (501)는 X축 방향으로 표시 위치를 조정하기 위해 도트 클럭의 수를 계수하는 X축 표시 위치 조절 회로를 표시한다. (504)는 Y축 방향으로 표시 위치를조절하기 위해 수평 동기 신호 Hsyc의 수를 계수하는 Y축 표시 위치 조절 회로를 표시한다 (503)은 상수된 X축 및 Y축 표시 위치 조절 회로(501,504)와 도트 클럭 CK의 출력 모두에 대해 이루어질 수 있는AND 회로를 도시한다. (506)는 클럭 신호 P1의 주파수 즉, 상술된 AND 회로의 출력의 주파수를 1/8로분주하기 위한 1/8 분주기를 나타낸다.(507)은 상술된 X축 표시 위치 조절 회로(501)를 리셋트하기 위해 리셋트 신호 P3를 발생하는 1/8분주기 회로(506)의 출력 P2의 수파수를 분주하기 위한 분주기 회로를 표시한다. 참고번호 510,5l1 및 512는 적, 녹 및 청의 표시 데이타틀 시프트시키기 위해 시프트 레지스러 회로를 나타내며 적, 녹 및 청색의 표시 데이타를 시프트시킨다 (513),(514) 및 (5l5)는 시프트 레지스터(5l0),(511) 및 (512)는 시프트 레지스터(510),(5l1) 및 (512)의 표시 데이타를 임시로 레치시키는 래치 회로를 표시한다. (541) 내지 (546)은 액정 표시장치의 X전극 구동 회로(이하 "X구동기"라 칭함)에 표시 데이타를 시분할 방법으로 출력하기 위해 래치 회로(513 내지 515)의 표시 데이타를 스위칭시키는 스위칭 회로를 나타낸다. (528)은 시분할 방법으로 상술된 스위칭 회로(541)를 스위칭시키는 시프트 레지스터를 표시한다.

(554)(555) 및 (556)은 스위치(SW1)가 온 상태일때 적, 녹 및 청의 표시 데이타를 반전시키기 위한 배타적 OR 게이트를 표시한다.

(524) 및 (525)는 레치 신호 P4를 발생하기 위해 상술된 클럭 신호 P2의 각각에 대해 이루어질 수 있는D형 플립플롭 회로(이하 D형 F/F 회로라 칭함)를 표시한다. (521)은 상술된 레치 신호 P4의 발생에 응답하여 셋팅 작동을 하는 셋트-리셋트 플립플롭 회로를 표시한다 (516) 및 (517)은 상술된 Y축 표시 위치조절 회로(504)가 "H"레벨로 상승할때 셋트 펄스 신호 P₉를 발생하기 위한 D형 플립플롭(이하 F/F라함)회로 및 NOR 회로를 표시한다. (518)은 상술된 셋트 펄스 신호 P₉에 응답하여 셋트 출력을 발생하는 F/F회로를 표시한다, (547) 및 (548)은 상술된 F/F 회로(518)의 출력을 지연시키는 D형 F/F 회로를 표시한다. 상술된 D형 F/F 회로의 출력 FRM은 프레임 신호이다. (520)은 상기 프레임 신호의 주파수를 1/2로분주하기 위한 F/F 회로를 표시한다. F/F 회로(520)의 출력은 액정을 교대로 구동시키기 위한 교번 구동신호 M이다. 한편, LK는 X축 구동 회로에 내장된 래치 회로에 의해 X축 구동 회로에 전달되는 표시 데이타로부터 래치되는 래치 신호를 표시한다, (53l)은 클럭 신호 P₁₀의 주파수를 1/4로 분주하는 1/4 분주회로를 표시한다. (533)는 상기 분주기 회로(531)의 출력 P₁₃의 주파수를 1/2로 분주시키는 F/F 회로를 도시한다. (539) 및 (540)은 상기 래치 회로(515)의 표시 데이타를 스위치시키는 스위칭 회로를 표시한다. (535),(536) 및 (537)은 단색 또는 다색 칼라 표시의 경우 X전극 구동기 회로에 내장된 4비트 병렬 시프트레지스러의 시프트 클럭 SK을 선택하기 위해 선택 게이트 회로와 함께 구성이 되는 AND 회로와 OR 회로를 표시한다.

다음 본 발명의 실시예의 작동에 대해 다음에서 상세히 설명하기로 한다.

X축 표시 위치 조절 회로(501)는 수평 동기 신호 Hsyc를 수신할때 도트 클럭 CK의 수를 계수하기 시작한다. 상기 계수된 값이 표시 데이타의 귀선 기간의 셋트 값과 일치할때, 상기 X축 표시 위치 조절 회로의 출력 T₁은·'H"레벨까지 상승한다,. 상기 귀선기간의 셋팅은 디지탈 스위치와 같은 외부 셋팅I 수단에 의해 한개 도트의 단위로 조절될 수 있다. Y축 표시 위치 조절 회로(504)는 수직 동기 신호 Vsyc를 수신할때 수평 동기 신호 Hsyc의 수를 계수하기 시작한다. 상기 계수된 값이 Y축 방향으로 표시 데이타의 귀선 기간의 셋트값과 일치할때, 상기 Y축 표시 위치 조절 회로(504)의 출력 T₂은 "H"레벨까지 상승한다. 상기귀선 기간의 셋팅은 디지탈 스위치와 같은 외부 셋팅 수단에 의해 한개 도트의 단위로 유사하게 조절될 수있다. 상기 X축 및 Y축 표시 위치 조절 회로의 출력 T₁과 T₂가 "H"레벨로 상승하였을때 표시 시작 위치(또는 홈 위치)가 선정이 되어 클럭 신호 P1는 AND 게이트(503)로부터 출력이 된다 클럭 신호 P_l는 1/8분수기 회로(506)와 시프트 레지스러(510,511,512)에 입력이 된다.

표시 데이타 RD, GD, BD는 시프트 레지스터(510,511,512)에 의해 각 클럭에 대해 시프트되어, 상기 클럭 신호 P1는 시프트 클럭이 될 수 있다. 1/8분주기 회로(506)의 출력 P₂은 D형 F/F 회로(524)와 NOR회로(525)가 래치 신호 P₄를 발생하게 하고, 매번 8개의 클럭 신호 P₁가 입력이 되며, 래치 회로(513,514,5l5)에 있는 시프트 레지스터의 병렬 표시 데이타가 래치되게 하여, S/P 변환을 행한다·상기 래치 신호P₄는 반전기(526)에 의해 반전이 되어 F/F 회로(521)를 셋트시키고 따라서 AND 회로(522)는 클럭 신호P₁₀를 출력시키기 시작한다. 상기 클럭 신호 P₁₀는 1/2분주기 회로(527)에 의해 분주된 주파수를 가지며, 시프트 레지스터(528)의 시프트 클럭으로 입력이 된다. 시프트 레지스터(528)는 시프트 데이타로서 NOR회로(529)의 출력을 이용하여 스위칭 제어 신호 P₅, P₆및 P₇을 발생하는 1/4링 카운터로서 작동한다.·그결과, 스위칭 회로(541,542,543,544,545,546)은 시분할 형태로 온되어 표시 데이타 UD₀내지 UD₃및 LD₀내지 LD₃를 병렬로 출력한다. 클럭 신호 P₁₀는 클럭 신호 P₈를 출력하기 위해 F/F 회로(523)에 의해 1/2로 분주된 주파수를 갖는다.

또한 상기 F/F 회로(523)는 반전기(530)에 의해 시프트 레지스터의 시프트 데이타로부터 반전이 된 신호에 의해 리셋트되어 클럭 신호 P₁₀의 8개 클럭에 응답하여 클럭 신호 P₈의 3개 클럭을 출력하여 AND 회로(536)와 OR 회로(537)를 통해 시프트 클럭 SK을 발생한다. 래치 회로(513 내지 515)의 출력은 다음과 같은 방법으로 스위칭 회로(541 내지 546)에 입력되어 혼합된 R,G 및 B(즉, 적,청,녹) 칼라 표시 데이타를제공한다. 스위칭 회로(541 내지 546)은 입력이 레치 회로(513 내지 514)의 첫번째 비트로부터 8번째 비트R_l, G1 및 B₁내지 R₈, G₈및 B₈인 경우, 다음에 표시한 방법으로 연결된 4비트 병렬 전송 게이트로 구성이 된다.

상술된 바와 같이, 스위칭 회로(541 내지 546)는 상부 표시 데이타 UD₀내지 UD₃와 하부 표시 데이타LD₀내지 LD₃로 그룹이 형성되며, 칼라 묘시 데이타 RD, GD, BD는 첫변재 비트로부터 교대로 그리고 별도로 입력이 된다 그 결과, 표시 데이타 UD₀내지 UD₃는 출력(R_l, B_l, G₂및 R₃)(B₃,G₄,‥·등등)을발생하며, 반면, 표시 데이타 LD₀내지 LD₃는 출력(G_l,R₂,B₂및 G₃)와 (R₃,B₄,···등등)을 발생한다.

다음, 액정 표시에 대한 타이밍 신호를 다음에서 상세히 설명하기로 한다.

Y축 표시 위치 조절 회로(504)의 출력 T₂은 "H"레벨로 상승하였을때 반전기(505)에 의해 반전이 되며, 따라서, 셋트 펄스 P₉는 D형 F/F 회로(516)와 NOR 회로(517)에 의해 발생이 되어 F/F 회로(518)를 셋트시킨다. 상기 1/8 분주기 회로(506)의 클럭 신호 P₂의 X축 방향으로 표시 데이타가 입력될때까지 분주기회로(507)에 의해(예를들어 약 700까지) 계수된다. 이 다음 리셋트 신호 P₃는 D형 F/F 회로(509)와 NOR회로(508)에 의해 발생이 되어 X축 포시 위치 조절 회로(501), 1/8분주기 회로(506), 분주기 회로(507) 및F/F 회로(518)를 리셋트시킨다.

상기 리셋트 신호 P₃는 상기 X전극 구동기 회로(즉 X구동기)에 내장된 래치 회로에 대한 래치 신호 LK와 Y전극 구동 회로(Y구동기)에 내장된 시프트 레지스터에 대한 시프트 클럭 YSCL로서 사용이 된다. 상기 F/F 회로(518)의 출력은 D형 F/F 회로(547,548)에 의해 지연이 되어 Y구동기의 주사를 시작하기 위한프레임 신호 FRM 또는 데이타를 출력한다. 상기 FRM 신호는 X전극 및 Y전극 구동 회로에 출력되는 AC구동 신호 M를 발생시키는 1/2 분주 회로(520)에 의해 분주되어 구동 전압의 극성을 반전시킨다.

상술된 설명은 칼라 표시의 경우에 관한 것이다. 다음 단색 표시에 대해 설명하기로 한다.

클럭 신호 P_l0은 1/4분주기 회로(31)에 입력되어 1/4분주된 출력 P₁₃을 발생하며, 상기 출력은 스위칭 회로(539,540)의 스위칭 제어 신호 P₁₄와 P₁₅를 출력하기 위한 1/2분주기 회로(533)에 의해 분주된 주파수를갖는다. 상기 분주기 회로(531)의 분주 출력 P₁₃의 반전된 출력은 상기 X구동기 회로의 단색 시프트 클럭SK을 출력하기 위해 AND 회로(535)와 OR 회로(537)를 통해 제공이 된다. 배타적 OR 회로(547 내지549)는 상기 표시 데이타 RD, GD, BD의 극성을 반전 또는 회복시키는 극성 스위칭 회로로서 스위치SW₁가 온되었을때 RD, GD 및 BD의 극성이 반전될 수 있으며, 그렇지 않으면, NEGA/posi 표시를 스위치하여 회복시킬 수 있다.·한편, 스위치 SW₂는 칼라 및 단색 표시를 선택하기 위해 사용이 될 수 있다. 상기 스위치 SW₂가 오프되었을 때, 1/4분주 회로(531)의 출력 P₁₃의 반전된 출력은 단색 표시를 위해 시프트 클럭 SK을 발생하기 위해 선택 게이트 회로(535)와 OR 회로(537)를 통해 제공이 되며, 동시에, 상기 스위칭 회로(539,540)의 출력을 활성화시켜, 스위칭 회로(541 내지 546)의 출력을 고임피던스로 상승시킨다. 스위치 SW₂가 온되었을때, 상기 F/F 회로(523)의 클럭 신호 Ps는 칼라 표시를 위한 시프트 클럭 SK을 발생하기 위해 AND 회로(536)와 OR 회로(537)를 통해 제공이 되며, 동시에 스위칭 회로(54l 내지546)의 출력을 활성화시켜 스위칭 회로(539,540)의 출력이 고임피던스로 전환되게 한다.

상술한 바와 같이, 표시 모드는 선택 단자(S₁)의 전압 레벨에 따라 칼라 및 단색 표시간에 전환이 될 수있다. 상기 표시 NEGA/posi는 선택 단자(S₁)의 전압 레벨을 셋팅하여 선택될 수 있다.

제6A도는 X축 및 Y축 표시 위치 조절 회로의 출력 T_l과 T₂를 도시한 다이밍 챠트이다.

제6도는 클럭 신호 P₁과 P₃의 타이밍을 도시하며, 제6C도는 스위칭 제어 신호 P₅, P₆및 P₇와 표시 데이타 UD₀내지 UD₃및 LD₀내지 LD₃를 도시하며, 제6D도는 단색 표시 데이타 LD₀내지 LD₃의 타이밍이며 제6E도는 시프트 클럭 CK, 래치 클럭 LK, 프레임 신호 FRM 및 AC 구동 신호 M, 즉 액정 표시부의 구동기 회로에 게공되는 신호를 도시한다.

제7도는 본 발명에 따른 칼라 표시의 경우 칼라 액정 판넬의 전극 구조를 한 실시예를 도시한다·전극의 칼라 배열 순서는 본 발명의 순서에만 국한되는 것은 아니다. 제8도는 본 발명의 실시예의 구조를 도시한다. 제8A도는 단색 표시를 위한 시스템의 예를 도시하며 제8B도는 칼라 표시를 위한 시스템의 구조의 예를 도시한다. 제8도에서 본 발명은 보다 깊게 이해될 수 있을 것이다.

상술된 바와 같이, 본 발명에 있어서 액정 표시의 표시 데이다 및 타이밍 신호로의 변환은 표시의 인터페이스 신호를 이용하여 실시간으로 이루어진다. 그래서 다음과 같은 현저한 효과를 얻을 수 있다. (1) 프레임 버퍼 메모리가 필요없기 때문에, 소형의 저렴한 액정 표시 단말기를 게이트 어레이를 집적하여 만들 수있다. (2) 종래 기술에서 없었던 인터페이스 회로가 제공되어 액정 표시의 매력을 증가시키게 하였다. (3)단일 인터페이스 회로에 의해 단색 밋 다색의 칼라 표시 사이에서 표시 모드 선택이 가능하다. (4) 종래 기술에서와 같은 구동기가 사용 될 수 있기 때문에 칼라 표시를 위한 특수한 구동기 회로가 개발될 필요가 없다.

또한 본 발명은 내장된 스위칭 트랜지스터와 스메틱 액정 판넬을 갖는 TFT 또는 활성 매트릭스, MSI도는 MIM과 같은 비선형 저항 소자가 내장된 활성 매트릭스와 같이 귀선 기간에 대해서도 기억할 수 있는소자를 사용하여 강한 액정 판넬을 만들 수 있게 하였다.

제9도는 칼라 CRT의 인터페이스 신호를 사용하여 칼라 표시를 행할 수 있는 박형 표시부에 이용될 수있는 본 발명에 따른 인터페이스 회로의 실시예를 도시한다.

제10도는 제9도의 회로의 작동을 보충설명하기 위한 다이밍챠트이다.

제9도에 있어서, 참고문자 Hsyc는 수평 동기 신호, Vsyc는 수직 동기 신호, CK는 도트 클럭 신호,RD, GD, BD는 적,녹 및 청색인 표시 데이타를 나타낸다.

이들 신호 Hsyc, Vsyc, RD, BD, GD는 CRT 표시를 위한 인터페이스 신호와 유사하다. (901)은 X축방향으로 표시 영역(또는 위치)를 조정하기 위해 도트 클럭 CK의 수를 계수하는 X축 표시 위치 조절 회로를 표시한다. (907)은 Y축 방향으로 표시 영역(또는 위치)를 조정하기 위해 수평 동기 신호 Hsyc의 수를계수하는 Y축 표시 위치 조절 회로를 표시한다. (904) 및 (905)는 유효 도트 클럭 ∮2을 개수하기 위한 1/8 및 l/80 카운터 회로이다. (911),(912) 및 (913)은 직렬 표시 데이타 RD, GD 및 BD를 병렬 표시 데이타로 변환하기 위한 S/P 변환 회로를 표시한다. (914),(915) 및(916)은 상기 S/P 변환 회로(912,911,913)의 병렬 표시 데이타 출력을 임시로 기억하기 위한 래치 회로를 표시한다. (917) 내지 (922)는 병렬 표시데이타 UD_l내지 UD₄및 LD₁내지 LD₄를 시분할 방법으로 상기 래치 회로(914 대지 916)의 병렬 표시 데이타를 스위칭 하기 위한 스위칭 회로를 표시한다. 923은 상기 스위칭 회로(917 내지 922)를 시분할 방법으로 스위칭하기 위한 4비트 시프트 레지스터 회로를 표시한다. SK는 X축 구동 회로에 내장된 시프트 레지스터 회로의 병렬 표시 데이타 UD₁내지 UD₄및 LD₁내지 LD₄를 시프트시키기 위한 시프트 클럭신호를나나낸다.

LK는 X축 구동기 회로에 내장된 래치 회로에서 병렬 표시 데이타 UD₁내지 UD₄및 LD₁내지 LD₄를래치시키기 위한 래치 신호를 표시한다. FRM은 Y축 방향으로 주사를 개시하기 위힌 주사 개시 데이타를표시한다. M은 AC 전류 다음 칼라 액정 표시 판넬을 구동시키는 교번 구동 신호를 표시한다.

다음은 본 발명의 동작을 실명하기로 한다.

수평 동기 신호 HSyC가 X축 표시 위치 조절 회로(901)에 입력되었을때, 회로(901)의 출력 XT은 제10도의 타이밍챠트에 도시된 바와 같이 예정시간 경과후에, "H"로 상승되기 위해 "L"에 리셋트된다 상기 시간폭 LW₁은 내장된 가변 카운터의 도트 클럭 CK의 계수된 값을 임의로 조정하여 X축 표시 방향으로 표시개시 위치를 변화시킬 수 있다 또한 수평 동기 신호 Hsyc는 R-S F/F(906)를 셋트시켜 상기 F/F(906)의출력 T_l이 값 "H"로 상승되게 한다. 그 결과 AND 회로(902)의 출력 ∮1은 제10A도에 도시된 바와 같은타이밍에서 X축 유효 표시 주기를 위한 도트 클럭을 발생한다. Y축 표시 위치 조절 회로(907)는 유사한 구조를 갖도록 만들어져 있으머 수직 동기 신호 Vsyc를 수신하였을때 값 "L"에 리셋트되고 제10B도의 타이밍 챠트에서 도시된 바와 같이 예정 시간 경과후 "H"값으로 상승되게 한다. 상기 시간폭 LW₂는 내장된 가변 카운터의 수평 동기 신호의 계산된 값을 임의로 조정하여 Y축 방향으로 표시 개시 위치를 조절할 수있다. 또한, 수직 동기 신호 Vsyc는 R-S F/F(909)를 셋트시켜 F/F(909)의 출력 T₂는 값 "H"를 취한다. 그 결과, AND 회로(908)는 제10B도에 도시된 타이밍에서 Y축 유효 표시 기간의 수평 동기 신호 Hsyc를출력한다. R-S F/F(909)의 출력 T₂이 값 "H"에 있을때, AND 회로(903)는 유효 표시 기간의 도트 클럭∮2을 발생한다. 이들 도트 클럭 ∮2은 8비트 시프트 레지스터로 구성이 된 S/P 변화 회로(911,912,913)의 시프트 클럭으로 입력된다.

그 결과, 적, 녹 및 청색의 유효 표시 기간에 대해 표시 데이타 RD, GD, BD의 직렬 데이타는 병렬 데이타로 변화되며 래치 회로(914 내지 916)에 출력된다. 유효 표시 기간이 도트 클럭 ∮2은 캐리 신호 ∮3를발생하기 위해 1/8카운터에 의해 8의 인수로 나누어진 주파수를 갖는다.·상기 캐리신호 ∮3는 상기 래치 회로(914 내지 916)을 위한 래치 신호이다. 캐리 신호 ∮3는 또는 1/80카운터(905)에 입력되어 캐리 신호 ∮4를 발생하기 위해 80의 인수로 나누어져서 상기 R-S F/F(906)를 리셋트시킨다. 그 결과 상기 F/F(906)의 출력 T₁은 도트 클럭 ∮₁의 발생을 차단하기 위해 "L"값에 리셋트된다.

상기 유효 표시 주기 동안 래치 회로(914 내지 916)의 출력은 스위칭 회로(917 내지 922)에 입력된다. 이들 스위칭 회로(9l7 대지 922)는 4비트 병렬 전송 게이트로 구성이 된다. 만약 상기 전송 게이트의 출력이 래치 회로(914 내지 916)의 첫째 비트로부터, R₈, G₈및 B₈에 R_l, G₁및 B₁의 8번째 비트에 해당하는 경우, 스위칭 회로(917 내지 922)의 입력 신호는 다음 표와 같이 배열된다.

상기 표에서 보다시피, 스위칭 회로는 회로(917,919,921)와 회로(918,920,922)로 그룹이 나누어지며, 표시 데이타 RD, GD, BD는 제1비트로부터 교대로 그리고 별도로 입력된다. 상기 스위칭 회로의 스위칭 신호는 4비트 시프트 레지스터(923)에 의해 발생된다. 1/4카운터(924)는 클럭 ∮₄를 1/4로 계수하며, 이는 제10C도에 도시된 바와 같이 캐리 신호 ∮₈를 발생하기 위해 1/2카운터(931)에 의해 1/2로 나누어진 도트 클럭 ∮₂의 주파수를 나누어 만들어진다. 상기 캐리 신호 ∮₈는 출력 Q₁내지 Q₄를 발생하기 위해 시프트 레지스터(923)에 입력된다. 상기 출력 Q₁대지 Q₄는 시분할 방법으로 출력 "H"를 발생하지만, 출력 Q₂내지Q₄는 스위치 회로(917 내지 922)의 스위칭 신호로서 사용이 된다. 출력 Q₁은 출력 데이타 정지 주기로서 유지가 된다. 그 결과 스위칭 회로(917 내지 922)는 시분할 방법으로 917 내지 922에 스위치되어 병렬 표시신호 UD_l내지 UD₄와 LD_l내지 LD₄를 출력한다. 시프트 레지스터(923)의 출력 Q₁의 반전 출력과 시프트레지스터(923)의 시프토 콜럭 ∮₇사이외 AND 회로(927)의 출력 SK은 4비트 병렬 데이타 UD₁내지 UD₄와LD₁내지 LD₄를 X축 구동기 회로에 내장된(4비트 명렬) 시프트 레지스터의 시프트 클럭으로 출력한다.·제10D도의 타이밍챠트는 X축 및 Y축 전극 구동 회로에 대한 인터페이스 신호의 타이밍을 도시한다. 시프트클럭 SK은 1/480 계수기(928)에 입력되어 1/480주파수를 갖는 캐리 신호 LK가 X축 전극 구동 회로에 내장된 4비트 병렬 시프트 레지스터의 출력을 래치시키기 위한 래치 신호로 된다. R-S F/F 회로(929)는 신호 Vsyc에 의해 셋트되고 래치 신호 LK에 의해 리셋트되어 제10D도에 도시된 타이밍을 갖는 Y축 전극 주사 개시 신호 FRM를 출력한다. 1/2카운터(930)는 액정 표시장치에 인가될 구동 전압을 극성의 각 프레임에 대해 반전시키기 위해 상기 신호 FRM의 1/2주파수를 갖는 신호를 발생한다.

제11도는 본 발명의 한 실시예에 따른 칼라 액정 표시장치의 시스템 구성을 도시한 회로도이다. (1160)은상기 인터페이스 회로를 나타내며, 1150은 Y축 전극 구동 회로이고, 1140은 외부 방향으로 나가는 칼라 액정 표시 판넬(1144)의 X전극을 갖는 X축 전극 구동기이다. X축 전극 구동 회로(1140,1149)는 4비트 병렬시프트 레지스터(1141,1146), 래치회로(1142,1147) 및 액정 구동 유니트(1143,1148)로 구성된다. 병렬 표시데이타 UD₁내지 UD₄와 LD₁내지 LD₄는 래치 클럭 LK에 의해 시프트된 4비트 병렬 시프트 레지스터(1141,1146)에 동시에 입력된다. 래치 회로(1142,1147)에 의래 래치된 출력은 액정 구동기(1143,1145)에 의해 필터 전극에 대응하며 칼라인 표시 데이타에 따라 구동이 된다.

상술된 바와 같이, 본 실시예에 따라서 액정 또는 그 이외의 칼라 표시는 RAM과 같은 메모리 회로가 아닌 CRT 표시의 인터페이스 신호에 의해 실시간으로 행하여질 수 있다. 그래서, 본 발명은 표시 정보가 증가되고 경량이며 얇고 작은 것으로 이루어져 평면 표시 단말기로 사용될 수 있는 매력적인 표시장치를 제공한다. 종래 기술의 단색 구동 회로에서와 같이 IC 구동기 회로가 사용될 수 있기 때문에, 칼라 표시를위해 다른 어떤 특별한 구동기 회로가 개발될 필요가 없는 현저한 효과를 제공한다.

제12도는 병렬 표시 데이타를 4비트 또는 8비트 데이타를 전환시키는 병렬 비트 선택 기능을 갖는 인터페이스 회로의 실시예를 도시한다. 제13도는 제12도의 작동을 보충설명하기 위한 타이밍챠트이다.

제12도에 도시된 회로는 제5도의 것과 유사한 구조를 가지며, 공통 부품은 유사한 기능을 수행한다. (1210) 내지 (1212)는 시프트 레지스터의 출력을 임시로 래치시키기 위해 래치 회보와 적, 녹 및 청 표시데이타를 시프트시키기 위한 시프트 레지스터로 구성이 된 S/P 변화 회로이다.

(1221)은 상술된 제1펄스 신호 P₂에 응답하여 셋팅되는 셋트/리셋트 F/F 회로이다. (1257)과 (1258)은 시분할 방법으로 4비트의 병렬 표시 데이타를 출력하기 위해 상측 및 하측 구동기의 표시 데이타를 위한 회로를 표시한다. (1260)과 (1259)는 시분할 방법으로 8비토의 표시 데이타를 출력하기 위해 상측 및 하측 구동기의 표시 데이타를 위한 스위칭 회로이다.·SW₂는 상기 4비트 또는 8비트 병렬 출력이 구동기에 출력될것인가를 선택하는 선택 스위치이다.

1/8분주기(1206)의 제1출력 F/F 회로(1221)을 셋트시킨다. 그 결과 AND 회로(1222)는 클럭 신호 P_l0의 출력을 발생하기 시작한다. 선택 스위치 SW₂가 오프 상태일때, 게이트는 스위칭 회로(l25l)에 의해 온된다. 그 결과, 주파수는 1/2분주기의 F/F 회로(1227)에 의해 분할이 되며 1/4링 카운터의 클럭으로 입력된다·상기 1/4 링 카운터(1228)은 데이타로서 NOR 회로(1229)의 출력을 이용한다. 1/4 링 카운터는 시분할 방법으로 스위칭 제어 신호 P₅, P₆, P₇을 발생하며, 시분할 방법으로 스위칭 회로(1257,1259,1260)을 온시켜 표시 데이타 UD₁내지 UD₄, LD₁내지 LD₄, UD₅내지 UD₈및 LD₅내지 LD₈을 병렬로 출력한다. 또한 클럭신호 P₁₀는 F/F 회로(1223)에 의해 1/2로 나누어진 주파수를 가지어 병렬 데이타의 시프트 클럭신호 SK가 출력되게 한다. F/F 회로(1223)는 반전기(1230)에 의해 1/4 링 카운터(1228)로부터의 반전된 데이타인 신호에 의해 리셋트되어 클럭 신호 P₁₀의 8개 클럭의 입력에 응답하여 병렬 데이타의 시프트 클럭신호 SK의 3개 클럭 신호를 출력한다. 1/88분주기의 출력 P₂은 스위칭 회로(1253)에 의해 S/P 변화회로(1210,1211,1212)에 내장된 래치 회로의 래치 신호로 게이트되어 클럭 신호 P₁의 8개마다 시프트된 데이타를 래치시킨다.

상기 S/P 변화 회로(1210 내지 1212)의 출력은 한 비트씩 교대로 스위칭 회로(1257,1258)에 입력되어R,G 및 B(적,녹, 청 칼라)의 혼합된 칼라 표시 데이타로 될 수 있다. 스위칭 회로(1257)은 그룹으로 된 상측 표시 데이타 UD₁내지 UD₄를 출력하며, 스위칭 회로(1258)은 그룹으로 된 하부 표시 데이타 LD₁내지LD₄를 출력한다.

칼라 표시 데이타 RD, GD 및 BD는 개별 첫째 비트로부터 스위칭 회로(1257,1258)에 교대로 입력된다. 그 결과 표시 데이타는 상기 1/4링 카운터(1228)의 출력 P₅, P₆, P₇에 응답하여 시분할 방법으로 출력되어스위칭 회로(1257)는(R_l,B_l,G₂및 G₃)와 (B₃,G₄‥·등등)···등등의 출력을 발생한다. 한편, 스위칭 회로(1258)는 스위칭 회로(1257)의 방법과 같은 방법으로 표시 데이타 LD_l내지 LD₄에 대해 출력(G_l,R₂,B₂및B₃)와 (R₄,B₄···등등)을 발생한다(주 번호는 데이타에 해당하는 비트를 나타냄).

상술한 시스템에서, 표시 데이타는 4비트 병렬로 상측 및 하측 구동기에 전달된다.

다음은 스위치 SW₂가 온된 경우에 대해 설명하기로 한다. 현재 8비트 병렬 출력 모드에서 스위칭 회로(1259,1260)는 시분할 방법으로 상측 표시 데이타 UD_l내지 UD₈과 하측 표시 데이타 LD₁내지 LD₈을 선택되어 활성화된다. 1/8분주기(1206)의 출력 P₂은 F/F 회로(1252)에 의해 1/2로 나누어진 주파수를 가지며, 스위치 회로(1253)를 통해 S/P 변화 회로(1210 내지 1212)에 래치 신호롤 입력된다. 그 결과 상기 S/P 변화 회로(1210 내지 1212)는 16비트의 표시 네이다를 래치시킨다. 한편 AND 회로(1222)의 출력 P_l0은F/F 회로(1250)에 의해 1/2분주된 주파수를 가지며, 1/4 링 카운터(1228)를 작동시키도록 F/F 회로(1227)에 의해 스위칭 회로(1251)를 통해 분주되어 표시 데이타의 시프트 클럭 SK이 F/F 회로(1223)으로부터 출력되게 한다. 스위칭 회로(1259,1260)는 각각 하나의 비트에 대해 상기 S/P 변화 회로(1210 니지 1212)의 16비트 표시 데이타를 수신한다.

스위칭 회로(1260)는 그룹이 된 상측 표시 데이타 UD_l내지 UD₈을 출력하며, 스위칭 회로(1259)는 그룹이 된 하측 표시 데이타 LD₁내지 LD₈을 출력한다. S/P 변화 회로(1210 내지 12l2)의 칼라 표시 데이타RD, GD 및 BD는 제1비트로부터 교대로 스위칭 회로(1260,1259)에 입력된다. 그 결과 표시 데이타는 상기 1/4 링 카운터(1228)의 출력 P₅, P₆, P₇에 의해 시분할 헝태로 출력이 되어 스위칭 회로(126O)는 출력(R_l,B_l,G₂,R₃,B₃,G₄,R₅및 B₅),(G₆,R₇,B₇,G₈·‥등등)···등등을 출력한다. 한편으로 스위칭 회로(1259)는회로(1260)의 출력으로 동일 시간에 표시 데이타에 대해 출력(G_l,R₂,B₂,B₃,R₄,B₄,G₅및 B₆),(B₆.G₇,R_s‥·등등)···등등을 출력한다(주 숫자는 데이타에 해당하는 비트를 표시한다).

상술된 바와 같이, 8비트 병렬 모드는 스위치 SW₂의 온에 의해 선택될 수 있으며 4비트 병렬 모드는 스위치 SW₂의 오프에 의해 선택이 될 수 있다, 상기 표시 데이타는 스위치 SW_l의 온에 의해 NEGA 표시가되도록 반전되며, Posi 표시는 스위치 SW₁를 오프하여 이루어진다.

제13A도의 티이밍챠트는 수명 및 수직 홈 위치 조절 회로의 출력 T₁과T₂의 타이밍을 도시한다. B도는 클럭 신호 P₁과 P₃의 타이밍을 도시하며, C도는 스위칭 신호 P₅, P₆및 P₇과 표시 데이타 UD₀내지 UD₃와 LD₀내지 LD₃와 같은 액정 표시부의 구동기에 대한 타이밍 신호이다. D도는 시프트 클럭 CP, 래치 클럭 LK, 프레임 신호 FRM, 제어 구동 신호 M의 타이밍도이다.

상술된 바와 같이, 본 실시예에 있어서, 병렬 데이타 비트는 쉽게 4비트 또는 8비트로 선택되어 4비트 또는 8비트 병렬 구동기가 호환성을 강화시키는 전달 속도의 허용 범위내에서 선택이 될 수 있다.

그 결과 4비트 구동기는 종래에 사용될 수 없었으나, 이들중의 2개는 이들이 8비트 구조를 갖도록 병렬인경우 사용될 수 있었다. 종래 기술의 구조와 같은 구조를 갖는 구동기가 현재와 같이 사용될 수 있기 때문에, 칼라 표시를 위한 구동기를 특별히 개발할 필요가 없다.

본 발명은 4비트에서 8비트로의 변환에 대해서만 기술하였지만, 8비트에서 16비트로의 변환도 가능하다. 본 발명은 액정 표시 이외의 소자에 대해서도 당연히 응용될 수 있다.

제14도는 칼라 판넬의 여러가지 칼라 도트 배열(예, 스트라이프,모자이크,반전 모자이크 또는 삼각 배열)을 취급할 수 있는 인터페이스 회로의 실시예를 도시한다. 제14도에 도시된 회로는 제5도의 회로 구성과유사하다.

(1450)은 적, 녹 및 청색의 도트의 배열이 스트라이프(제15A도), 모자이크(제15B도) 및 반전 모자이크(저115C도)의 칼라 도트 배열과 일치하게 하는 칼라 배열 선택 회로를 표시한다.

칼라 도트의 배열 형태를 도시한 제15도에서, 제15A도는 스트라이프형(예, R,G,B의 평형 어레이)을 도시하며, 제15B도는 모자이크(예, R,G,B의 우측 하방으로)를 도시하며 제15C도는 반전 모자이크(예, R, G,B의 좌측 하방)를 도시한다.

제16도는 본 발명에 따른 칼라 배열 선택 회로의 실시예를 도시한다.

(1664) 내지 (1666)은 표시 데이타 RD, GD 및 BD를 표시 데이타 출력 단자(D_l,D₂,D₃)에 출력하기 위해 연결 순서대로 스위치하는 스위칭 회로를 표시한다. (1651) 내지 (1653)은 1/10 링 카운터를 발생하는D형 F/F 회로와 NOR 회로를 표시하며, (1655) 내지 (1658)은 선택 단자(S4)에 의해 상술된 1/10 링 카운터의 D형 F/F 회로의 출력을 바꾸기 위한 전송 게이트 회로를 표시한다. 선택 단자(S3)는 배열이 스트라이프 형으로 고정된 경우 이용이 된다. 선택 단자(S4)는 모자이크형 또는 반전 모자이크형을 선택하기 위해사용된다. 다음은 제l6도의 작동에 대해 설명하기로 한다.

스트라이프형의 경우, 즉 제7도 또는 제15A도에 도시된 액정 판넬의 전극의 경우, 선택 단자(S3)는 전압 레벨 "H"에 셋트된다. 그 결과, 1/10 링 카운터의 D형 F/F 회로(1651,1652)는 리셋트된다. 그 결과 스위칭 회로(1665,1666)는 오프된다. NOR 회로의 출력은 "L" 레벨을 취하여 스위칭 회로(1664)는 온 상태되어 표시 데이타 RD, GD 및 BD를 D_l, D₂및 D₃에 출력한다.

다음, 제15B도의 모자이크형의 도트 칼라 배열에 대해 설명하기로 한다. 선택 단자(S3)는 "H" 레벨에셋트된다. 그 결과 1/10 링 카운터는 수직 수평 동기 신호 Vsyc에 의해 리셋트되어 클럭 입력으로서 수평동기 신호 Hsyc를 수신할때 1/10 링 계수 작동을 수행한다. 다음 전송 게이트(1655,1657)은 온된다. 그 결과 스위칭 회로(1664,1665,1666)은 수평 동기 신호 Hsyc가 수신될 때마다 연속적으로 온 상태로 되어 출력단자(D_l,D₂,D₃)는 이들의 다음과 같이 순서가 변화되어 각각 하나의 선 표시에 대해 표시 데이타를 출력한다.

다음, 제15C도에 도시된 반전 모자이크형의 경우에 대해 설펴보기로 한다. 선택 단자(S₃,S₄)는 "L"레벨에 셋트된다. 다음 전송 게이트(1656,1658)은 온 상대로 된다. 그 결과 출력 단자(D_l,D₂,D₃)는 각 선에 대해 다음과 같은 표시 데이타를 출력한다.

이들 표시 데이타는, 상술된 바와 같이 개개의 시프트 레지스터의 입력 데이타로서 S/P 변환을 위해 입력되어 병렬 데이타로 변환된다. 상기 병렬 데이타는 그룹이 형성된 스위칭 회로에 의해 시분할 방법으로 스위치되어 X축 구동기에 의해 구동된다.

상술된 바와 같이 본 실시예에 따라서, 스트라이프 형과 같은 다양한 칼라 도트 어레이를 갖는 판넬에 대해서도 선택 단자에 의해 어떤때라도 적당한 시스템이 선택될 수 있어서 본 실시예는 부차적인 목적으로도 사용이 될 수 있다.

제17도는 평면형 칼라 표시를 위한 인터페이스의 또 다른 실시예를 도시한 회로 다이어그램이다. 제17도에서 수평 홈 위치 조절 회로(1701)는 각각의 수평 동기 신호 Hsyc에 대해 조정을 하며 칼라 표시 데이타와 더불어 시간을 지체시키기 위해 예정의 지연 시간을 갖는다. 수직 홈 위치 조절 회로(1702)는 각각의 수직 동기 신호 Vsyc에 대해 조정이 이루어지며, 표시 데이타와 더불어 시간을 지체하기 위해 신호 Vsyc의타이밍으로부터 예정의 지연 시간을 갖는다. 가변 계수기(1703)는 클럭 신호 CK의 수를 계수하며 따라서 수평 도트 클럭의 수를 계수한다. F/F 회로(1704)는 AND 회로(1717)의 출력 클럭 신호 CK의 주파수를분할한다. 스위칭 회로(1732,1733)은 데이타를 래치 회로(1734 또는 1735)에 전달하기 위해 시분할 방법으로 칼라 비디오 신호 DR, DG, DB를 선택하기 위한 스위칭 회로이다. 래치 회로(1736)는 시분할 방법으로 래치되는 비디오 데이타를 래치시키며 이 데이타를 병렬로 출력한다.

다음, 작동에 대해 살펴보기로 한다.

수평 동기 신호 Hsyc가 수평 홈 위치 조절 회로(1701)의 단안정 멀티바이브레이터(1709)에 입력될때, 단안정 멀티바이브레이터(1709)의 출력은 캐패시터(1714)와 가변 레지스터(1715)의 시정수에 의해 결정이 되는 지연 시간을 갖는 "0"레벨로 떨어진다. F/F 회로(1710)는 신호 Hsyc에 의해 셋트되기 때문에, NOR회로(1712)의 출력 "r로 상승된다. 수직 홈 위치 조절 회로(1702)는 또한 유사한 구성을 가지며, 수직 동기 신호 Vsyc 다음에 지연 시간을 갖는 AND 회로(1717)에 "r레벨을 출력한다. 그 결과 수평 홈 위치 조절 회로(170l)과 수직 홈 위치 조절 회로(1702)의 출력이 "r레벨과 일치한 다음, AND 회로(1717)는 클럭신호 CK를 출력한다 상기 클럭 신호 CK의 수는 가변 카운터(1703)에 의해 계수된다.

가변 카운터(1703)의 계수된 값이 640에 셋트된 경우, 캐리 신호 CL₁이 640번째의 클럭 신호 CK에 응답하여 발생된다. 상기 캐리 신호 CL₁은 F/F 회로(1710)의 출력이 "r레벨로 셋트되기 때문에, AND 회로(1717)은 클럭 신호 CK의 출력을 차단한다. 한편으로 적, 녹 및 청 비디오 신호 DR, DG 및 DB는 D형F/F 회로(1729 내지 1731)에 입력되며, 상기 도토 클럭 신호 CK의 1/2주기의 지연으로 출력된다. F/F 회로(1729 내지 1731)의 출력은 스위칭 회로(1732,1733)에 입력되며, 상기 출력이 래치 회로(1734 또는 1735)에 의해 래치될때까지 선택적으로 스위치된다. 이들 스위칭 회로(1732,1733)의 제어 신호는 AND 회로(1717)의 클럭 신호 CK에 대해 조정을 행하는 F/F 회로(1704)의 출력에 의해 클럭 신호의 각 입력에 응답하여 교대로 스위치된다. 상술된 래치 회로(1734,1735)의 래치 신호는 AND 회로(1726,1725)에 의해 발생된다. AND 회로(1725)의 출력(CL2)은 지연 회로(1727)에 의해 지연되며, 래치 회로(1736)의 래치 펄스로 입력이 된다. 래치 회로(1736)는 비디오 신호 R_l, G_l, B_l, R₂, G₂, B₂를 칼라 액정 표시부의 구동기에 동시에 출력하기 위해 상술된 래치 회로(1734,1735)의 비디오 신호를 래치시킨다.

또한, AND 회로(1725)의 출력 CL₂은 D형 F/F로 구성된 지연 회로(1728)에 의해 지연되며, 액정 표시구동기의 비디오 신호 R₁내지 l32를 위해 시프트 클럭 신호 SC로서 출력이 된다.

가변 카운터(1703)의 캐리 신호 CL₁은 하나의 라인에 대해 데이타 래치 신호로서 출력 LD를 액정 구동기에 출력하기 위해 D헝 F/F 회로로 구성된 지연 회로(1706)에 의해 지연된다.

수직 동기신호 Vsyc가 입력되었을때, 제1주사라인의 구동을 개시하기 위한 데이타로서 작용하는 신호는NOR 회로(172)에 입력되어 NOR 회로(1721)의 출력은 "r에 셋트된다. 상기 액정 구동기의 래치신호 LD는 D형 F/F 회로로 구성된 지연회로(1707)에 의해 클럭신호 CK의 1/2 주기로 지연되어 NOR 회로(1721)에 입력되며, 따라서 NOR 회로(1721)의 출력을 "0"에 리셋트시킨다. NOR 회로(1721)의 출력신호 FRM은 액정 구동기의 공통측면에서 주사를 개시하기 위해 데이타로서 액정 구동기에 출력된다. 또한 상기NOR 회로(1721)의 출력 FRM은 액정 구동 전압의 극성을 각 프레임마다 반전시키기 위해 F/F 회로(1711)에 의해 주파수 분할되어 제어 구동을 위해 구동 제어신호 M을 출력한다.

본 발명에 따라서, CRT 표시의 인터페이스 신호를 사용하여 낮은 비용으로 간단한 회로를 이루어질 수있으며 CRT 표시기와 호환성이 있는 신규의 칼라 인터페이스 회로를 구성하는 것이 가능하다.

제18도 내지 제20도는 상측 및 하측 전극을 위해 X축 구동기를 2개의 시스템으로 분리시켜 접속의 어려움을 없앨 수 있는 또다른 실시예를 도시한다. D형 플립플롭(1806. 이후에는 간략하게 D형 F/F라 함) 및NOR 회로(1812)는 데이타를 세그먼트 구동기에 홀드하기 위한 데이타 홀드신호 HP를 발생하는 회로이다. D형 F/F 회로(1801), NOR 회로(1813) 및 F/F 회로(1814)는 프레임 신호 FRM을 발생하는 회로이다. F/F 회로(1815)는 액정을 교대로 구동하기 위한 구동신호 극성 반전 제어신호 DF를 발생하는 회로이다. F/F회로(1807)은 유효 수평 도트신호 ∮₂의 주파수를 분할하는 회로이다. D형 F/F 회로(1808) 및 NOR 회로(1810)은 데이타 UST를 상측 세그먼트 구동기의 시프트 레지스터에 전송하기 위한 시프트 클럭 USK를발생하는 회로이다. D형 F/F 회로(1809) 및 NOR 회로(1811)는 데이타 LST를 하측 세그면트 구동기의시프트 레지스터에 전송하기 위한 시프트 클럭 LSK를 발생하는 회로이다. D형 F/F 회로(1923) 및 NOR회로(1824)는 F/F 회로(1825) 및 (1826)의 셋트/리셋트 회로에 셋트신호 ∮₅를 발생하는 회로이다. 지연회로(1927) 및 (1828)은 상기 데이타 시프토 클럭 USK 및 LSK를 지연시켜 리셋트 신호가 F/F 회로(1925)및 (1826)에 대해 발생케 하는 회로이다. 전송 게이트(1816) 및 (1819),(1817) 및(1820), 그리고 (1818) 및(1821)는 상측 세그먼트 구동기의 적, 녹 및 청색 단자 UR,UG 및 UB와 하측 세그먼트 구동기의 적,녹및 청색 단자 LR,LG 및 LB간에 적,녹 및 청의 비디오 신호를 할당하는 스위칭 회로이다. 본 실시예는 상기 언급된 성분을 갖는다.

다음, 제18도의 동작에 대해 설명하겠다. 제19도는 제19도의 타임챠트이다. 제18도에 있어서, 수직홈 위치조절회로(1802)는 유효 표시기간을 Y축 방향에 셋팅하는 회로로서, 수직동기신호 Vsyc의 수신후 수직귀선기간을 계수하는 카운터 회로와 유효 표시영역 기간동안의 수평 동기신호의 수를 계수하기 위한 카운터회로를 내장하고 있다. 수평 동기신호 Hsyc는 클럭 입력으로서 수직홈 위치조절회로(1802)에 입력된다. 수직홈 위치조절(1802)의 출력은 제19도에 도시된 바와같이, Y축 방향에서의 유효 표시영역기간 동안의 "H"레벨 출력신호이다.

AND 회로(1803)의 출력 ∮₁은 Y축 방향에서의 유효 표시기간중의 수평 동기신호 Hsyc를 수평홈 위치조절회로(1804)에 입력된다. 이 수평홈 위치조절회로(1804)는 수직홈 위치조절회로(1802)의 구성과 동일한 구성을 가지며, 도트클럭 CK의 수를 계수하기 위한 카운터 회로와 수평 동기신호 Hsyc의 수신후에 수평 플라이백 신호를 계수하는 카운터 회로를 내장하고 있다. 이들 도트클럭 CK는 클럭입력으로서 입력된다. 수평홈 위치조절회로(1804)의 출력 T₂는 제19도에 도시된 바와같이 X축 방향에서의 유효 표시영역 기간 동안의 "H"레벨 출력신호이다. AND 회로1805)는 유효 표시영역에서 도트클럭신호 ∮₂를 출력한다. 적,녹 및 청의 비디오 신호 RD,GD 및 BD는 상측 비디오신호 UR,UG 및 UB와 하측 비디오신호 데이타 LR,LG및 LB간에 전송 게이트(1816) 및 (1819),(1817) 및 (1820), 그리고 (1818) 및 (1821)로 구성된 스위치 회로에 의해 선택적으로 할당되어, 상측 및 하측 세그먼트 구동기에 출력된다. 상기 전송게이트(1816) 내지(1821)의 선택된 제어는 도트클럭신호 ∮₂에 의해 1/2로 분주되는 주파수를 갖는 출력신호 ∮₆에 의해서 배분된다. D형 F/F 회로(1808) 및 NOR 회로(1810)는 상측 세그먼트 구동기에 내장된 시프트 레지스터의 시프트 클럭은 F/F 회로(1807)의 Q출력의 하강에 응동하여 발생한다. D형 F/F 회로의 Q출력의 하강에 응답하여, 시프트 클럭 LSK가 발생되어 하측 세그먼트 구동기에 내장된 시프트 레지스터에 대해 시프트 클럭을 제공한다.

D형 F/F 회로(1823) 및 NOR 회로(1824)는 ∮_l의 하강에 응답하여 시프트 데이타 셋팅용의 셋트필스 ∮₅를 발생하여 F/F 회로(1825) 및 (1826)이 H레벨에 셋트되게 한다. 이들 F/F 회로(1825) 및 (1826)는 상측 세그면트 구동기의 시프트 클럭 USK 및 하측 세그먼트 구동기의 시프트 클럭 LSK의 제1점호에 의해 리셋트되기 때문에, F/F 회로(1825) 및 (1826)의 출력 LSK 및 LST는 상측 및 하측 세그먼트 구동기의 시프트 레지스터의 데이타를 제공한다. D형 F/F 회로(1801) 및 NOR 회로(1813)는 수평홈 위치조절회로(1802)의 출력 T₁의 하강시에 셋트펄스신호 ∮₃를 발생하여 F/F 회로(1814)를 셋트한다. D형 F/F 회로(1806) 및 NOR 회로(1812)는 수평홈 위치조절회로 T₂의 하강시에 데이타 홀드펄스 HP를 발생하여 상측및 하측 세그먼트 구동기의 데이타를 홀드한다. 게다가 상기 데이타는 지연회로(1830)에 의해 지연되고 F/F 회로(1814)의 리셋트 신호로 입력되어 F/F 회로(1814)를 리셋트한다. 그러므로, F/F 회로(1814)의 출력FRM은 주사를 개시하기 위해 프레임 신호로서 공통 구동기의 시프트 레지스터에 주사개시 데이다를 제공한다. F/F 회로(1815)는 FRM 신호의 주파수를 분할하여, 구동 전압의 극성을 반전하기 위한 극성 반전신호 DF가 상측 및 하측 세그먼트 구동기에 입력시키는 것에 의해 극성이 반전되게 한다.

제20도는 본 실시예의 인터폐이스를 사용하는 칼라 그래픽 액정 표시장치의 전체 구성을 도시한 것이다. 제20도에 있어서, (2024)는 상측 세그먼트 구동기, (2043)은 하측 세그먼트 구동기, (2041)은 공통 구동기, 그리고 (2060)은 칼라 액정 표시 판넬을 나타낸다. 상측 및 하측 세그먼트 구동기(1042) 및 (2043)는 시프트 레지스터(2044) 및 (2052), 스위칭 회로(2045),(2046),(2050) 및 (2051), 파형 극성변환회로(2048) 및(2053), 그리고 데이타 홀드회로(2047) 및 (2049)로 구성된다. 칼라 액정판넬(2060)의 수평 전극 R_l,G_l및B₁내지 R₄,G₄및 B₄는 상측 및 하측 세그먼트 구동기에 접속되고 수직적으로 구동된다. 시프트 레지스터(2044) 및 (2052)의 시프트 데이타 UST 및 LST는 시프트 클럭 USK 및 LSK에 의해 시프트된다.

시프트 레지스터(2044) 및 (2052)의 출력 Q₁내지 Q₄는 스위칭회로(2045) 및 (2050)에 의해 순차적으로 제어되어 데이타를 샘플 및 홀드한다. 이런후, 데이타 홀드신호 HP에 응답하여, 데이타 홀드회로(2047)는1수평 주사선의 아나로그를 홀드하여 S전극 R_l,G₁및 B₁내지 R₄,G₄및 B₄를 구동한다. 공통 구동기(2041)은 프레임 개시 데이타로서 프레임 신호 FRM과 더불어 공급되어 홀드판넬신호 HP에 응답하여 선형순차주사를 행한다.·파형 극성 변환회로(2048) 및 (2053)은 극성 변환신호 DF의 극성에 따라 아나로그 전압의 극성을 변환시켜 제어구동을 효과한다.

본 실시예에 따르면, 칼라 비디오신호는 상측 및 하측에 배분되고 전송되어, 칼라 판넬 X축 전극 및 구동기간의 피치(pltch)간격을 접속이 용이토록 확장된다. 게다가, 데이타의 전송클럭 주파수는 1/2로 감소되어 IC 간격이 반감되도록 한다. 또한, 구동기는 상측 및 하측에 설계 배치되어, 구동기의 주변장치의 페턴설계 및 장착이 용이케 한다.

제21도는 칼라 액정 표시에 대한 인터페이스의 다른 실시예를 도시한 것으로, 시프트 레지스터(2112),(2113) 및 (2114)는 시프트 클럭신호 ∮₄,∮₅및 ∮₆에 응답하여 매 비트마다 래치회로(2109),(2110) 및(2117)의 출력신호를 시프트하는 회로이다. AND 회로(2115),(2116) 및 (2117)은 시프트 레지스터(2112),(2113) 밋 (2114)의 출리신호를 선택적으로 추출하는 선택 게이토회로이다 시프트 레지스터(2119)는 선택게이트 회로의 출력신호를 시프트하는 회로이다 래치회로(2120)는 시프트 레지스터(2119)의 출력을 일시저으로 기억하여 명렬로 혼합된 칼라 표시 데이타를 출력한다.

프레임 신흐 발생기(2123)는 프레임신호를 반생하는 회로이다. 시프트 클럭 발생기(2124)는 X축 구동기(2127)에 입력된 혼합된 칼라포시 데이타를 순차적으로 전송하기 위한 시프트 클럭을 발생하는 회로이다.·래치 클럭 발생기(2125)는 X축 구동기(2127) 및 Y축 구동기(2129)에 입력된 데이타를 래치하는 래치신호를 발생하는 회로이다. 제어신호발생기(2126)는 X축 구동기(2127) 및 Y축 구동기(2129)의 구동신호의 극성을 스위칭하여, 칼라액정판넬(2128)을 제어식으로 구동하기 위한 회로이다. 칼라액정판넬(2128)은 자신의투명전극에 부착된 적,녹 및 청의 필더를 가진 판넬이다. X축 구동기(2127) 및 Y축 구동기(2129)는 칼라액정판넬(2128)의 X전극 및 Y전극들을 제각기 구동하기 위한 회로이다. 주파수 체배기(2130)는 클럭신호∮₂의 주파수와 같이 높은 3배의 주파수로 발진하는 PLL회로를 사용하는 회로이다.

다음, 본 실시예의 동작을 설명하겠다

래치신호 ∮₁은 1/8 분주기(2105)으로 클럭신호 ∮₂를 분할하는 것에 의해서 준비되는 캐리신호이다.·래치회로(2109),(2110) 및 (2111)의 출력신호는 반전기(2121)에 의해 래치신호 ∮₁로부터 인버터되는 신호로서, 시프트 레지스터(2112),(2113) 및 (2114)에 병렬로 전송된다. 시프트 레지스터(2112),(2113) 및 (2114)에 전송된 개별의 칼라표시데이타는 시프트 클럭 ∮₄,∮₅및 ∮₆에 응답하는 매 비트마다 시프트되며, AND 회로(2115),(2116) 및 (2117)에 입력된다. 링카운터(2122)는 클럭신호 ∮₂의 주파수와 같이 높은 3배의 주파수로 발진하는 PLL 회로를 사용하는 주파수 체배기(2130)의 출력을 수신하여, 시프트 레지스터(21l2),(2113) 및 (2114)에 대한 시프트 클럭신호의 제공을 위해 시계열로 클럭신호 ∮₄,_∮5및 ∮₆를 출력한다.·

이 결과,OR 회로(2118)은 시프트 레지스터(2112),(2113) 및 (2114)로부터 순차적 및 선택적으로 적,녹,청,적,·· 및 등등의 칼라표시데이타를 출력한다. OF 회로(2118)의 출력신호는 시프트 레지스터(2119)에 입력되고, 클럭신호 ∮₂의 시프트 클럭신호로서의 사용 때문에 매 클럭신호마다 시프트되고 기억된다.·래치회로(2120)는 래치신호 ∮₁에 응답하여 병렬로 시프트 레지스더(2119)의 출력신호를 래치하여, X축 구동기(2127)에 혼합된 칼라표시데이타를 출력한다. 시프트 클럭 레지스터(2124)는, 래치회로(2120)의 칼라표시데이타가 X축 구동기(2127)의 시프트 레지스터와 병렬로 8비트 혼합의 칼라표시데이타에 시프트되기 때문에, 클럭신호 ∮₆의 주파수가 1/8로 분할되게 동작하는 카운터에 의해 세그먼트클럭신호를 발생한다.· 래치클럭발생기(125)는 시프트 클럭발생기(124)의 캐리신호의 주파수를 1/80로 분할하는 카운터로 구성되며, X축구동기(2127)의 시프트 레지스터에 시프트된 혼합 칼라표시데이타가 640×3도트를 취할시에 X축 구동기(2127)에 내장된 래치회로에 래치신호를 출력한다. 한편, 프레임 신호발생기(2123)는 수직동기신호 VSyc의수신시 Y축 구동기(2129)의 시프드 레지스러에 프레임 신호를 공급한다. 프레임 신호 발생기(2123)는 단안정 멀티바이브레이터로 구성되며, 그의 프레임 신호는 Y축 구동기(2129)에 대한 데이타 신호이다. 게다가 래치클럭발생기(2125)의 레치신호는 Y축 구동기(2127)에 데이타의 시프트 클럭신호로서 입력되어 데이타가 시프트되게 한다. X축 구동기(2127) 및 Y축 구동기(2129)는 칼라액정판넬의 X 및 Y전극을 구동하는 구동기를 내장하며 데이타가 "r일시에 선택신호를 그리고 데이타가 "0"일시에 비선택신호를 자신의 구동동작을위해 선택신호를 발생한다.

제22도는 단색 표시용 인터페이스의 일실시예를 도시한 것으로, 4비트 시프트 레지스터(2205)는 직렬로 도래하는 비디오신호 VD를 병렬신호로 변환하는 회로이다. 1/4 카운터(2204)는 상기 4비트 시프트 레지스타(2205)의 표시데이타를 래치하기 위한 래치회로를 4등분하는 회로이다. 비디오 신호 VD는 AND 회로(2217)의 출력을 시프트 클럭킹하기 위해 4비트 시프트 레지스터(2205)에 입력된다. 이 결과, 그 데이타는 클럭신호가 입력될때마다 시프트되고 인출된다. 한편,1/4카운터(2204)는 4번째 클럭신호에 응답하여 캐리신호 CL₂를 발생하기 위해 AND 회로(2217)의 클럭신호를 수신하는 분주회로이다. 캐리신호 CL₂는 4비트시프트 레지스터(2205)의 데이타를 대치한다. 이렇게 래치된 4비트 비디오데이타 D₆내지 D₃는 4비트 시프트 레지스터(2205)로부터 출력된다. 1/4 카운터(2204)의 캐리신호 CL₂는 D형 플립플롭 회로(2208)에 의해 지연되며, 액정 구동회로의 데이타 시프트 레지스터에 대한 시프트 클럭신호 SC로서 출력된다. 제22도의 회로는 일부분을 제의하고는 제17도의 구성과 유사하다.

제23도는 8비트 병렬신호로 데이다를 전송하는 것에 의해 하측 전송속도에 있어서까지도 허용될 수 있는인터페이스의 다른 실시예를 보인 회로도이고, 제24도는 제23도에 도시된 회로의 동작을 보충설명하는 타이밍 챠트이다.

제23도에 있어서, (2310)은 AND 회로(2308)의 출력 ∮₅의 계수된 값을 200 또는 400에 셋팅하는 가변 카운터이고, (2317) 및 (2318)은 래치회로(2314)의 8비트 출력 데이타를 기수 및 우수 비트로 분류하여 액정표시의 X전극의 상측 및 하측 추출 전극 구동기에서의 표시데이타 UD₁내지 UD₄내지 LD₁내지 LD₄가 증폭되게 하는 완충기이며, 문자는 X축 구동기에 내장된 4비트 병렬 시프트 레지스터 회로에 병렬 표시데이타 UD₁내지 UD₄및 LD₁내지 LD₄를 시프트하기 위한 시프트 클럭신호이다. 문자 LK는 X축 구동기에내장된 래치회로에서의 병렬 표시데이타 UD₁내지 UD₄및 LD₁내지 LD₄를 래치하기 위한 래치신호이다. 문자 FRM은 액정표시신호의 Y축 전극의 주사를 개시하는 주사개시데이타이다. 문자 M은 액정판넬을 제어식으로 구동하는 제어구동신호이다.

다음은 본 발명에 따른 실시예의 동작을 설명하겠다.

수평동기신호 Hsyc는 R-S 플립플롭 (2306)을 셋트하여 이 플립플롭의 출력 T₁이 "H"레벨을 취하도록한다. 이 결과 AND 회로(2302)의 출력 ∮₁은 제24A도에 도시된 타이밍으로 X축 유효표시 기간동안 도트클럭을 발생한다. 수직홈 위치조절회로(2307)도 유사구성을 가지며, 그의 출력 YT는 제24B도에 도시된 바와같이 수직동기신호 Vsyc의 입력시에 "L"레벨에 리셋트되고 예정된 기간의 경과후에 "H"레벨로 상승한다. 예정기간 LW₂는 가변카운터의 값을 임의로 조절하는 것에 의해 Y축 방향에 있어서의 표시개시위치를조절하도록 인에이블된다.

게다가, 수직동기신호 Vsyc는 R-S 플립플롭(2309)를 셋트하여 이 플립플롭(2309)의 출력 T₂이 "H"레벨을 취하도록 한다. 그 결과, AND 회로(2308)는 제24B도에 도시된 타이밍으로 Y축 유효표시기간의 출력 ∮₅을 발생한다. 가변카운터(2310)는 스위치(2234)가 ON일때에는 계수된 값 그리고 스위치(2334)가OFF일때에는 계수된 값 400의 캐리신호 ∮₆를 출력한다. R-S 플립플롭(2309)의 출력이 "H"레벨에 있는한, AND 회로(2303)는 유효 표시 기간의 도토클럭 ∮₂를 발생한다.· 이 도트클럭 ∮₂는 8비트 시프트 레지스터로 구성된 S/P 변환회로(2311)의 시프트 클럭으로서 입력된다.

이 결과, 표시데이타 D의 직렬 데이타는 래치회로(2314)에 입력되는 병렬 데이타로 변한다. 유효표시기간의 도트클럭은 1/8 카운터에 의해 1/8로 분주된 주파수를 가지며 캐리신호 ∮₃로 발생된다.· 이 캐리신호∮₃는 레치회로(23l4)의 레치신호로 된다. 캐리신호 ∮₃는 또한 1/80 카운터(2305)에 입력되어 주파수가 1/80로 분주되어, 캐리신호 ∮₄가 R-S 플립플롭(2306)의 리셋트를 위해 발생되도록 한다. 이 결과, 출력 T₁은 도트클럭 ∮₁의 발생을 중단시키기 위해 "L"레벨에 리셋트된다.

유효포시기간동안, 래치회로(2314)의 출력은 완충기(2317) 및 (2318)로부터 X축 구동기에 공급된다. 래치회로(2314)의 기수비트출력은 완충기(2317)에 입력되어 표시데이타 UD₁내지 UD₄로 출력되고, 한편 우수비트출력은 완충기(2318)에 입력되어 표시데이타 LD₁내지 LD₄로 출력된다. 제24D도의 타이밍 챠트는X축 및 Y축 구동기에 인터페이스 신호의 타이밍을 도시한다.

시프트 클럭 SK는 1/80 카운터(2328)에 입력되어, 1/80로 분주된 주파수를 갖는 캐리신호 LK가 X축 구동기에 내장된 4비트 병렬 시프트 레지스터의 출력을 래치하기 위한 래치신호로 되기 시작한다. R-S 플립플롭(2329)은 신호 Vsyc에 의해 셋트되고 래치신호 LK에 의해 리셋트되어, 제24D도에 도시된 타이밍 Y축전극의 주사를 개시하기 위한 신호 FRM를 출력하는 회로이다.

1/2 분주기(2330)는 FRM 신호의 주파수를 1/2로 분주하는 것에 의해 제공되는 신호 M을 발생하여, 액정에 인가될 구동전압의 극성이 매 프레임마다 반전되게 한다.

제25도는 본 발명의 다른 실시예에 따라 액정표시의 시스템 구성을 도시하는 블럭도이다. X축 구동기(2540) 및 (2545)는 4비트 병렬 시프트 레지스터(2541) 및 (2546), 래치회로(2542) 및 (2547), 그리고 액정구동기(2543) 및 (2548)로 구성된다. 병렬 표시데이타 UD₁내지 UD₄및 LD₁내지 LD₄는 4비트 병렬 시프트 레지스터(2541) 및 (2546)에 동시 입력되고, 시프트 클럭 SK에 응답하여 시프트되며, 래치클럭 LK에응답하여 래치회로(2542) 및 (2547)에 의해 래치된다. 래치회로(2542) 및 (2547)에 의해 래치된 출력들은액정 구동기(2548) 및 (2545)에 의해 칼라화된 필터전극들에 대응하는 표시데이타에 따라 구동을 유효케한다.

제26도는 본 실시예를 이용하는 액정 판넬의 전극구조를 도시한 도면으로, 기수변 X축 전극 X₁,X₃,X₅,…은 상측 리드전극으로서, 우수변 전극 X₂,X₄,X₆,·‥는 하측 리드전극으로서 사용되고, 이들 상측 및 하측 리드전극은 다른 X축 전극에 의해 구동된다.

상술한 바와같이, 본 실시예에 따르면, 표시데이타는 상측 및 하측전극에 8비트 병렬로 전송되어, 전송시프트 클럭신호의 속도가 1/2로 늣추어질 수 있게 한다. 게다가, 액정판넬의 X축 전극의 피치 간격이 두배로 확장될 수 있기 때문에, 액정 판넬과 X축 구동출력간의 접속은 용이하게 될 수 있다.

제27도는 본 발명의 일실시예를 도시한 회로도로서,(2701)는 X축 포시위치조정회로,(2702)는 Y축 표시위치 조절회로이다. X축 표시위치 조절회로(2701)는 디지탈 스위치와 같은 외부 셋트입력회로(2721), 클럭신호 CK의 수를 계수하는 카운터회로(2722), 일치 검출회로를 구성하는 배타적 OR 회로의 그룹, NOR회로(2724)의 그룹, NAND 회로(2725)의 그룹 및 NOR 회로(2729)로 구성된다.

Y축 표시위치 조절회로(2702)는, X축 표시위치 조절회로와 같이, 기준신호의 수를 계수하는 카운터회로, 외부입력수단 및 일치를 검출하기 위한 일치 검출회로로 구성된다.

다음, 본 발명에 따른 제27도의 동작을 설명하겠다. 수평동기신호 Hsyc가 X축 표시위치 조절회로(2701)에 입력될때, 플립플롭(2720. 또는 F/F 회로)는 "H"레벨에 셋트된 출력을 가쳐, 클럭신호 CK가 AND 회로(2750)로부터 출력되어 카운터 회로(2722)에 입력되게 한다. 카운터 회로(2722)의 출력 및 외부셋팅수단(2721)의 출력은 그룹진 배타적 OR 회로(2723)에 입력되며, 배타적 OR 회로(2723)의 출력은 그룹진 NOR회로(2724) 및 그룹진 NAND 회로(2725)를 통해 NOR 회로(2729)에 출력된다. 이 결과, 디지탈 스위치와같은 외부 셋팅수단(2721)의 셋트값 및 카운터 회로(2722)의 계수된 값은 서로 일치하며, NOR 회로(2729)의 출력 R₁은 "H"레벨로 상승하여 플립플롭 회로(2720)이 리셋트되게 한다. 플립플롭(2730)은 리셋트 상태이므로, NOR 회로(2731)의 출력은 "H"레벨을 취한다.

다음, 이 "H"신호는 D형 F/F 회로(2732)의 데이타 입력에 입력되어, 출력단자 Q로부터 AND 회로(2703)에 신호 T₁으로 출력된다. 한편, Y축 표시위치 조절회로(2702)는 X축 표시위치 조절회로(2701)의구성과 유사한 구성으로, 수직 동기신호 Vsyc의 입력에 응답하여 수평동기신호 ILyc의 수를 계수한다. 계수된 값이 외부입력수단의 세트값과 일치할때, 계수회로는 일치검출신호에 응답하여 리셋트되어 출력 T₂을발생하는 것에 의해, "H"신호가 AND 회로(2703)에 입력되게 한다. 바로 이때, 표시개시(또는 홈위치)는시프트 클럭 SP 및 클럭신호 P₂를 출력하도록 취해진다. 이 클럭신호 P₂는 1/8 분주회로(2734)에 의해 1/8로 분주된 주파수를 가지며, D형 F/F 회로(2739) 및 NOR 회로(2740)에 의해 래치펄스 LP를 발생하는 것에 따라, 시프트 레지스터(3205 제32도에서 언급됨)의 출력이 래치회로(32[19 제32도에서 언급됨)에서 래치되어 표시데이타의 직렬/병렬접속시 실행되게 한다. 1/8 분주회로(2734)의 출력은 또한 분주회로(2735)에입력되어 X축 방향에 있어서의 유효 표시도트의 수(예,672)가 계수되게 한다 분주회로(2735)의 출력에응답하여, 리셋트 펄스 P₁는 D형 F/F 회로(2736) 및 NOR 회로(2737)에 의해 발생되어 F/F 회로(2730),1/8 분주회로(2734) 및 분주회로(2735)를 리셋트한다. 한편, 시프트 클럭 SP은 시프트 레지스터(제32도에서 언급됨)에 시프트 클럭으로서 입력된다. 게다가, 시프트 클럭 SP는 그의 주파수가 1/16 분주회로(2742)에 의해 1/16로 분주되어 F/F 회로(2745)에 대한 세트신호로서 D형 F/F 회로(2741) 및 NOR 회로(2743)에 의해 발생된다. F/F 회로(2745)가 셋트될때, AND 회로(2746)는 클럭신호 P₅를 발생하여 1/4 분주회로(2747)에 입력되게 한다. 1/4 분주회로(2747)의 출력 CP은 표시데이타 D₀내지 D/제32도에서 언급됨)의시프트 클럭신호로서 액정표시구동회로 IC에 내장된 4비트 병렬 시프트 레지스터의 시프트 클럭으로 바낀다.

1/4 분주회로(2747)의 출력은 또한 그의 주파수가 F/F(2748)에 의해 분주되어 스위칭 신호 GP₁및 GP₂로 발생되는 것에 따라, 래치회로(3209 제32도에 언급됨)의 8비트 출력이 매 4비트마다 병렬로 스위치되어 4비트 병렬 표시데이타 D₀내지 D₃로 출력되게 한다. 제33도는 제27도에 도시된 본 발명의 일실시예에 따른 회로의 각 부분의 타이밍을 도시한 타이밍 챠트로서, 출력 Q₁은 F/F 회로(2720 제27도에서 언급됨)에의해 수평동기신호 Hsyc에 응답해서 "H"레벨에 셋트되고, 일치검출회로의 NOR 회로(2729)의 출력에 의해 리셋트되어 신호 T₁이 발생되게 한다. 이 결과, 클럭신호 P₂는 주파수가 분주회로(2735)에 의해 분주되어, 리셋트 신호 P₁에 응답하여 F/F 회로(2730) 및 분주회로(2735)가 셋트 및 리셋트될 수 있게 한다. 게다가, 이해할 바와같이, 래치신호 LP가 발생된 후,4비트 병렬 데이타의 시프트 클럭 CP 및 4비트 병렬데이타 D₀내지 D₃의 스위칭 신호 GP₁및 GP₂가 발생된다.

제32도는 본 실시예의 인터페이스의 전체 구성을 도시한 것으로, 문자 Hsyc는 수평동기신호, Vsyc는 수직동기신호, CK는 도트클럭신호, D는 표시데이타이다. 이들 신호 Hsyc, Vsyc,CK 및 D는 CRT 표시의인터페이스신호와 유사하다.

(3201)는 도트클럭신호 CK의 수를 계수하여 X축 방향에서의 표시개시(또는 홈위치)를 조절하는 X축 표시위치 조절회로이다. (3202)는 수평동기신호 Hsyc의 수를 계수하여 Y축 방향에서의 표시개시(또는 홈위치)를 조정하는 Y축 표시위치 조절회로이다. (3203)은 X축 및 Y축 표시위치 조절회로의 출력들이 서로 일치할때 도트클럭 CK을 발생하는 AND 회로이다. (3204)는 수평도트의 수를 계수하여 X축 표시위치 조절회로를 리셋트하는 분주회로 또는 동종의 것으로 구성된 수단이다.(3205)는 직렬 데이타 D를 시프트하는 시프트 레지스터이다. (3209)는 시프트 레지스터(3205)의 출력을 래치하는 래치회로이다. (3206)은 시프트클럭 SP의 주파수를 분주하여 래치회로(3209)내에 래치신호, 스위칭회로(3207) 및 (3208)용의 GP₁및GP₂, 그리고 데이타 시프트 클럭 CP이 발생되게 하는 분주회로이다. (3210)은 AC 구동신호 M을 래치하기 위한 LOAD와 같은 액정 구동회로에 대한 인터페이스신호, 프레임 개신 신호 및 구동기에 전송되는 표시데이타를 발생하는 타이밍신호 발생기이다. (3207) 및 (3208)은 래치회로(3209)의 래치출력의 8비트중 매4비트마다 교번적으로 턴온 및 턴오프하여 4비트의 표시데이타가 출력되게 하는 스위칭 회로이다.

다음, 제32도의 동작을 설명하겠다.

수평동기신호 Hsyc가 X측 표시위치 조절회로(3201)에 입력될때, 클럭신호 CK의 수는 내장된 카운터 회로에 의해 계수된다. 계수된 수가 셋트 계수값과 일치할때, X축 표시위치 조절회로(3201)은 신호 T₁을 출력한다. 수직동기신호 Vsyc가 X축 표시위치 조절회로에 입력될때, 수평동기신호 Hsyc의 수가 내장된 카운터 회로에 의해 계수된다 계수된 수가 셋트 계수값과 일치할때, Y축 표시위치 조절회로(3202)는 신호T₂를 출력한다.

AND 회로(3203)는 상기 언급된 신호 T₁및 T₂그리고 클럭 CK를 수신하였기 때문에, 신호 T₁및 T₂가 "H"레벨을 수신할때 클럭신호 P₂및 시프트 클럭신호 SP를 발생한다. 제1클럭신호는 신호 T₁및 T₂가 "H"레벨로 상승할때에 표시개시(또는 홈위치)를 제공한다. 클럭신호 P₂가 분주회로(3204)에 입력되어, X축 표시방향에서의 1선의 데이타가 전송되게 되면, 리셋트 신호 P₁는 클럭신호 P₂의 입력을 중단하기 위해 X축 표시위치 조절회로(3201)를 리셋트하도록 발생된다.

한편, 상기 언급된 시프트 클럭신호 SP는 시프트 레지스터(3205)는 시프트 클럭으로서 입력되어 표시데이다 D가 시프트되게 한다 게다가, 시프트 클럭신호 SP는 분주회로(3206)에 입력되어 1/8 분주신호를 발생하는 것에 의해 시프트 레지스터(3205)의 출력이 레치회로(3209)에서 래치되게 한다. 래치회로(3209)의 8비트 데이타는 스위칭 회로(3207) 및 (3208)에 4비트 단위로 입력되어, 분주회로(3206)의 스위칭신호 GP₁및 GP₂즉, GP₁의 반전된 신호)에 의해 스위치된 4비트의 병렬 표시데이타 D₀내지 D₃가 발생되게 한다.

게다가, 이 분주회로(3206)는 시프트 클럭신흐 CP를 발생하여 구동기내에 내장된 시프트 레지스터에 표시데이타 D₀내자 D₃가 시프트되게 한다. 타이밍 신호 발생회로(3210)는 구동기 래치신호 LOAD, 프헤임신호 FRM 밋 AC 구동신호 M을 발생하여 액정 구동회로(또는 구동기)가 인터페이스 신흐를 발생하게끔한다.

전술한 실시예는 표시데이타의 출력들이 4비트 D₀내지 D₃인 경우에 국한되었지만, 본 발명은 여기에 국한되지 않고 8비트 및 16비트의 경우에도 적용될 수 있다. 게다가, 리셋트 수단(3204)는 분주회로에 국한되지 않으며, X축 방향에서의 1선의 데이타 전송시에 러셋트하여 신호 P₂의 입력이 중단되게 한다.

제34도는 제32도에 도시된 구성의 출력신호들에 대한 타이밍을 도시한 것이다.

부수적으로, 전술의 실시예에 있어서, 표시데이타 D는 직렬/병렬 변환되어 구동기에 대한 전송속도가 강하되게 하는 것에 의해, 시프트 클럭의 주파수가 1/4로 분주되게 한다. 그러나, 직렬 데이타 자체는 구동기에 전송될 수 있다.

본 발명의 인터페이스회로는 실리콘 산화물 또는 질화물 필름과 같은 비선형 저항성 필름을 사용하는 액정판넬(예로서, 일본특허공개 94086/1986 및 l74509/1986에 언급됨), MIM 또는 TFT와 같은 비선형 필름을 사용하는 액정판넬, 스메틱 액정판넬, 간단한 매트릭스 TN 플라즈마 표시장치 또는 EL 표시장치와 같은 각종의 평면표시장치에 사용될 수 있다. 만일 인터페이스회로가 간단한 매토릭스 TN 액정판넬과 같은비기억성 표시판넬에 사용되면, 그 표시소자는 귀선기간중 구동되지 않아 실체의 듀티비가 감소되고, 이에 따라 콘트라스트가 떨어지는 문제점이 야기된다. 이같은 문제점은 인더페이스회로가 N4SI,TFT 및 스메틱액정판넬과 같은 기억성 표시판넬에 사용되는 경우에 적정하게 제거될 수 있다.

제28도는 본 발명의 또다른 실시예를 도시한 것으로, 전술된 바와같이,1/8 분주기(2834)에 응답하여, 래치신호 LP는 D형 F/F 회로(2839) 및 NOR 회로(2840)에 의해 발생된다. 한편, l/8 분주기(2834)의 출력은 분주기(2835)에 의해서 그의 주파수가 분수된다. 이 분주기(2835)의 세1출력 P₆은 클럭신호 P₂의 1/16신호이다. 이 분주된 신호 P₆는 D형 F/F(2845)에 의해 셋트펄스 P₄를 발생하게끔 사용된다. 이 결과,AND 회로(2846)는 클럭신호 P₅를 발생한다.·그리고, 1/4 분주기(2847)는 클럭신호 P₅의 주파수를 1/4로분주하여 시프트 클럭신호 CP가 발생되게 한다. 상술한 바와같이, 시프트 클럭신호 CP는 액정분할기 IC에내장된 4비트 표시데이타 D₀내지 D₃의 시프트 클럭신호와 같은 4비트 병렬 시프트 레지스티의 시프트 클럭으로 되기 시작한다. F/F 회로(2848)는 시프트 클럭신호 CP의 수파수를 분할하여 스위칭 신호 GP₁및GP₂가 발생되게 한다.

제29도는 수평 및 수직홈 위치조절회로의 또다른 실시예를 도시한 회로도로서, 수평홈 위치조절 회로는단안정 멀티바이브레이터(2940)로 구성되어 캐패시터(2956) 및 가변 저항(2957)의 시정수에 의해 지연시간이 결정되게 하는 지연시간 설정수단과, AND 회로(2942)의 출력에 응답하여 클럭신호 CK와의 동기를 위해 D형 F/F(2944)을 사용하는 동기수단과, 인에이블되어 AND 회로(2945)의 클럭신호 출력의 수를 계수하는 것에 의해 계수된 수를 가변식으로 셋트되게 하는 가변카운터(2946)를 사용하는 카운트 수단과, 가변카운터의 캐리신호에 응답하여 초기화하기 위해 F/F 회로(2947)를 사용하는 초기화 수단으로 구성된다. 마찬가지로, 수직홈 위치조절회로는 단안정 멀티바이브레이러(2948)를 사용하는 지연시간 설정수단과, D형F/F(2952)을 사용하는 동기수단과, 가변식으로 계수된 값을 셋트하도륵 인에이블되는 주사수 카운터(2954)를 사용하는 카운터 수단과, 주사수 카운터의 캐리출력에 의한 초기화를 위해 D형 F/F을 사용하는 초기화수단으로 구성된다.

다음, 수평홈 위치조절회로의 동작을 설명하겠다. 수평동기신호 Hsyc에 응답하여, F/F(2947)은 리셋트되어 출력 Q₁이 "0"레벨을 취하도록 한다. 단안정 멀티바이브레이터의 출력 P는 "1"레벨로 상승되며 예정기간의 경과후에 "0"레벨로 하강한다 이같은 "r레벨의 홀드기간은 캐패시터(2956) 및 가변 저항(2957)의 시정수 CXR에 의해서 졀정된다. 이결과, 예정기간후, NOR 회로(2941)의 출력은 "r레벨을 취하고, D형F/F(2944)에 AND 회로(2942)를 통해 입력된다. 따라서, D형 F/F 회로(:2944)의 출력 Q₂은 클럭 CK에의해서 동기되고 AND 회로(2945)에 출력된다. 따라서, 시정수 및 전압의 변동으로 인한 예정기간의 미세변화는 동기수단에 의한 시정수의 배수로 된다. AND 회로(2945)를 통과한 클럭신호 CK는 가변 카운터(2946)에 입력된다. 표시수령 도트수 640의 경우에 있어서, 캐리신호는 계수된 값이 640에 셋트되면 640번째의 클럭신호 CK에 의해서 발생되며, F/F 회로(2947)의 클럭신호로 입력된다. 이결과, F/F 회로(294기의 출력 Q₁은 "r레벨을 취하여, NOR 회로(2941)의 출력이 "0레벨로 떨어지게 한다. 따라서, D형 F/F의 출력 Q₂는 "0"레벨을 취하여, 클럭 CK의 발생이 AND 회로(2945)에 의해 중단되게 한다. 상술한 바와같이, 예정기간은 단안정 멀티바이브레이터(2940)의 출러을 사용하는 것에 의해 임의로 가변되어, 수평(또는 X축)방향에서의 표시위치가 쉽게 조절될 수 있게 한다.

수직홈 위치조절회로는 마찬가지로 쉽게 조절될 수 있다. 수직동기신호 Vsyc가 입력되면, F/F 회로(2955)는 리셋토되어 출력 Q₃가 "0"레벨을 취하도록 한다. 단안정 멀티바이브레이터의 출력 R은 "r레벨로상승하고, 예정기간의 경과후에 "0"레벨로 하강한다 이 "r레벨의 홀드시간은 가변저항(2952)을 조정하는것에 의해 가변될 수 있다. 예정기간후, NOR 회로(2949)의 출력은 AND 회로(2950)를 통해 D형 F/F(2952)에 입력된다. 이 결과 D형 F/F 회로(2952)의 출력 Q₄는 수평동기신호 Hsyc에 동기되고 AND 회로(2953)에 출력된다. AND 회로(2953)을 통과한 수평동기신호 Hsyc는 가변 카운터(2954)에 입력된다. 표시를 위한 수직 주사선의 수가 400인 경우, 캐리신호는 계수된 값이 400에 셋트되면 400번째의 수평동기신호Hsyc에 응답하여 발생되어, F/F 회로(2955)의 클럭신호에 입력된다. 이결과, F/F 회로(2955)의 출력 Q₃은 "r레벨을 취하여, NOR 회로(2949)의 출력이 "0"레벨로 떨어지게 한다. 따라서, D형 F/F의 출력 Q₄는 "0"레벨을 취하고, 이에 따라 수핑동기신호 Hsyc의 발생은 AND 회로(2953)에 의해 중단된다. 수평홈위치조절회로와 같이, 수직(또는 Y축)방향에서의 표시위치는 단안정 멀티바이섬-레이터(2948)의 조절에 의해 쉽게 조절될 수 있다. 그리고, AND 회로(2960)의 출력 H_DC는 유효표시영역에서의 수평도트클럭으로,영상이 클럭 H_DC및 표시데이타의 사용에 의해 액정표시장치에 표시될 수 있게 한다.

제30도는 본 발명의 또다른 실시예를 도시한 회로이고, 제31도는 제30도의 타이밍 챠트이다. (3013)은 도트클럭 P1의 주파수를 분할하여 래치회로(3008)에 래치신호를 공급되게 하는 분주기이다. (3018)은 래치신호를 발생하고 도트클럭 P_l의 수를 계수하여 구동기에 내장된 4비트 병렬 시프트 레지스터에 시프트 클럭CP이 공급되게 하는 1/4 분주기이다. (3019)는 1/4 분주기의 출력 주파수를 1/2로 분할하는 F/F 회로이다 (3009) 및 (3010)은 매 4비트마다 래치회로(3008)의 8비트 병렬신호를 스위치하여 표시데이타 D₀내지D₃가 출력되게 하는 스위칭 회로이다. D형 F/F 회로(3012) 및 NOR 회로(3014)는 수직홈 위치조절회로(3002)의 출력이 "H"레벨을 취할때 셋트펄스 P₂를 발생하는 셋트펄스 발생기이다. F/F 회로(3015)는 셋트신호에 응답하여 셋트하고 리셋트 신호에 응답하여 리셋트하는 것에 의해 프레임 데이타 P₃가 발생되게 하는 회로이다. (3016)은 프레임 데이타 P₃를 데이타로 사용하는 것에 의해 리셋트 신호 R₁을 클럭킹하는 D형 F/F 회로이다. 플립플롭회로(3017)는 D형 F/F 회로(3016)의 출력의 주파수를 분할한다.

본 실시예는 전술의 구성을 갖는다. 여기서, 플립플롭회로(3017)의 출력 M은 매프레임마다 구동신호의파형 극성을 반전하는 제어신호이다. D형 F/F 회로(3016)의 출력 FRM은 Y축 분할기의 제1공통전극을주사하기 위한 개시용 프레임 신호이다. LOAD 신호는 X축 전극에 대응하는 표시데이타가 X축 구동기에 내장된 4비트 병렬 시프트 레지스터 및 Y축 구동기에 내장된 시프트 레지스터의 시프트 클럭에 의해 시프트된 후 래치회로에 내장된 표시데이타 D₀내지 D₃를 래치하여 다음의 Y전극이 주사되도록 하는 레치회로이다. 다음, 본 실시예의 동작을 설명하겠다.

F/F 회로(3005) 및 NOR 회로(3006)는 리셋트 신호 R₁을 발생하고 수평홈 위치조절회로(3001)을 리셋트하여 출력신호 T_l이 "L"례벨로 하강되게 한다 표시데이다 D는 시프트 클럭 입력으로서 도트클럭 P₁을 사용하는 것에 의해 시프트 레지스터(3007)에 전송된다. 1/8 분주기(3013)에 의해 분주된 주파수를 갖는 래치신호에 응답하여, 래치회로(3008)는 시프트 레지스터(3007)의 표시데이타를 8비트 병렬 데이타로 변환한다. 래치신호가 입력된 후, 1/4 분할기(3018)는 도트클럭 P₁을 1/4로 분할하여 4비트 병렬 데이타 D₀내지 D₃를 액정 분할기에 내장된 4비트 병렬 시프트 레지스터에 시프트하기 위한 시프트 클럭 CP을 출력한다.

수직홈 위치조절회로(3002)가 출력신호 T₂를 발생할때, D형 F/F 회로(3012) 및 NOR 회로(3014)는 F/F 회로(3015)를 셋트하기 위한 셋트펄스 P₂를 발생한다.

이 셋트신호 P₂는 F/F 회로(3015)를 셋트하여 프레임 데이타 신호 P₃가"H"레벨로 상승되게 한다. 이 프레임 데이타 신호 P₃는 D형 F/F 회로(3016)의 데이타 입력으로서 공급된다. 다음 리셋트 신호 R₁가 발생될때 F/F 회로(3015)는 리셋트된다. 이와 동시에, D형 F/F 회로(3016)는 그의 데이타가 시프트되어 프레임 신호 FRM이 "H"레벨로 상승되게 한다. 이 프레임 신호 FRM은 계속하는 리셋트 신호 R₁에 응답하여"레벨로 하강된다. 이 결과, 프레임 신호 FRM은 리셋트 신호 R_l(즉, LOAD 신호)의 주기와 같은 펄스폭을 갖으며, X축 구동기에 내장된 시프트 레지스터의 데이타로서 공급된다. 게다가, 동일 리셋트 신호(즉, LOAD 신호)는 시프트 레지스터의 시프트 클럭으로서 입력되어 액정은 공통 전극에 대해 타이밍된 주사신호에 의해서 구동될 수 있게 한다. 부수적으로, 수직귀선 기간은 수직홈 위치조절회로(3002)에 의해 임의로 셋트될 수 있다.

전술한 바와같이, 본 실시예에 따르면, 프레임 신호는 D형 F/F(또는 시프트 레지스터)을 통해 Y축 구동기의 시프트 레지스더에 공급된다. 이 결과, 주사기간은 공통 전극들에 대해 처음것부터 마지막 것까지에대해 공통이다. 따라서, 처음 및 마지막의 공통 선극선들의 표시가 비정상적으로 진하고 가늘게 되는 종래기술의 표시질의 문제점이 해결되어 시청자가 표시를 오독하는 일이 없도록 하는 것이 가능하다.

제35도는 본 발명의 또다른 실시예를 도시한 회로로서, D형 F/F 회로(3551)에 입력된 Hsyc는 클럭신호CK에 의해 동기되고 D형 F/F(3552)에 출력된다. NOR 회로(3555)는 Hsyc의 상승연부에 의해 제1펄스를발생한다. 제1펄스는 수평홈 위치조절회로(3501)의 D형 F/F(3557)을 리셋트하여, NOR 회로(3560)가 클럭 CK가 출력되게 한다 카운터(3561)는 클럭 CK을 계수한다. 카운터(3561)의 계수된 값이 외부 셋팅수단(3562)의 셋팅값과 동일하게 될때, 배타적 OR 및 NAND을 구비하는 일치회로(3563)은 일치신호를 발생한다. 이 신호는 F/F(3557)의 출력을 역전하고 카운터(3561)에 클럭 CK의 공급을 중단한다. 그러므로, 수평귀선 기간의 조절이 가능하게 된다. 수직 귀선기간은 카운터(3567)에 의해 제1펄스 발생수단의 펄스신호P₁₅를 계수하고, 일치회로(3569)의 출력을 사용하는 것에 의해 조절될 수도 있다. F/F(3557) 및 (3565)의 출력 Q가 "L"로 될때, 표시개시(홈위치)가 취해져, NOR 회로(3559)가 클럭신호 P₁를 발생하게 한다. 클럭 P₁은 1/8 분주기(3506) 밋 S/P 변화회로(3510),(35l1) 및 (3512)에 입력된다.

1선에 대한 표시데이타가 전송될때, Hsyc는 하강한다 결과적으로, D형 F/F(3553) 및 NOR 회로를 구비하는 제2펄스 발생수단은 펄스신호 P₁₆을 발생한다. 펄스 P_l6은 F/F 회로(3558)의 출력 Q를 반전하여,NOR 회로(3559)는 클럭신호 P₁의 발생을 중단하게 된다.

Claims (25)

1. 박형 표시판넬을 동작하기 위해 분리 비디오 신호를 표시데이타 신호 및 타이밍 신호로 변환하기 위한 인터페이스에 있어서, 동기신호에 따라 유효표시데이타를 데이타 처리수단에 도입하기 위해 타이밍을 취하는 타이밍 수단과, 상기 표시데이타를 이용하여 박형 표시판넬에 대해 소망의 데이타를 발생하는 데이타처리수단과, 박형 표시판넬의 구동기를 동작하기 위해 타이밍 신호를 발생하는 타이밍 신호 발생수단을 구비하는 인터페이스.
2. 제1항에 있어서, 데이타 처리수단이 RAM을 갖지 않는 것을 특징으로 하는 인터페이스.
3. 제1항에 이어서, 박형 표시판넬이 X-Y 도트 매트릭스 표시전극 구성을 갖는 것을 특징으로 하는인터페이스.
4. 제3항에 있어서, X전극은 비우수 전극그룹 및 우수전극그룹을 구비하고, 각 그룹의 전극을 서로 판넬의 반대측으로 도출됨을 특징으로 하는 인터페이스.
5. 제1항에 있어서, 데이타 처리수단은 표시데이타의 직렬 데이타를 병렬 데이타로 변화시키고 그 데이타를 일시적으로 기억하는 데이타 변화회로와, 소정 번호 비트의 병렬 데이타를 구동기에 제공하는 제1스위칭 회로와, 다른 번호 비트의 병렬 데이타를 구동기에 제공하는 제2스위칭 회로와; 상기 스위칭 회로 중의 하나를 선택하는 선택 회로를 구비함을 특징으로 하는 인터페이스.
6. 제1항에 있어서, 데이타 처리수단은 8비트의 소망의 데이타를 구동기에 제공하는 것을 특징으로 하는 인터페이스.
7. 제1항에 있어서, 데이타 처리수단은 수평 유효 표시데이타의 도입을 위해 타이밍을 제어하는 수평홈위치조절회로와, 수직 유효 표시데이타의 도입을 위해 타이밍을 제어하는 수직홈 위치조절회로와: 수평및 수직 표시데이타가 유효할때에 펄스를 발생하는 클럭 제어회로를 구비하는 것을 특징으로 하는 인터페이스.
8. 제7항에 있어서, 수평 및 수직홈 위치조절회로중의 적어도 하나가 기준신호의 수를 계수하는 카운터와, 표시데이타에 타이밍을 임의로 셋팅하는 외부 입력수단과, 상기 카운터의 출력과 상기 외부 입력 수단의 셋트값간의 일치를 검출하여 표시위치가 상기 외부 입력수단에 의해 조절되게 하는 일치 검출회로를 구비하는 것을 특징으로 하는 인터페이스.
9. 제7항에 있어서, 수평 및 수직홈 위치조절회로중의 적어도 하나가 소망의 지연시간을 셋팅하는 지연시간 셋팅수단과, 지연시간 셋팅수단의 출력을 클럭신호에 동기시키는 동기수단과, 동기수단의 출력에 따라 클럭신호를 계수하는 카운터와, 동기수단을 카운터의 출력에 따라 초기화하는 초기학 수단을 구비하는것을 특징으로 하는 인터페이스.
10. 단색 및 다색 박형 표시장치의 어느것에 대한 인터페이스에 있어서, 동기신호에 따라 유효 표시데이타를 데이타 처리수단에 도입하기 위해 타이밍을 취하는 타이밍 수단과, 단색 표시데이타 또는 다색 표시데이타에 따라 박형 표시 판넬용의 소망의 데이타를 발생하는 데이타 처리수단과, 박형 표시판넬의 구동기를 동작시키기 위해 필요한 타이밍 신호를 발생하는 타이밍 신호 발생수단을 구비하는 것을 특징으로 하는인터페이스.
11. 제10항에 있어서, 데이다 처리수단이 RAM을 갖지 않음을 특징으로 하는 인터페이스.
12. 제10항에 있어서, 데이다 처리수단이 표시데이타의 직렬 데이타를 병렬 데이타로 변화시키고, 데이타를 일시적으로 기억하는 데이타 변화회로와, 단색 데이타를 구동기에 제공하는 제1스위칭 회로와, 다색데이타를 구동기에 제공하는 제2스위칭 회로와, 스위칭 회로중의 하나를 선택하는 단색/다색 칼라 선택회로를 구비하는 것을 특징으로 하는 인터페이스.
13. 제10항에 있어서, 데이타 처리수단이 R,G 및 B 칼라 표시 직렬 데이타를 병렬로 변환하는 S/P 변환회로, 상기 S/P 변화회로의 출력을 혼합된 칼라데이타로 변환하는 칼라 혼합회로 및 상기 혼합된 칼라데이타를 스위칭하는 제1의 스위칭 회로 그룹을 포함하는 다색 칼라 표시데이타 처리회로와, 상기 R,G및 B 표시데이타중 적어도 하나의 S/P 변환회로의 출력을 스위칭하는 제2의 스위칭 회로 그룹을 구비하는 것을 특징으로 하는 인터페이스.
14. 제13항에 있어서, 데이타 처리수단이 상기 다색 칼라 표시데이타 처리회로 및 상기 단색 칼라 표시데이타 처리회로의 출력들을 선택적으로 온/오프 스위칭하는 표시 모드 스위칭 수단을 갖는 것을 특징으로 하는 인러페이스.
15. 제13항에 있어서, 데이타 처리수단이 상기 칼라 표시데이타를 역전시키는 표시데이타 역전수단을 구비하는 것을 특징으로 하는 인터페이스.
16. 제10항에 있어서, 박형 표시판넬이 X전극이 비우수 전극 그룹 및 우수전극 그룹을 구비하고, 이들각각의 그룹은 서로 판넬의 반대측으로부터 도출되는 X-Y 도트 매트릭스 표시전극 구조를 갖으며, 데이타 처리수단이 비우수 전극그룹 및 우수전극그룹에 대한 분리 소망의 데이타를 발생하는 것을 특징으로 하는 인터페이스.
17. 다색 박헝 표시판넬를 동작하기 위해 표시데이타 신호 및 타이잉 신호로 분리다색 비디오 신호를 변환하는 인터페이스에 있어서, 유효 표시데이타를 동기신호에 따라 데이타 처리회로에 도입하기 위해 타이밍을 취하는 타이밍 수단과, 다색 표시데이타에 따라 박형 표시판넬에 대한 소망의 데이타를 발생하는 데이타 처리수단과, 박형 표시판낼의 구동기를 동작하기 위해 필요한 타이밍 신호를 발생하는 타이밍 신호 발생수단을 구비하는 것을 특징으로 하는 인터페이스.
18. 제17항에 있어서, 데이타 처리수단이 RAM을 갖지 않음을 특징으로 하는 인더페이스.
19. 제17항에 있어서, 데이타 처리수단이 표시데이타의 직렬 데이타를 병렬 데이타로 변화하고 그 데이타를 일시적으로 기억하는 데이타 변화회로와, 다색 칼라를 구동기에 제공하는 스위칭 회로를 구비하는 것을 특징으로 하는 인터페이스.
20. 제17항에 있어서, 박형 표시판넬의 X극이 비우수 전극그룹 및 우수 전극그룹을 구비하고, 각각의 그룹이 서로 판넬의 반대측으로부터 도출되는 X-Y 도트 매트릭스 표시전극 구조를 갖으며, 데이타 처리수단이 비우수 전극그룹 및 우수 전극그룹에 대해 분리 소망의 데이타를 발생하는 것을 특징으로 하는 인터페이스.
21. 제17항에 있어서, 데이타 처리수단이 다색 박형 표시판넬의 칼라도트의 형태에 따라 칼라 데이타를변화시키는 칼라 배열 선택회로를 갖는 것을 특징으로 하는 인터페이스.
22. 제17항에 있어서, 데이타 처리수단이 R,G 및 B 칼라 표시 직렬 데이타를 병렬로 변환하는 제1의S/P 변환회로와, R,G 및 B 칼라 표시데이타를 시프트하는 시프트 레지스터와, 시프트 레지스터의 출력을선택적으로 추출하는 선택 게이트 회로와, 선택 게이트 회로의 직렬 데이타를 병렬로 변환하는 제2의 S/P변환회로를 구비하는 것을 특징으로 하는 인터페이스.
23. 단색 박형 표시판넬을 동작하기 위해 표시데이타 신호 및 타이밍 신호로 단색 비디오 신호를 변환하는 인터페이스에 있어서, 동기신호에 따라 유효 표시데이타를 데이타 처리수단에 도입하기 위해 타이밍을 취하는 타이잉 수단과, 단색 표시데이타에 따라 박형 표시 판넬에 대해 소망의 데이타를 발생하는 데이타처리수단과, 박형 표시판넬의 구동기를 동작하는데 필요한 타이밍 신호를 발생하는 타이밍 신호 발생수단을 구비하는 것을 특징으로 하는 인터페이스.
24. 제23항에 있어서, 데이타 처리수단이 RAM을 갖지 않음을 특징으로 하는 인터페이스.
25. 제23항에 있어서, 데이타 처리수단이 표시데이타의 직렬 데이타를 병렬 데이타로 변화하고 그 데이타를 일시적으로 기억하는 데이타 변화회로와, 단색 데이타를 구동기에 제공하는 스위칭 회로를 구비하는 것을 특징으로 하는 인터페이스 회로.

Images