JP2000028985A - 液晶表示装置の表示制御方法及び液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 バックライトを用いる透過型液晶表示装置に
適した各色の表示データの液晶パネルへの供給方法を提
供する。 【解決手段】 ３色光のバックライトを時分割発光させ
てフルカラー表示を行う液晶表示装置において、パラレ
ルに入力される各色の表示データをメモリ32R,32G, 32B
に一旦格納し、各色が発光している間に、その色のメ
モリ（32R, 32G, 32B の何れか）をスイッチ回路33で選
択し、１フレーム分のその色の表示データをＴＦＴパネ
ル３のソースドライバ21へ順次出力する。これらのメモ
リ32R, 32G, 32B 夫々を、書込み・読出し処理を交互に
行う２段構成のメモリとする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、３色光のバックラ
イトを時分割発光させてフルカラー表示を行う液晶表示
装置、及び、その表示制御方法に関する。

【０００２】

【従来の技術】近年のいわゆるオフィスオートメーショ
ンの進展に伴って、ワードプロセッサ，パーソナルコン
ピュータ等に代表されるＯＡ機器が広く使用されるよう
になっている。更にこのようなオフィスでのＯＡ機器の
普及は、オフィスでも屋外でも使用可能な携帯型のＯＡ
機器の需要を発生しており、それらの小型・軽量化が要
望されるようになっている。そのような目的を達成する
ための手段の一つとして液晶表示装置が広く使用されて
いる。液晶表示装置は、単に小型・軽量化のみならず、
バッテリ駆動される携帯型のＯＡ機器の低消費電力化の
ためには必要不可欠な技術である。

【０００３】ところで、液晶表示装置は大別すると反射
型と透過型とに分類される。反射型液晶表示装置は液晶
パネルの表面から入射した光線を液晶パネルの底面で反
射させてその反射光で画像を視認させる構成であり、透
過型液晶表示装置は液晶パネルの底面に備えられた光源
(バックライト) からの透過光で画像を視認させる構成
である。反射型液晶表示装置は環境条件によって反射光
量が一定しないため視認性に劣るが安価であることか
ら、電卓，時計等の単一色（例えば白／黒表示等）の表
示装置として広く普及しているが、マルチカラーまたは
フルカラー表示を行うパーソナルコンピュータ等の表示
装置としては不向きである。このため、マルチカラーま
たはフルカラー表示を行うパーソナルコンピュータ等の
表示装置としては一般的に透過型液晶表示装置が使用さ
れる。

【０００４】一方、現在のカラー液晶表示装置は、使用
される液晶物質の面からＳＴＮ（Super Twisted Nemati
c)タイプとＴＦＴ−ＴＮ（Thin Film Transistor-Twist
ed Nematic）タイプとに一般的に分類される。ＳＴＮタ
イプは製造コストは比較的安価であるが、クロストーク
が発生し易く、また応答速度が比較的遅いため、動画の
表示には適さないという問題がある。一方、ＴＦＴ−Ｔ
Ｎタイプは、ＳＴＮタイプに比して表示品質は高いが、
液晶パネルの透過率が現状では４％程度しかないため高
輝度のバックライトが必要になる。このため、ＴＦＴ−
ＴＮタイプではバックライトによる消費電力が大きくな
ってバッテリ電源を携帯する場合の使用には問題があ
る。また、ＴＦＴ−ＴＮタイプには、応答速度、特に中
間調の応答速度が遅い、視野角が狭い、カラーバランス
の調整が難しい等の問題もある。

【０００５】更に、従来の透過型液晶表示装置は、白色
光のバックライトを使用し、３原色のカラーフィルタで
白色光を選択的に透過させることによりマルチカラーま
たはフルカラー表示を行うように構成されたカラーフィ
ルタ型が一般的であった。

【０００６】図18は、このような従来の透過型液晶表示
装置における１画素分のＴＦＴパネル100 の構成図であ
る。図16において、90，91は対向するガラス基板を示
す。上側のガラス基板90の下面には、赤色のカラーフィ
ルタ92，緑色のカラーフィルタ93，青色のカラーフィル
タ94がガラス基板90の下面を３分割して設けられてお
り、また各カラーフィルタ92，93，94を覆って、対向電
極95が形成されている。また、下側のガラス基板91の上
面には、各カラーフィルタ92，93，94に対応して３個の
画素電極96，96，96が形成されている。各画素電極96に
は、夫々ＴＦＴ素子97が接続されており、個々のＴＦＴ
素子97は、外部の制御手段（図示せず）によりゲート電
極線（走査線）98及びソース電極線（データ線）99を選
択的にオン／オフすることにより駆動される。そして、
ＴＦＴパネル100 の下方に、常時白色点灯しているバッ
クライトを備えている。

【０００７】しかしながら、図18に示すようなカラーフ
ィルタ型の液晶表示装置では、１画素を３ピクセルから
構成しており、夫々のピクセルに赤色，緑色，青色のカ
ラーフィルタ92，93，94を使用しており、隣合う３色の
カラーフィルタ92，93，94の範囲を１単位として表示画
素を構成するため、実質的には解像度が１／３に低下す
ることになる。

【０００８】以上のような観点から、液晶素子として印
加電界に対する応答速度が高速な強誘電性液晶素子また
は反強誘電性液晶素子を使用し、同一画素を３原色で時
分割発光させることにより実質的な解像度の低下を招く
ことがないカラー液晶表示装置が提案されている（特開
平７−281150号公報等）。

【０００９】このカラー液晶表示装置は、数百〜数μ秒
オーダの高速応答が可能な強誘電性液晶素子または反強
誘電性液晶素子を用いた液晶パネルと、赤，緑，青色光
が時分割で発光可能なバックライトとを組み合わせ、液
晶素子のスイッチングとバックライトの発光とを同期さ
せることによって、カラー表示が可能である。このカラ
ー液晶表示装置では、バックライトによって一定時間毎
に“赤”，“緑”，“青”と点灯するため、カラーフィ
ルタを使用する必要がなく、１画素を３ピクセルに分割
する必要もなく、１画素を１ピクセルとすることがで
き、図18の構成より電極数を１／３にできる。

【００１０】このようなカラー液晶表示装置では、１フ
レームを３個のサブフレームに分割し、各サブフレーム
で各色のＬＥＤを発光させてその色の表示データに応じ
た走査を順次行う。例えば、第１番目のサブフレームに
おいて“赤”のＬＥＤを発光させてその発光中に赤表示
データに応じて液晶パネルを走査し、次の第２番目のサ
ブフレームにおいて“緑”のＬＥＤを発光させてその発
光中に緑表示データに応じて液晶パネルを走査し、最後
の第３番目のサブフレームにおいて“青”のＬＥＤを発
光させてその発光中に青表示データに応じて液晶パネル
を走査することを順次繰り返して、フルカラー表示を実
行する。

【００１１】

【発明が解決しようとする課題】このような表示形態に
て、パーソナルコンピュータ等からの各色の表示信号に
応じたカラー画像を表示するためには、通常のＴＦＴデ
ィスプレイ，ＳＴＮディスプレイのような処理は適用で
きないという問題がある。

【００１２】通常のディスプレイに対するパーソナルコ
ンピュータ等からの出力信号は、垂直・水平同期信号及
び“赤”，“緑”，“青”の表示色信号である。これら
の“赤”，“緑”，“青”の表示色信号は、時間に対し
て同時に出力され、液晶パネルに接続されているゲート
ドライバ及びソースドライバへ同期信号に合わせて入力
される。図19は、上述した図18の構成のＴＦＴパネル10
0 への“赤”，“緑”，“青”表示データの入力状態を
示す図である。この液晶パネル100 では、カラーフィル
タ92，93，94によって同時に“赤”，“緑”，“青”表
示できるので、ソース電極線99に接続するソースドライ
バ101 には“赤”，“緑”，“青”表示データを同時に
直接入力する構成としても良い。

【００１３】これに対して、“赤”，“緑”，“青”色
光を時分割発光する構成の液晶表示装置では、一定時間
毎に“赤”，“緑”，“青”表示を行うので、ソースド
ライバに各色の表示データを直接入力することが不可能
であるという問題がある。

【００１４】本発明は斯かる事情に鑑みてなされたもの
であり、ソースドライバへ各色の表示データを効率良く
入力することが可能となる、３色を時分割発光する構成
を持った透過型の液晶表示装置の表示制御方法及び液晶
表示装置を提供することを目的とする。

【００１５】

【課題を解決するための手段】請求項１に係る液晶表示
装置の表示制御方法は、液晶パネルの個々の画素に対応
したスイッチング素子を各画素の３色の表示データに対
応して各表示周期の期間にオン／オフ駆動すると共に、
前記スイッチング素子のオン／オフ駆動に同期して各表
示周期の期間にバックライトの３色光を時分割発光し
て、前記３色の表示データに応じたカラー表示を行う液
晶表示装置の表示制御方法において、奇数フレームの３
色の表示データを第１メモリに格納し、偶数フレームの
３色の表示データを第２メモリに格納することとし、第
ｎフレームにおける３色の表示データを前記第１メモリ
または第２メモリに書き込み始めるタイミングに同期し
て、前記第２メモリまたは第１メモリに書き込まれてい
る第（ｎ−１）フレームにおける３色の表示データのう
ちの１色の表示データを読み出し始めて前記液晶パネル
へ出力することを特徴とする。

【００１６】請求項２に係る液晶表示装置の表示制御方
法は、液晶パネルの個々の画素に対応したスイッチング
素子を各画素の３色の表示データに対応して各表示周期
の期間にオン／オフ駆動すると共に、前記スイッチング
素子のオン／オフ駆動に同期して各表示周期の期間にバ
ックライトの３色光を時分割発光して、前記３色の表示
データに応じたカラー表示を行う液晶表示装置の表示制
御方法において、奇数フレームの３色の表示データを第
１メモリに格納し、偶数フレームの３色の表示データを
第２メモリに格納することとし、第ｎフレームにおける
３色の表示データを前記第１メモリまたは第２メモリに
書き込み始めた後に１フレーム分の表示データの書込み
に要する時間の２／３が経過したタイミングに同期し
て、前記第１メモリまたは第２メモリに書き込まれてい
る第ｎフレームにおける３色の表示データのうちの１色
の表示データを読み出し始めて前記液晶パネルへ出力す
ることを特徴とする。

【００１７】請求項３に係る液晶表示装置の表示制御方
法は、請求項１または２において、１フレーム分の表示
データの書込みに要する時間内で、３色の表示データに
応じたカラー表示を前記液晶パネルで行うように構成し
たことを特徴とする。

【００１８】請求項４の液晶表示装置は、複数の液晶画
素及び前記各液晶画素に対応して設けられた複数のスイ
ッチング素子を有する液晶パネルと、該液晶パネルの背
面に配置され、３色光を時分割発光するバックライト
と、前記スイッチング素子を前記各液晶画素の３色の表
示データに対応してオン／オフ駆動する駆動手段とを備
え、前記バックライトの時分割発光と前記スイッチング
素子のオン／オフ駆動とを同期させて、前記３色の表示
データに応じたカラー表示を行う液晶表示装置におい
て、奇数フレームの３色の表示データを格納する第１メ
モリと、偶数フレームの３色の表示データを格納する第
２メモリと、第ｎフレームにおける３色の表示データを
前記第１メモリまたは第２メモリに書き込み始めるタイ
ミングに同期して、前記第２メモリまたは第１メモリに
書き込まれている第（ｎ−１）フレームにおける３色の
表示データのうちの１色の表示データを読み出し始める
ように、前記第１メモリ及び第２メモリを制御する手段
とを備えることを特徴とする。

【００１９】請求項５の液晶表示装置は、複数の液晶画
素及び前記各液晶画素に対応して設けられた複数のスイ
ッチング素子を有する液晶パネルと、該液晶パネルの背
面に配置され、３色光を時分割発光するバックライト
と、前記スイッチング素子を前記各液晶画素の３色の表
示データに対応してオン／オフ駆動する駆動手段とを備
え、前記バックライトの時分割発光と前記スイッチング
素子のオン／オフ駆動とを同期させて、前記３色の表示
データに応じたカラー表示を行う液晶表示装置におい
て、奇数フレームの３色の表示データを格納する第１メ
モリと、偶数フレームの３色の表示データを格納する第
２メモリと、第ｎフレームにおける３色の表示データを
前記第１メモリまたは第２メモリに書き込み始めた後に
１フレーム分の表示データの書込みに要する時間の２／
３が経過したタイミングに同期して、前記第１メモリま
たは第２メモリに書き込まれている第ｎフレームにおけ
る３色の表示データのうちの１色の表示データを読み出
し始めるように、前記第１メモリ及び第２メモリを制御
する手段とを備えることを特徴とする。

【００２０】第１発明の液晶表示装置では、３色の表示
データ毎に、奇数フレームの表示データを格納する第１
メモリと、偶数フレームの表示データを格納する第２メ
モリとを備え、各色の表示データを第１メモリまたは第
２メモリに書き込む時間は通常の１フレームの時間と
し、各色における表示データの書込み処理は同時に行
う。一方、書き込まれた各色の表示データを第１メモリ
または第２メモリから読み出す時間はその１フレームの
書込み時間の１／３とし、各色における表示データの読
出し処理は順次（例えば“赤”，“緑”，“青”の順）
行う。そして、第１メモリ（または第２メモリ）に第ｎ
フレームの各色の表示データを書き込み始めるタイミン
グと同時に、ある１色（例えば“赤”）用の第２メモリ
（または第１メモリ）から第（ｎ−１）フレームのその
色（例えば“赤”）の表示データを読み出し始める。そ
の後、第ｎフレームの各色の表示データを書き込んでい
る間に、その色（例えば“赤”）の表示データの読み出
しに続けて、他の２色（例えば“緑”，“青”）の第
（ｎ−１）フレームの表示データを順次第２メモリ（ま
たは第１メモリ）から読み出す。その結果、第ｎフレー
ムにおける３色の表示データの書込み処理と、第（ｎ−
１）フレームにおける３色の表示データの読出し処理と
は同時に終了する。このように第１，第２メモリを制御
することにより、３色の表示データを効率良くソースド
ライバへ入力できる。

【００２１】第２発明の液晶表示装置では、第１発明と
同様の第１メモリ及び第２メモリを備え、第１メモリ
（または第２メモリ）に第ｎフレームの各色の表示デー
タを書き込み始め、その書込み開始から１フレームの書
込み時間の２／３が経過したタイミングで、ある１色
（例えば“赤”）用の第１メモリ（または第２メモリ）
から第ｎフレームのその色（例えば“赤”）の表示デー
タを読み出し始める。なお、この書込み開始から１フレ
ームの書込み時間の２／３が経過するまでの間に、他の
２色（例えば“緑”，“青”）の第（ｎ−１）フレーム
の表示データを順次第２メモリ（または第１メモリ）か
ら読み出す。このように第１，第２メモリを制御するこ
とにより、３色の表示データを効率良くソースドライバ
へ入力できる。

【００２２】

【発明の実施の形態】以下、本発明をその実施の形態を
示す図面を参照して具体的に説明する。図１は、本発明
の液晶表示装置の構成を示す概略図である。この液晶表
示装置は、ＬＥＤアレイ1aを有するバックライト１と、
２枚の偏光フィルム２，２と、この偏光フィルム２，２
に挟まれたＴＦＴパネル３とを備える。

【００２３】ＬＥＤアレイ1aは、“赤”，“緑”，
“青”の各色を発光するＬＥＤを順次的且つ反復してア
レイ状に配列した構成をなし、導光板を用いて全面単色
発光が可能であるバックライト１は、各色全面点灯を行
って、順次単色表示を行えるようになっている。

【００２４】ＴＦＴパネル３には、強誘電性液晶を封入
する。従来の液晶表示装置で使用する強誘電性液晶は、
表面安定化によってメモリ効果を持たせているが、本発
明では、メモリ効果を全く使わずに、単安定状態にし
て、印加電圧に応じた中間調表示を行う。本発明で使用
する強誘電性液晶の電気光学特性を図２に示す。そし
て、ＴＦＴパネル３を用いることにより、メモリ効果を
実現する。強誘電性液晶の単安定化は、配向膜の厚さ
を通常の２倍以上（1200Å以上）とする、配向膜ヘの
ラビング処理を通常よりも強力にする、ＩＴＯ電極上
に絶縁膜として、厚さ1000Å以上のＳｉＯ₂ 膜を設ける
等の手法によって実現する。

【００２５】図３は、本発明の透過型液晶表示装置にお
ける１画素分のＴＦＴパネル３の構成図である。図３に
おいて、11，12は対向するガラス基板を示す。上側のガ
ラス基板11の下面には、対向電極13が形成されている。
また、下側のガラス基板12の上面には、画素電極14が形
成されている。画素電極14には、ＴＦＴ素子15が接続さ
れており、ＴＦＴ素子15は、外部の制御手段（図示せ
ず）によりゲート電極線（走査線）16及びソース電極線
（データ線）17を選択的にオン／オフすることにより駆
動される。

【００２６】本発明で使用するＴＦＴパネル３は、図18
に示す従来のＴＦＴパネル100 のようにカラーフィルタ
92，93，94を用いず、しかも、画像を３分割するような
こともなく、従来例に比べて開口率が非常に向上するの
で、通常より大きなサイズのＴＦＴ素子15を作成する場
合にあっても、開口率があまり低下しないという利点が
ある。

【００２７】図４は、本発明の透過型液晶表示装置にお
ける表示制御方法の原理を示すタイムチャートであり、
図４（ａ）はバックライト１の各色のＬＥＤの発光タイ
ミング、図４（ｂ）はＴＦＴパネル３の各ライン（総数
480 ライン）の走査タイミング、図４（ｂ）はＴＦＴパ
ネル３の表示状態を夫々示す。

【００２８】フル動画表示を行うために、フレーム周波
数を6OＨｚとする。図４（ａ）に示されているように、
バックライト１のＬＥＤを例えば“赤”，“緑”，
“青”の順で順次発光させ、それと同期してＴＦＴパネ
ル３の各画素をライン単位でスイッチングすることによ
り表示を行う。なお、１秒間に60フレームの表示を行う
ので、１フレームの期間は１／6O秒になり、この１フレ
ームの期間を更に１／180秒ずつの３サブフレームに分
割し、例えば図４（ａ）に示す例では第１番目のサブフ
レームにおいて赤のＬＥＤを、第２番目のサブフレーム
において緑のＬＥＤを、第３番目のサブフレームにおい
て青のＬＥＤを夫々発光させる。

【００２９】一方、図４（ｂ) に示すように、ＴＦＴパ
ネル３に対しては“赤”，“緑”，“青”の各色のサブ
フレーム中にデータ走査を２度行う。但し、１回目の走
査（データ書込み走査）の開始タイミング（第１ライン
へのタイミング）が各サブフレームの開始タイミングと
一致するように、また２回目の走査（データ消去走査）
の終了タイミング（最終ラインへのタイミング）が各サ
ブフレームの終了タイミングと一致するようにタイミン
グを調整する。

【００３０】データ書込み走査にあっては、液晶パネル
の各画素には表示データに応じた電圧が供給され、透過
率の調整が行われる。これによって、図４（ｃ) に示す
ように、フルカラー表示が可能となる。データ消去走査
にあっては、データ書込み走査時と同電圧で逆特性の電
圧が液晶パネルの各画素に供給され、液晶パネルの各画
素の表示が消去され、液晶への直流成分の印加が防止さ
れる。

【００３１】なお、色表示のシーケンスは、上記の
“赤”，“緑”，“青”と異なり“赤”，“青”，
“緑”でも良く、また、１フレームの開始を“赤”発光
ではなく、他の“緑”発光または“青”発光であっても
良い。

【００３２】カラーフィルタを用いる従来の液晶表示装
置の場合には、“赤”，“緑”，“青”の表示データを
専用に表示する画素電極96，96，96を設けているので
（図18参照）、ソースドライバ101 の入力データ端子は
夫々の“赤”，“緑”，“青”の専用端子となる（図19
参照）。

【００３３】図５は、本発明の液晶表示装置におけるＴ
ＦＴパネル３への“赤”，“緑”，“青”表示データの
入力状態を示す図である。本発明では、カラーフィルタ
を使用せず、画素電極14の全面で各色のデータを表示
し、ＴＦＴパネル３の背面に設けたバックライト１の表
示色に同期させて色を出すため、ソースドライバ21に入
力されるデータ入力端子は、３画素ずつ区切った表示デ
ータとなる。

【００３４】また、一定時間毎に“赤”，“緑”，
“青”表示データをソースドライバ21に入力するため
に、スイッチ回路22を設け、ソースドライバ21へ入力し
たい色の表示データを選択する。ここで、ソースドライ
バ21は３画素分の表示データを並列的に入力することに
なるので、スイッチ回路22に入力する直前までに、表示
データを並列にする必要がある。

【００３５】以下、パーソナルコンピュータ等から出力
されるＣＲＴ信号に基づく画像を本発明の液晶表示装置
で表示するための制御回路の何種類かの具体的な実施の
形態について説明する。

【００３６】（実施の形態１）図６は、実施の形態１に
おける制御回路を示す構成図である。この制御回路は、
パーソナルコンピュータ等からのアナログの赤色表示信
号をデジタルの赤表示データに変換するＡ／Ｄ変換回路
31R 及びＡ／Ｄ変換回路31R の出力を格納するメモリ32
R を有する赤表示データ処理回路30R と、パーソナルコ
ンピュータ等からのアナログの緑色表示信号をデジタル
の緑表示データに変換するＡ／Ｄ変換回路31G 及びＡ／
Ｄ変換回路31G の出力を格納するメモリ32G を有する緑
表示データ処理回路30G と、パーソナルコンピュータ等
からのアナログの青色表示信号をデジタルの青表示デー
タに変換するＡ／Ｄ変換回路31B 及びＡ／Ｄ変換回路31
Bの出力を格納するメモリ32B を有する青表示データ処
理回路30B と、各メモリ32R, 32G, 32B の出力を選択す
るスイッチ回路33と、スイッチ回路33からの出力を３画
素分だけ貯えるシフト回路34とを備える。

【００３７】パーソナルコンピュータ等から出力された
各色の表示信号は、各Ａ／Ｄ変換回路31R, 31G, 31B に
てデジタル処理され、デジタルの各色の表示データが対
応する各メモリ32R, 32G, 32B に入力される。各色の表
示信号は、同時にこれらの処理が行われ、パーソナルコ
ンピュータ等からの表示情報はすべてメモリ32R, 32G,
32B に入力される。

【００３８】表示を行う場合には、一定時間毎にバック
ライト１で全面単色点灯を行い、その表示色用のメモリ
をスイッチ回路33で選択する。その色の表示データは選
択されたメモリから、スイッチ回路33を介してシフト回
路34へ読み出される。メモリから１回読み出される表示
データは１画素分の表示データであるが、ソースドライ
バ21に入力される表示データは並列的に３画素分であ
る。よって、シフト回路34にて、３画素分の表示データ
を取り込んだ後、同時にそれらの３画素分の表示データ
をソースドライバ21へ出力する。そして、この出力され
た表示データに応じて表示が行われる。

【００３９】このようにしてカラー表示は可能である
が、この態様では、メモリに表示データを書き込みなが
ら表示データを読み出すことは不可能である。図７は、
メモリの入出力データの時間的関係を示す図である。図
７に示すように、１フレーム時間内の最初の１／３フレ
ーム時間内で１画面分の赤表示データをメモリから読み
出し、次の１／３フレーム時間内で１画面分の緑表示デ
ータ、残りの１／３フレーム時間内で１画面分の青表示
データを夫々メモリから読み出す。しかしながら、１画
面分の各色の表示データをメモリに書き込み終えるタイ
ミングは、１フレーム時間の最後である。従って、各メ
モリに１画面分の各色の表示データを書き込んだ後に、
各メモリからソースドライバ21に対して各色の表示デー
タを読み出している場合には、１フレーム＝１／60秒は
実現できない。

【００４０】以上のように、１フレーム時間内に１画面
分の各色の表示データをメモリに書き込むが、この１フ
レーム時間の１／３ずつの時間で、つまり全ての表示デ
ータがメモリに書き込まれていない状態で、単色の表示
データをＴＦＴパネル３で表示することは不可能である
ので、表示データを格納するメモリを２段構成として、
一方のメモリに１フレームの表示データを書き込んでい
る間に他方のメモリから前フレームの表示データを読み
出すようにする。

【００４１】図８は、このようにメモリ32R, 32G, 32B
を２段構成とした場合の構成図である。赤表示データ処
理回路30R は、上記のＡ／Ｄ変換回路31R と、赤表示デ
ータを保持するデータフリップフロップ（以下Ｄ−ＦＦ
と言う）41R と、奇数フレームの赤表示データを格納す
る第１メモリ42R と、偶数フレームの赤表示データを格
納する第２メモリ43R と、第１メモリ42R からの出力を
保持するＤ−ＦＦ44Rと、第２メモリ43R からの出力を
保持するＤ−ＦＦ45R とを有する。また同様に、緑表示
データ処理回路30G は、上記のＡ／Ｄ変換回路31G と、
緑表示データを保持するＤ−ＦＦ41G と、奇数フレーム
の緑表示データを格納する第１メモリ42G と、偶数フレ
ームの緑表示データを格納する第２メモリ43G と、第１
メモリ42G からの出力を保持するＤ−ＦＦ44G と、第２
メモリ43G からの出力を保持するＤ−ＦＦ45G とを有
し、青表示データ処理回路30B は、上記のＡ／Ｄ変換回
路31B と、青表示データを保持するＤ−ＦＦ41B と、奇
数フレームの青表示データを格納する第１メモリ42B
と、偶数フレームの青表示データを格納する第２メモリ
43B と、第１メモリ42B からの出力を保持するＤ−ＦＦ
44B と、第２メモリ43Bからの出力を保持するＤ−ＦＦ4
5B とを有する。

【００４２】奇数フレームの各色の表示データは、各第
１メモリ42R, 42G, 42B に書き込まれ、偶数フレームの
各色の表示データは、各第２メモリ43R, 43G, 43B に書
き込まれる。そして、ソースドライバ21に対して出力さ
れる表示データは、書込み動作がなされていない側のメ
モリ（各第１メモリ42R, 42G, 42B または各第２メモリ
43R, 43G, 43B ）から読み出される。この読み出される
表示データは、書込み処理対象の表示データより１フレ
ーム前の表示データである。

【００４３】各Ａ／Ｄ変換回路31R, 31G, 31B でデジタ
ル化された各色の表示データは、一旦各Ｄ−ＦＦ41R, 4
1G, 41B に保持される。そして、この各Ｄ−ＦＦ41R, 4
1G,41B から出力された表示データは、対応する各第１
メモリ42R, 42G, 42B または各第２メモリ43R, 43G, 43
B に書き込まれる。この際、奇数フレーム時は各第１メ
モリ42R, 42G, 42B に書込み処理を行い、偶数フレーム
時は各第２メモリ43R,43G, 43B に書込み処理を行う。
そして、一方のメモリに対して書込み処理が行われてい
る間に、他方のメモリから表示データを読み出す。

【００４４】図９は、メモリ32R, 32G, 32B を２段構成
とした場合の他の構成図である。図９において図８と同
一部分には同一番号を付して説明を省略する。図９に示
す例では、Ａ／Ｄ変換回路31R に、並列に配された２つ
のＤ−ＦＦ41R, 46Rが接続され、各Ｄ−ＦＦ41R, 46Rに
各メモリ42R, 43Rが接続されている。また同様に、Ａ／
Ｄ変換回路31G に、並列に配された２つのＤ−ＦＦ41G,
46Gが接続され、各Ｄ−ＦＦ41G, 46Gに各メモリ42G, 4
3Gが接続され、Ａ／Ｄ変換回路31B に、並列に配された
２つのＤ−ＦＦ41B, 46Bが接続され、各Ｄ−ＦＦ41B, 4
6Bに各メモリ42B, 43Bが接続されている。

【００４５】なお、図９に示すメモリ部における表示デ
ータの書込み・読出し動作は、上述の図８に示す場合と
同様である。

【００４６】図10は、このような２段構成とした場合の
メモリに対するデータ書込み・読出しのシーケンスを示
す図である。各第１メモリ42R, 42G, 42B に表示データ
を書き込んでいる間に、各第２メモリ43R, 43G, 43B か
ら表示データを読み出し、また、各第２メモリ43R, 43
G, 43B に表示データを書き込んでいる間に、各第１メ
モリ42R, 42G, 42B から表示データを読み出す。

【００４７】第（ｎ−１）フレームの各色の表示データ
を各第１メモリ42R, 42G, 42B に書き込む。この書き込
み開始のタイミングに合わせて、第（ｎ−２）フレーム
の赤表示データを第２メモリ43R から読み出し始める。
そして、この赤表示データの読出しが終了すると、第
（ｎ−２）フレームの緑表示データ，第（ｎ−２）フレ
ームの青表示データを順次第２メモリ43G, 43Bから読み
出す。各第１メモリ42R,42G, 42B への第（ｎ−１）フ
レームの各色の表示データの書込み終了と、第２メモリ
43B からの青表示データの読出し終了とは、タイミング
が一致する。

【００４８】次に、第ｎフレームの各色の表示データを
各第２メモリ43R, 43G, 43B に書き込む。この書き込み
開始のタイミングに合わせて、第（ｎ−１）フレームの
赤表示データを第１メモリ42R から読み出し始める。そ
して、この赤表示データの読出しが終了すると、第（ｎ
−１）フレームの緑表示データ，第（ｎ−１）フレーム
の青表示データを順次第１メモリ42G, 42Bから読み出
す。各第２メモリ43R, 43G, 43B への第ｎフレームの各
色の表示データの書込み終了と、第１メモリ42Bからの
青表示データの読出し終了とは、タイミングが一致す
る。

【００４９】以下、同様に、第１メモリ42R, 42G, 42B
及び第２メモリ43R, 43G, 43B を使用して、交互に書込
み・読出し処理を行うことにより、１フレーム＝１／60
秒を実現する。

【００５０】（実施の形態２）図11は、実施の形態２に
おけるメモリに対するデータ書込み・読出しのシーケン
スを示す図である。なお、実施の形態２の装置構成は上
述した実施の形態１と同様である。

【００５１】実施の形態１では、各色の表示データの書
込みが完全に終了した後に、その書き込んだ表示データ
を読み出すようにしたが、実施の形態２では、各色の表
示データの書込みを開始してから２／３フレーム時間経
過後に、その書込んだ１つの色の表示データを読み出し
始める。

【００５２】第（ｎ−１）フレームの各色の表示データ
を各第１メモリ42R, 42G, 42B に書き込む。この書込み
開始から２／３フレーム時間だけ経過したタイミング
で、第（ｎ−１）フレームの赤表示データを第１メモリ
42R から読み出し始める。各第１メモリ42R, 42G, 42B
への第（ｎ−１）フレームの各色の表示データの書込み
終了と、第１メモリ42R からの赤表示データの読出し終
了とは、タイミングが一致する。

【００５３】次に、第ｎフレームの各色の表示データを
各第２メモリ43R, 43G, 43B に書き込む。この書き込み
開始のタイミングに合わせて、第（ｎ−１）フレームの
緑表示データを第１メモリ42G から読み出し始める。そ
して、この緑表示データの読出しが終了すると、第（ｎ
−１）フレームの青表示データを第１メモリ42B から読
み出す。更に、この青表示データの読出しが終了する
と、第ｎフレームの赤表示データを第２メモリ43R から
読み出す。この第２メモリ43R からの赤表示データの読
出し終了と、各第２メモリ43R, 43G, 43B への第ｎフレ
ームの各色の表示データの書込み終了とは、タイミング
が一致する。

【００５４】以下、第１メモリ42R, 42G, 42B 及び第２
メモリ43R, 43G, 43B を使用して、同様な処理を続けて
いくことにより、１フレーム＝１／60秒を実現する。

【００５５】（実施の形態３）図12は、実施の形態３に
おける制御回路を示す構成図である。この制御回路は、
図６に示す実施の形態１と同様の赤表示データ処理回路
30R ，緑表示データ処理回路30G ，青表示データ処理回
路30B 及びスイッチ回路33と、スイッチ回路33からの出
力を保持する並列に配された３個のＤ−ＦＦ51，52，53
とを備える。

【００５６】パーソナルコンピュータ等から出力された
各色の表示信号は、各Ａ／Ｄ変換回路31R, 31G, 31B に
てデジタル処理され、デジタルの各色の表示データが対
応する各メモリ32R, 32G, 32B へ入力される。各色の表
示信号について、同時にこれらの処理が行われ、パーソ
ナルコンピュータ等からの表示情報はすべてメモリ32R,
32G, 32B に入力される。

【００５７】表示を行う場合には、一定時間毎にバック
ライト１で全面単色点灯を行い、その表示色用のメモリ
をスイッチ回路33で選択する。その色の表示データは選
択されたメモリから読み出されスイッチ回路33を介して
出力される。メモリから１回読み出される表示データは
１画素分の表示データであるが、ソースドライバ21に入
力される表示データは並列的に３画素分である。よっ
て、最初に出力された１画素分の表示データをＤ−ＦＦ
51に保持し、その次に出力された１画素分の表示データ
をＤ−ＦＦ52に保持し、更にその次に出力された１画素
分の表示データをＤ−ＦＦ53に保持し、Ｄ−ＦＦ53に表
示データを保持した直後に、並列的に同時に各Ｄ−ＦＦ
51，52，53から表示データをソースドライバ21へ出力す
る。

【００５８】なお、各メモリ32R, 32G, 32B は、実施の
形態１と全く同様のメモリ２段構成（図８または図９参
照）をなしている。また、メモリに対する各色の表示デ
ータの書込み・読出しシーケンスは、実施の形態１（図
10参照）または実施の形態２（図11参照）と同様であ
る。

【００５９】（実施の形態４）図13は、実施の形態４に
おける制御回路を示す構成図である。この制御回路は、
図６に示す実施の形態１と同様のＡ／Ｄ変換回路31R ，
Ａ／Ｄ変換回路31R の出力を保持する並列に配された３
個のＤ−ＦＦ61R, 62R, 63R 及び各Ｄ−ＦＦ61R, 62R,
63R の出力を格納するメモリ64R, 65R, 66R を有する赤
表示データ処理回路60R と、図６に示す実施の形態１と
同様のＡ／Ｄ変換回路31G ，Ａ／Ｄ変換回路31G の出力
を保持する並列に配された３個のＤ−ＦＦ61G, 62G, 63
G 及び各Ｄ−ＦＦ61G, 62G, 63G の出力を格納するメモ
リ64G, 65G, 66G を有する緑表示データ処理回路60G
と、図６に示す実施の形態１と同様のＡ／Ｄ変換回路31
B ，Ａ／Ｄ変換回路31B の出力を保持する並列に配され
た３個のＤ−ＦＦ61B, 62B,63B 及び各Ｄ−ＦＦ61B, 62
B, 63B の出力を格納するメモリ64B, 65B, 66B を有す
る青表示データ処理回路60B と、メモリ64R, 64G, 64B
からの出力を選択するスイッチ67a ，メモリ65R, 65G,
65B からの出力を選択するスイッチ67b 及びメモリ66R,
66G, 66B からの出力を選択するスイッチ67c を有する
スイッチ回路67とを備える。

【００６０】パーソナルコンピュータ等から出力された
各色の表示信号は、各Ａ／Ｄ変換回路31R, 31G, 31B に
てデジタル処理される。デジタルの赤表示データが１画
素分ずつＤ−ＦＦ61R, 62R, 63R に入力され、３画素分
の赤表示データが貯えられた後に、対応する各メモリ64
R, 65R, 66R に格納される。同様に、デジタルの緑表示
データが１画素分ずつＤ−ＦＦ61G, 62G, 63G に入力さ
れ、３画素分の緑表示データが貯えられた後に、対応す
る各メモリ64G, 65G, 66G に格納され、デジタルの青表
示データが１画素分ずつＤ−ＦＦ61B, 62B, 63B に入力
され、３画素分の青表示データが貯えられた後に、対応
する各メモリ64B, 65B, 66B に格納される。このよう
に、各メモリには各色の３画素毎の表示データが格納さ
れることになる。なお、これらの各色における表示デー
タの処理は同時に行われ、パーソナルコンピュータ等か
ら出力された各色の表示情報は何れかのメモリに必ず格
納される。

【００６１】表示を行う場合には、一定時間毎にバック
ライト１で全面単色点灯を行い、その表示色用のメモリ
をスイッチ回路67で選択する。選択されたその色の表示
データは、メモリ64R, 65R, 66R （またはメモリ64G, 6
5G, 66G またはメモリ64B, 65B, 66B ）から同時に読み
出され、スイッチ回路67（スイッチ67a, 67b, 67c ）を
介してソースドライバ21へ直接出力される。出力される
表示データは並列的に３画素分である。

【００６２】図14は、メモリ64R, 65R, 66R を夫々２段
構成とした場合の赤表示データ処理回路60R の構成図で
あり、図８と同一部分には同一番号を付している。な
お、緑表示データ処理回路60G 内のメモリ64G, 65G, 66
G 及び青表示データ処理回路60B 内のメモリ64B, 65B,
66B も２段構成となっている。但し、その構成は図14の
赤表示データ処理回路60R の場合と同様であるので、そ
れらの図示及び説明は省略する。

【００６３】なお、メモリに対する各色の表示データの
書込み・読出しシーケンスは、実施の形態１（図10参
照）または実施の形態２（図11参照）と同様である。

【００６４】ところで、実施の形態１〜４では、ソース
ドライバ21への入力が３画素分の表示データである場合
の制御回路について説明した。以下に、６画素分の表示
データがソースドライバ21へ入力するように構成されて
いる場合の制御回路について、実施の形態５〜７で説明
する。

【００６５】（実施の形態５）図15は、実施の形態５に
おける制御回路を示す構成図である。この制御回路は、
図13に示す実施の形態４と同様の赤表示データ処理回路
60R ，緑表示データ処理回路60G ，青表示データ処理回
路60B 及びスイッチ回路67と、スイッチ67a からの出力
を保持する並列に配した２つのＤ−ＦＦ71，72と、スイ
ッチ67b からの出力を保持する並列に配した２つのＤ−
ＦＦ73，74と、スイッチ67c からの出力を保持する並列
に配した２つのＤ−ＦＦ75，76とを備える。

【００６６】スイッチ67a からの表示データは１画素分
ずつ順次Ｄ−ＦＦ71，72に保持される。同様に、スイッ
チ67b からの表示データは１画素分ずつ順次Ｄ−ＦＦ7
3，74に保持され、スイッチ67c からの表示データは１
画素分ずつ順次Ｄ−ＦＦ75，76に保持される。そして、
６画素分の表示データが保持されると、その６画素分の
表示データが、各Ｄ−ＦＦ71，72，73，74，75，76から
同時にソースドライバ21へ出力される。このようにし
て、ソースドライバ21に対する６画素分の表示データ入
力に対応できる。

【００６７】（実施の形態６）図16は、実施の形態６に
おける制御回路の赤表示データ処理回路60R の構成図で
ある。この赤表示データ処理回路60R は、図13に示す実
施の形態４と同様のＡ／Ｄ変換回路31R 及び３個のＤ−
ＦＦ61R, 62R, 63R と、Ｄ−ＦＦ61R の出力を格納する
並列に配されたメモリ64R, 67Rと、Ｄ−ＦＦ62R の出力
を格納する並列に配されたメモリ65R, 68Rと、Ｄ−ＦＦ
63R の出力を格納する並列に配されたメモリ66R, 69Rと
を備える。なお、制御回路の他の緑表示データ処理回路
及び青表示データ処理回路の構成は、この赤表示データ
処理回路60R の構成と同じであるので、それらの図示及
び説明は省略する。

【００６８】デジタル変換後の赤表示データは、Ｄ−Ｆ
Ｆ61R, 62R, 63R に保持されて夫々に対応するメモリ64
R, 67R, 65R, 68R, 66R, 69Rに書き込まれる。この際、
メモリ64R, 65R, 66R とメモリ67R, 68R, 69R とが交互
に書込み処理を行い、奇数画素の赤表示データと偶数画
素の赤表示データとに分けて格納される。そして、各メ
モリから赤表示データを読み出す場合、つまりソースド
ライバ21へ赤表示データを出力する場合には、全メモリ
を同時に動作させてソースドライバ21へ６画素分の赤表
示データを直接出力する。なお、緑表示データ処理回路
及び青表示データ処理回路の動作は、この赤表示データ
処理回路60R の動作と同様であり、その説明は省略す
る。

【００６９】（実施の形態７）図17は、実施の形態７に
おける制御回路の赤表示データ処理回路60R の構成図で
ある。この赤表示データ処理回路60R は、図13に示す実
施の形態４と同様のＡ／Ｄ変換回路31R と、Ａ／Ｄ変換
回路31R の出力を保持する並列に配された６個のＤ−Ｆ
Ｆ61R, 81R, 62R, 82R, 63R, 83Rと、各Ｄ−ＦＦ61R, 8
1R, 62R, 82R,63R, 83Rの出力を格納するメモリ64R, 67
R, 65R, 68R, 66R, 69Rとを備える。なお、制御回路の
他の緑表示データ処理回路及び青表示データ処理回路の
構成は、この赤表示データ処理回路60R の構成と同じで
あるので、それらの図示及び説明は省略する。

【００７０】デジタル変換後の赤表示データは、１画素
分ずつＤ−ＦＦ61R, 81R, 62R, 82R, 63R, 83Rに入力さ
れ、６画素分の赤表示データが貯えられた後に、対応す
る各メモリ64R, 67R, 65R, 68R, 66R, 69Rに格納され
る。そして、各メモリから赤表示データを読み出す場
合、つまりソースドライバ21へ赤表示データを出力する
場合には、全メモリを同時に動作させてソースドライバ
21へ６画素分の赤表示データを直接出力する。なお、緑
表示データ処理回路及び青表示データ処理回路の動作
は、この赤表示データ処理回路60R の動作と同様であ
り、その説明は省略する。

【００７１】

【発明の効果】以上のように本発明では、バックライト
を時分割発光させてカラー表示を行う透過型液晶表示装
置において、ソースドライバに各色の表示データを効率
良く入力することができる。また、カラーフィルタを設
けることなく十分な画面輝度が得られ、低消費電力化を
図れ、中間調状態でも高速応答が可能である。また、ソ
ースドライバ数も従来の１／３に低減でき、カラーフィ
ルタを使用しないので、低コスト化も図れる。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の構成を示す概略図であ
る。

【図２】本発明で使用する強誘電性液晶の電気光学特性
を示すグラフである。

【図３】本発明の液晶表示装置における１画素分のＴＦ
Ｔパネルの構成図である。

【図４】本発明の液晶表示装置における表示制御方法の
原理を示すタイムチャートである。

【図５】本発明の液晶表示装置におけるＴＦＴパネルへ
の各色の表示データの入力状態を示す図である。

【図６】実施の形態１における制御回路を示す構成図で
ある。

【図７】メモリの入出力データの時間的関係を示す図で
ある。

【図８】メモリ部の構成図である。

【図９】メモリ部の構成図である。

【図１０】メモリに対する表示データ書込み・読出しの
シーケンスを示す図である。

【図１１】メモリに対する表示データ書込み・読出しの
シーケンスを示す図である。

【図１２】実施の形態３における制御回路を示す構成図
である。

【図１３】実施の形態４における制御回路を示す構成図
である。

【図１４】メモリ部の構成図である。

【図１５】実施の形態５における制御回路を示す構成図
である。

【図１６】実施の形態６における制御回路の赤表示デー
タ処理回路の構成図である。

【図１７】実施の形態７における制御回路の赤表示デー
タ処理回路の構成図である。

【図１８】従来の液晶表示装置における１画素分のＴＦ
Ｔパネルの構成図である。

【図１９】従来の液晶表示装置におけるＴＦＴパネルへ
の各色の表示データの入力状態を示す図である。

【符号の説明】

１ バックライト ３ ＴＦＴパネル 15 ＴＦＴ素子 21 ソースドライバ 42R ，42G ，42B 第１メモリ 43R ，43G ，43B 第２メモリ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉原 敏明 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 白戸 博紀 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 清田 芳則 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 2H093 NA16 NA65 NC13 NC14 NC16 NC22 NC24 NC28 NC29 NC43 NC50 ND06 ND17 ND22 ND39 ND49 ND54 NE06 NF19 5C006 AA22 AF01 AF02 AF03 AF04 AF07 BA12 BA13 BB16 BC16 BF02 EA01 FA12 FA47 FA52

Claims (5)

【特許請求の範囲】
1. 【請求項１】 液晶パネルの個々の画素に対応したスイ
   ッチング素子を各画素の３色の表示データに対応して各
   表示周期の期間にオン／オフ駆動すると共に、前記スイ
   ッチング素子のオン／オフ駆動に同期して各表示周期の
   期間にバックライトの３色光を時分割発光して、前記３
   色の表示データに応じたカラー表示を行う液晶表示装置
   の表示制御方法において、奇数フレームの３色の表示デ
   ータを第１メモリに格納し、偶数フレームの３色の表示
   データを第２メモリに格納することとし、第ｎフレーム
   における３色の表示データを前記第１メモリまたは第２
   メモリに書き込み始めるタイミングに同期して、前記第
   ２メモリまたは第１メモリに書き込まれている第（ｎ−
   １）フレームにおける３色の表示データのうちの１色の
   表示データを読み出し始めて前記液晶パネルへ出力する
   ことを特徴とする液晶表示装置の表示制御方法。
2. 【請求項２】 液晶パネルの個々の画素に対応したスイ
   ッチング素子を各画素の３色の表示データに対応して各
   表示周期の期間にオン／オフ駆動すると共に、前記スイ
   ッチング素子のオン／オフ駆動に同期して各表示周期の
   期間にバックライトの３色光を時分割発光して、前記３
   色の表示データに応じたカラー表示を行う液晶表示装置
   の表示制御方法において、奇数フレームの３色の表示デ
   ータを第１メモリに格納し、偶数フレームの３色の表示
   データを第２メモリに格納することとし、第ｎフレーム
   における３色の表示データを前記第１メモリまたは第２
   メモリに書き込み始めた後に１フレーム分の表示データ
   の書込みに要する時間の２／３が経過したタイミングに
   同期して、前記第１メモリまたは第２メモリに書き込ま
   れている第ｎフレームにおける３色の表示データのうち
   の１色の表示データを読み出し始めて前記液晶パネルへ
   出力することを特徴とする液晶表示装置の表示制御方
   法。
3. 【請求項３】 １フレーム分の表示データの書込みに要
   する時間内で、３色の表示データに応じたカラー表示を
   前記液晶パネルで行うように構成した請求項１または２
   記載の液晶表示装置の表示制御方法。
4. 【請求項４】 複数の液晶画素及び前記各液晶画素に対
   応して設けられた複数のスイッチング素子を有する液晶
   パネルと、該液晶パネルの背面に配置され、３色光を時
   分割発光するバックライトと、前記スイッチング素子を
   前記各液晶画素の３色の表示データに対応してオン／オ
   フ駆動する駆動手段とを備え、前記バックライトの時分
   割発光と前記スイッチング素子のオン／オフ駆動とを同
   期させて、前記３色の表示データに応じたカラー表示を
   行う液晶表示装置において、奇数フレームの３色の表示
   データを格納する第１メモリと、偶数フレームの３色の
   表示データを格納する第２メモリと、第ｎフレームにお
   ける３色の表示データを前記第１メモリまたは第２メモ
   リに書き込み始めるタイミングに同期して、前記第２メ
   モリまたは第１メモリに書き込まれている第（ｎ−１）
   フレームにおける３色の表示データのうちの１色の表示
   データを読み出し始めるように、前記第１メモリ及び第
   ２メモリを制御する手段とを備えることを特徴とする液
   晶表示装置。
5. 【請求項５】 複数の液晶画素及び前記各液晶画素に対
   応して設けられた複数のスイッチング素子を有する液晶
   パネルと、該液晶パネルの背面に配置され、３色光を時
   分割発光するバックライトと、前記スイッチング素子を
   前記各液晶画素の３色の表示データに対応してオン／オ
   フ駆動する駆動手段とを備え、前記バックライトの時分
   割発光と前記スイッチング素子のオン／オフ駆動とを同
   期させて、前記３色の表示データに応じたカラー表示を
   行う液晶表示装置において、奇数フレームの３色の表示
   データを格納する第１メモリと、偶数フレームの３色の
   表示データを格納する第２メモリと、第ｎフレームにお
   ける３色の表示データを前記第１メモリまたは第２メモ
   リに書き込み始めた後に１フレーム分の表示データの書
   込みに要する時間の２／３が経過したタイミングに同期
   して、前記第１メモリまたは第２メモリに書き込まれて
   いる第ｎフレームにおける３色の表示データのうちの１
   色の表示データを読み出し始めるように、前記第１メモ
   リ及び第２メモリを制御する手段とを備えることを特徴
   とする液晶表示装置。