WO2015107723A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2015107723A1
WO2015107723A1 PCT/JP2014/073881 JP2014073881W WO2015107723A1 WO 2015107723 A1 WO2015107723 A1 WO 2015107723A1 JP 2014073881 W JP2014073881 W JP 2014073881W WO 2015107723 A1 WO2015107723 A1 WO 2015107723A1
Authority
WO
WIPO (PCT)
Prior art keywords
display
signal line
data
gradation data
parallel
Prior art date
Application number
PCT/JP2014/073881
Other languages
English (en)
French (fr)
Inventor
武伸 西口
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US15/103,443 priority Critical patent/US20160293130A1/en
Publication of WO2015107723A1 publication Critical patent/WO2015107723A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003Display of colours
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235Field-sequential colour display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0242Compensation of deficiencies in the appearance of colours
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0626Adjustment of display parameters for control of overall brightness
    • G09G2320/0646Modulation of illumination source brightness and image signal correlated to each other
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0666Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/12Use of DVI or HDMI protocol in interfaces along the display data pipeline

Definitions

  • the present invention relates to a display device, and more particularly to a display device such as a liquid crystal display device that performs color display in a field sequential manner.
  • one screen display period (one frame period) is generally divided into three subframe periods. That is, a red image corresponding to the red component of the input signal is displayed in the first subframe period, a green image corresponding to the green component is displayed in the second subframe period, and the third subframe period is displayed. Displays a color image on the liquid crystal panel by displaying a blue image corresponding to the blue component.
  • the refresh rate representing the rewriting speed of the entire screen displayed on the liquid crystal panel is 180 Hz.
  • Some field sequential liquid crystal display devices divide one frame period into four or five subframe periods. In addition to red, green, and blue, at least one of yellow (Y), white (W), cyan (C), and magenta (M) is often assigned to this subframe period.
  • the refresh rate when there are four subframe periods is 240 Hz, and the refresh rate when there are five subframe periods is 300 Hz.
  • Japanese Patent Application Laid-Open No. 2001-331142 discloses a configuration of an image display device that, when performing time-division behavior, converts a pulse width modulation signal for each bit of gradation data and drives the display element in a time-division manner for each bit. Is described. According to this configuration, since an existing pulse width modulation (PWM) circuit can be used, the manufacturing cost of the device can be reduced without making the circuit large.
  • PWM pulse width modulation
  • the configuration is such that a total of 24-bit data of 8 bits for each of RGB is transferred. Therefore, in order to perform display on a field sequential type liquid crystal display device with this configuration, In addition, high-speed data transfer for realizing a high refresh rate is required.
  • HDMI High-Definition Multimedia Interface
  • HDMI High-Definition Multimedia Interface
  • an object of the present invention is to provide a field sequential type liquid crystal display device capable of suppressing an increase in the number of transmission signal lines such as cables while using an interface based on an existing standard.
  • a first aspect of the present invention is a display device that divides one frame period into a plurality of subframe periods and displays an image of a predetermined color for each subframe period,
  • a display panel including a plurality of pixel formation portions arranged in a matrix;
  • a display control circuit that outputs a video signal for controlling the light transmittance of the plurality of pixel forming units for each subframe period based on a digital input signal;
  • the plurality of drive circuits drive the plurality of pixel formation portions corresponding respectively to a plurality of regions obtained by dividing the display panel into a plurality of regions,
  • the display control circuit includes: A signal processing circuit for outputting in parallel a plurality of display gradation data groups respectively corresponding to the plurality of regions based on the digital input signal;
  • a plurality of timing control circuits provided one by one for controlling each of the plurality of driving circuits, each receiving a display
  • the transmission signal line is a predetermined standard cable for transmitting the digital input signal, and connects the timing control circuit and the signal processing circuit by only one.
  • the standard is an HDMI standard.
  • the signal processing circuit transmits the display gradation data group of the same color in parallel to the transmission signal line by the number of transmission lines obtained by subtracting 1 from the predetermined number.
  • the signal processing circuit transmits data of zero or a predetermined value corresponding to one of the display gradation data groups and the display gradation data group of the same color to the transmission signal line in parallel. It is characterized by that.
  • the signal processing circuit has display gradation data having a gradation bit number q (q is a natural number) larger than a gradation bit number p (p is a natural number) of a display gradation data group that can be transmitted in parallel by the transmission signal line.
  • a group of display gradation data groups that includes only p bits that can be transmitted and data that includes all remaining (qp) bits of data. Data corresponding to a display gradation data group is transmitted in parallel to the transmission signal line.
  • the signal processing circuit provides a plurality of display gradation data groups corresponding to one row to be displayed simultaneously in the region to a pixel forming portion at a position separated by half the length along the row.
  • the transmission signal lines are transmitted so that power pixel gradation data is in an arrangement order in which the pixel gradation data is continuously transmitted.
  • one frame period is divided into a plurality of subframe periods, and an image of a predetermined color is displayed on a display panel including a plurality of pixel formation portions arranged in a matrix for each subframe period.
  • Display method Based on a digital input signal, a display control step for outputting a video signal for controlling light transmittance of the plurality of pixel forming units for each subframe period; A plurality of driving steps for driving the plurality of pixel forming units based on the video signal, In the plurality of driving steps, the plurality of pixel forming portions respectively corresponding to a plurality of regions obtained by dividing the display panel into a plurality of regions are driven in parallel.
  • a signal processing step for outputting in parallel a plurality of display gradation data groups respectively corresponding to the plurality of regions based on the digital input signal;
  • a plurality of timing control steps provided one by one for controlling each of the plurality of driving steps, wherein a plurality of display gradation data groups corresponding to the region are received from the signal processing step via a predetermined transmission signal line.
  • the timing control step The transmission signal line is a signal line capable of transmitting the display gradation data group in parallel through a predetermined number of transmission paths of 3 or more, and transmitting the display gradation data group of the same color to the predetermined number or less. It is characterized by transmitting in parallel on the road.
  • the transmission signal line is a signal line capable of transmitting display gradation data in parallel through a predetermined number of transmission lines (typically, three separate RGB). Since display tone data groups of the same color are transmitted in parallel through a predetermined number or less of transmission lines, an increase in the number of transmission signal lines such as cables can be suppressed.
  • the transmission signal line is a predetermined standard cable, and the timing control circuit and the signal processing circuit are connected by only one. Manufacturing costs can be reduced by reducing the number of interface circuits. Further, since the connection work between the substrates is simplified, the number of assembling steps can be reduced, and work errors can be reduced.
  • the cable cost can be reduced and stable signal transmission can be realized.
  • the signal processing circuit transmits the display tone data group of the same color in parallel to the transmission signal line with a small number of transmission lines, so that the arrangement processing such as data rearrangement is performed. It can be simplified.
  • the signal processing circuit can discard the received zero or the predetermined value, the arrangement processing such as data rearrangement can be simplified.
  • a transmission signal line for transmitting a small number of bits for example, 8 bits.
  • a display gradation data group having a large number of bits, for example, 10 bits cannot be transmitted normally, it can be transmitted in parallel.
  • the charging time difference to the pixel capacity generated in the display area can be averaged, high-quality display without luminance unevenness can be realized.
  • FIG. 1 is a block diagram illustrating a configuration of a field sequential type liquid crystal display device according to a first embodiment of the present invention.
  • FIG. In the said embodiment it is a figure which shows the structure of the digital signal transmitted through an HDMI cable.
  • the 2nd Embodiment of this invention it is a figure which shows the structure of the digital signal transmitted through an HDMI cable.
  • it is a figure which shows the structure of the digital signal transmitted through an HDMI cable.
  • the 4th Embodiment of this invention it is a figure which shows the structure of the digital signal transmitted through an HDMI cable.
  • FIG. 1 is a block diagram showing a configuration of a field sequential type liquid crystal display device 10 according to the first embodiment of the present invention.
  • the liquid crystal display device 10 shown in FIG. 1 performs color display by a field sequential color system that divides one frame period into five subframe periods.
  • the liquid crystal display device 10 includes a liquid crystal panel 11, a timing control circuit 12, a backlight control circuit 13, a signal processing circuit 15, first to fourth display timing control circuits 161 to 164, and first to first. 4 includes scanning signal line drive circuits 171 to 174, first to fourth video signal line drive circuits 181 to 184, a backlight unit 20, a switch group 21, and a power supply circuit 22.
  • the first to fourth scanning signal line drive circuits 171 to 174 and the first to fourth video signal line drive circuits 181 to 184 may be collectively referred to simply as a drive circuit below.
  • the signal processing circuit 15, the liquid crystal panel 11, its driving circuit, and the first to fourth display timing control circuits 161 to 164, the timing control circuit 12, the backlight control circuit 13, and the backlight unit 20 The switch group 21 and the power supply circuit 22 are provided on different substrates. However, these are not necessarily provided on different substrates, and some or all of them may be provided on the same substrate, or may be provided on another different substrate.
  • the signal processing circuit 15 and the first to fourth display timing control circuits 161 to 164 are connected by corresponding first to fourth HDMI cables HC1 to HC4.
  • These cables may be known signal lines adopting a known standard other than the HDMI standard and other transmission methods.
  • it is a signal line that can transmit display gradation data for displaying an image having a predetermined number of colors of 3 or more in parallel through the predetermined number of transmission paths, and has the same color display floor. It is preferable that tone data can be transmitted in parallel.
  • one frame period is 1/60 seconds and each subframe period is 1/300 seconds.
  • the length is not particularly limited as long as it is a known display period.
  • the red component (red tone value), green component (green tone value), and blue component (blue tone value) of the input signal input to the liquid crystal display device 10 from the outside are each 8 bits. It is assumed to be data.
  • the number of bits for representing such a gradation value is referred to as a gradation bit number.
  • the number of gradation bits here is 8.
  • the liquid crystal panel 11 includes a plurality (m) of video signal lines S1 to Sm, a plurality (n) of scanning signal lines G1 to Gn, a plurality of video signal lines S1 to Sm and a plurality of video signal lines.
  • a plurality (m ⁇ n) of pixel forming portions 30 provided corresponding to the intersections with the scanning signal lines G1 to Gn are included.
  • m is 1920 and n is 1080.
  • Each pixel forming unit 30 includes a TFT 31 that functions as a switching element, a pixel electrode 32 connected to the TFT 31, and a common electrode 33 that forms a liquid crystal capacitance together with the pixel electrode 32.
  • the gate terminal of the TFT 31 is connected to the scanning signal line Gi (1 ⁇ i ⁇ n), and the source terminal is connected to the video signal line Sj (1 ⁇ j ⁇ m).
  • the input signal DV which is a digital signal, is input to the signal processing circuit 15 from the outside.
  • the signal processing circuit 15 outputs a control signal C2 for controlling the timing control circuit 12.
  • the timing control circuit 12 includes timings for emitting red, green, and blue LEDs (Light Emitting Diodes) 20r, 20g, and 20b included in the backlight unit 20, and the video signal line driving circuit 18 includes red, green, blue,
  • the control signal C2 is generated based on the control signal C1 so that the timings of outputting the yellow and white driving image signals to the video signal lines S1 to Sm coincide with each other.
  • the timing control circuit 12 gives a control signal C2 to the backlight control circuit 13.
  • the signal processing circuit 15 adds the gradation values of yellow (Y) and white (W) based on the input signal DV representing the gradation values of red (R), green (G), and blue (B), and A total of five color gradation value data of the corrected red, green, and blue gradation values is generated.
  • yellow (Y) and white (W) are examples, and any known color may be used.
  • a method for calculating the display gradation value of a certain pixel composed of five display colors (RGBYW) from the input gradation value of a certain pixel composed of three primary colors (RGB) is well known.
  • the three primary colors From a certain gradation value composed of (RGB), gradation values composed of five display colors (RGBYW) are generated based on a predetermined color distribution algorithm.
  • This color allocation algorithm may be any known algorithm.
  • a predetermined amount of an achromatic color component, that is, white (W) is extracted in consideration of the color balance and gamma characteristics of each color over the entire screen, and based on each gradation value (RGB) from which the achromatic color component is removed,
  • the gradation values composed of the remaining four display colors (RGBY) are determined so that the distribution ratio is uniform.
  • Each gradation value determined in this way is temporarily stored in an external memory (not shown) or a built-in memory.
  • the signal processing circuit 15 generates a digital signal suitable for the field sequential method by appropriately arranging (rearranging) the gradation values stored in the memory. That is, in the field sequential method, since only one color is displayed in one subframe period, the gradation value to be transmitted in the subframe period is for displaying only that color. .
  • the contents (data arrangement) of such digital signals will be described later in detail.
  • the first display timing control circuit 161 drives the first scanning signal line drive circuit 171 and the first video signal line drive circuit 181 based on the digital signal transmitted via the first HDMI cable HC1. Specifically, the first display timing control circuit 161 supplies a control signal (eg, a gate clock signal) CS1 to the first scanning signal line driving circuit 171 and supplies the first video signal line driving circuit 181 with the control signal CS1. These are controlled by providing a control signal (for example, a source clock signal) CV1. Note that the first display timing control circuit 161 supplies the first video signal line driving circuit 181 with gradation data in a predetermined arrangement order suitable for the field sequential method received from the signal processing circuit 15 by parallel transmission. It rearranges again in the normal arrangement order (that is, pixel arrangement order) suitable for the above. Such rearrangement can be easily performed by using a known memory or register.
  • the first scanning signal line drive circuit 171 sequentially outputs active scanning signals to the scanning signal lines G1 to Gn / 2 based on the control signal CS1.
  • the first video signal line driving circuit 181 generates a driving image signal based on the control signal CV1 including the video signal, and drives the driving image signal to each of the video signal lines S1 to Sm / 2 at a timing determined by the control signal CV1. Is output.
  • the driving image signals output to the video signal lines S1 to Sm / 2 are given to the pixel capacitors via the TFTs 31 connected to the scanning signal lines G1 to Gn / 2 that are activated in order.
  • a voltage corresponding to the driving image signal is applied to the liquid crystal, and the transmittance of the liquid crystal changes according to the applied voltage, so that an image is displayed on the liquid crystal panel 11. That is, the upper left portion when the liquid crystal panel 11 is divided into four parts vertically and horizontally by the first display timing control circuit 161, the first scanning signal line drive circuit 171, and the first video signal line drive circuit 181. Display in the area.
  • the size of the display area driven by these circuits is the display area of the entire full HD (1920 ⁇ 1080). The above configuration (and the configuration of each embodiment to be described later) matches this.
  • the first and third scanning signal line driving circuits 171 and 173 and the second and fourth scanning signal line driving circuits 172 and 174 simultaneously select different scanning signal lines.
  • the number of scanning signal lines that must be selected in one subframe period by one scanning signal line driving circuit can be reduced to half that of the normal case. Therefore, the drive frequency of the drive circuit can be lowered, and the manufacturing cost can be lowered.
  • the operation of the first display timing control circuit 161 as described above is the same as that of the second display timing control circuit 162.
  • the second display timing control circuit 161 Based on the digital signal transmitted through the second HDMI cable HC2, the second display timing control circuit 161 operates as follows.
  • the scanning signal line driving circuit 172 and the second video signal line driving circuit 182 are driven.
  • the third or fourth scan is performed based on the digital signal transmitted through the third or fourth HDMI cable HC3 or HC4.
  • the signal line driving circuits 173 and 174 and the third or fourth video signal line driving circuits 183 and 184 are driven.
  • the first to fourth display timing control circuits 161 to 164, the first to fourth scanning signal line driving circuits 171 to 174, and the first to fourth video signal line driving circuits 181 are provided.
  • 184 to 184 display in parallel in the corresponding areas when the liquid crystal panel 11 is divided into four parts vertically and horizontally.
  • the first and second scanning signal line driving circuits 171 and 172 simultaneously select the scanning signal lines passing through the corresponding regions simultaneously in order from the top
  • the third and fourth scanning signal line driving circuits 173, In 174, the scanning signal lines passing through the corresponding region are simultaneously selected in order from the top at the same timing.
  • the video signal lines S1 to Sm are cut at the center. Further, the central portion of the scanning signal lines G1 to Gn may be cut in the same manner.
  • the backlight unit 20 includes a two-dimensionally arranged red LED (Light Emitting Diode) 20r, a green LED 20g, and a blue LED 20b.
  • the red LED 20r, the green LED 20g, and the blue LED 20b are each independently connected to the power supply circuit 22 via the switch group 21.
  • the backlight control circuit 13 is a backlight control signal BC for appropriately turning on each switch included in the switch group 21 during the subframe period based on the control signal C2 provided from the timing control circuit 12. And the backlight control signal BC is given to the switch group 21.
  • the switch group 21 applies a power supply voltage by connecting one or more of the red LED 20r, the green LED 20g, and the blue LED 20b to the power supply circuit 22 at an appropriate timing based on the backlight control signal BC.
  • the red LED 20r, the green LED 20g, and the blue LED 20b emit light in accordance with the timing at which the drive image signal is applied to the video signal lines S1 to Sm, and strictly (for the sake of accuracy)
  • one or more of red, green, and blue light is irradiated from the back surface of the liquid crystal panel 11. For example, when red and green light is irradiated, yellow is displayed when mixed, and when red, green, and blue light is irradiated, white is displayed when mixed. Become a color.
  • a yellow LED may be newly provided to display the yellow color, or a white LED may be newly provided to display the white color.
  • a known light source such as red, green, and blue CCFL (Cold Cathode Fluorescent Lamp) may be used instead of the red, green, and blue LEDs 20r, 20g, and 20b.
  • the liquid crystal display device 10 divides one frame period into first to fifth subframe periods, and displays the display color assigned to each subframe period in the order of RWGYB, for example.
  • the order of arrangement of the display colors may be any known order.
  • each pixel forming unit 30 has a gray level indicating red included in the control signals CV1 to CV4 output from the first to fourth display timing control circuits 161 to 164. Driven by the driving image signal generated based on the value, the red LED 20r emits light in the latter half. Similarly, in the first half of the second to fifth subframe periods, each pixel forming unit 30 is driven by the driving image signal generated based on the gradation value indicating the color included in the control signals CV1 to CV4. In the second half, the corresponding color LED 20 emits light.
  • the liquid crystal display device 10 can display a color image.
  • FIG. 2 is a diagram illustrating a configuration of a digital signal transmitted through the HDMI cable.
  • the line with the letter R1 on the left side of the figure shows the R data transmission path in the first HDMI cable HC1, and more specifically, the red gradation value in a general digital video signal. This is a transmission path through which 8-bit data shown is to be transmitted.
  • the letters B1 or G1 indicate the B data transmission path or the G data transmission path in the first HDMI cable HC1.
  • the characters R2, G2, and B2 indicate the transmission path of R data, G data, or B data in the second HDMI cable HC2. The same applies to R3, G3, B3, R4, G4, and B4.
  • these R data transmission paths are realized by a total of three pairs of signal lines (and clock lines) one by one based on the differential signal transmission method.
  • the horizontal direction in the figure corresponds to the time axis, and in the figure, data transmitted within the first subframe period is shown.
  • DR (q, p) (where q is a natural number less than or equal to m and p is a natural number less than or equal to n) is a pixel formation portion P (q, p) selected by the scanning signal line Gp and the video signal line Sq.
  • the driving video signal data indicating the red gradation value given to the is shown. Note that, when displaying red, the red LED 20r is lit as described above.
  • the data to be supplied to the first display timing control circuit 161, that is, the first scanning signal line driving circuit 171 and the first video signal line driving circuit 181 are used for liquid crystal.
  • DR (1, 1) to DR (m / 2, n / 2) used for display in the upper left area of the panel 11 is transmitted by using only one first HDMI cable HC1. Is done.
  • the maximum transmission speed of data that can be transmitted with one HDMI cable is about 10.3 Gbps, but the HDMI cable (for transmitting either EGB)
  • the transmission speed of the baseband signal in a pair of signal lines is about 3.4 Gbps. Note that, based on the HDMI 1.2 standard, the transmission speed is reduced to about half of this.
  • This required transmission rate exceeds the maximum data transmission rate of 3.4 Gbps for a pair of signal lines in the HDMI cable based on the HDMI 1.3 standard, and therefore cannot be transmitted by a general transmission method defined in the HDMI standard.
  • data of one color is transmitted using a transmission path for RGB data in one HDMI cable.
  • cables based on the HDMI 1.2 standard can also be used.
  • the display gradation is 24 bits, the data amount is tripled, but even in this case, the configuration of the present embodiment using only one HDMI cable can be applied. .
  • the signal processing circuit 15 rearranges the gradation data in the data arrangement shown in FIG. 2 suitable for field sequential driving, and the gradation of the corresponding display area. Since the data is transmitted to the first to fourth display timing control circuits 161 to 164, one HDMI cable for the transmission can be provided. As a result, the manufacturing cost can be reduced by reducing the number of cables and interface circuits for connecting the cables. Further, since the connection work between the substrates is simplified, the number of assembling steps can be reduced, and work errors can be reduced. Further, by using a commercially available HDMI cable, the cable cost can be reduced and stable signal transmission can be realized.
  • Second Embodiment> ⁇ 2.1 Configuration of liquid crystal display device>
  • the overall configuration of the field sequential type liquid crystal display device according to the second embodiment of the present invention is the same as that of the first embodiment (see FIG. 1), and one frame period is divided into four subframe periods. Since the same operation is performed except for the division, the description thereof is omitted.
  • the liquid crystal display device in this embodiment is partially different in operation of the signal processing circuit 15 from the first embodiment in that it uses four subframe periods. That is, the signal processing circuit 15 adds only the gradation value of white (W), for example, based on the input signal DV representing each gradation value of red (R), green (G), and blue (B), and further corrects it. A total of four types of tone values of the red, green, and blue tone values are generated.
  • the method for calculating the display gradation value of a certain pixel composed of four display colors (RGBW) from the input gradation value of a certain pixel composed of three primary colors (RGB) is the same as in the first embodiment. The description is omitted because it is well known.
  • the liquid crystal display device 10 in this embodiment divides one frame period into first to fourth subframe periods, and displays the display colors assigned to the subframe periods in the order of RGBW.
  • This order may be any known order.
  • one subframe period is 1/240 seconds and the refresh rate is 240 Hz, the data transmission speed can be reduced as compared with the case of driving at the refresh rate of 300 Hz of the first embodiment. it can.
  • the R data transmission path and the G data transmission path in the first HDMI cable HC1 are used, and the B data transmission path is zero. Do not use this by inserting.
  • a configuration of a digital signal transmitted through the HDMI cable in the present embodiment will be described with reference to FIG.
  • FIG. 3 is a diagram illustrating a configuration of a digital signal transmitted through the HDMI cable.
  • the lines with the characters R1, G1, and B1 on the left side of the figure indicate the transmission paths for R data, G data, and B data in the first HDMI cable HC1, respectively.
  • Other notation methods are also the same as those in FIG. 2, and thus the description thereof is omitted here.
  • the R data transmission path in the first HDMI cable HC1 (in the row with R1 in the figure) and the line with G1 in the figure (in the row with G1 in the figure).
  • the driving video signal data indicating the red gradation value is transmitted only to the G data transmission path, and zero (not shown) to the B data transmission path (the line labeled B1 in the figure). Value is being transmitted. This corresponds to the fact that only red is displayed in the first subframe period, as in the case of the first embodiment.
  • the data to be supplied to the first display timing control circuit 161, that is, the first scanning signal line driving circuit 171 and the first video signal line driving circuit 181 are used for liquid crystal.
  • DR (1, 1) to DR (m / 2, n / 2) used for display in the upper left area of the panel 11 is transmitted by using only one first HDMI cable HC1. Is done.
  • the first display timing control circuit 161 rearranges the received data again, but discards the received zero data.
  • the above is the same for the data given from the signal processing circuit 15 to the second to fourth display timing control circuits 162 to 164, and one to each of the second to fourth HDMI cables HC2 to HC4.
  • the above data is transmitted by using only.
  • the data arrangement processing in the signal processing circuit 15 is simpler than in the case of transmitting three. can do. Therefore, it is not always necessary to transmit zero data in the remaining transmission path, and a configuration in which some predetermined fixed value is transmitted may be used. Also, the line through which data such as zero is transmitted may not be the B data transmission line, but may be exchanged with another data transmission line.
  • the display gradation is 24 bits
  • the amount of data to be transmitted is three times the above, but even in this case, only one HDMI cable based on the HDMI 1.3 standard is used.
  • the configuration of the present embodiment can be applied.
  • the liquid crystal display device 10 in the present embodiment has been described as having a frame rate of 60 Hz, as in the first embodiment, but may be 72 Hz in order to improve display quality. Even in this case, since the refresh rate is 288 Hz, the data transmission speed can be reduced as compared with the driving when the refresh rate is 300 Hz in the first embodiment.
  • the signal processing circuit 15 rearranges the gradation data in the data arrangement shown in FIG. 3 suitable for field sequential driving, and the gradation of the corresponding display area. Since the data is transmitted to the first to fourth display timing control circuits 161 to 164, respectively, as in the case of the first embodiment, one HDMI cable for the transmission can be provided. . This can reduce the manufacturing cost, reduce the number of assembly steps, and realize stable signal transmission. Further, since the data arrangement processing in the signal processing circuit 15 can be simplified, the manufacturing cost can be reduced by reducing the necessary processing capability of the signal processing circuit 15.
  • FIG. 4 is a block diagram showing a configuration of a main part of a field sequential type liquid crystal display device 10 according to the third embodiment of the present invention. Similar to the liquid crystal display device 10 shown in FIG. 1, the liquid crystal display device 10 according to the present embodiment performs display by dividing one frame period into five subframe periods, but performs first to fourth scanning signal line driving. Instead of the circuits 171 to 174, a left scanning signal line driving circuit 17L and a right scanning signal line driving circuit 17R are provided. Further, the first to fourth video signal line driving circuits 181 to 184 are arranged in order only on the upper side as shown in FIG. Therefore, the display area in the liquid crystal panel 11 is divided into four in parallel in the vertical direction.
  • the left scanning signal line driving circuit 17L and the first video signal line driving circuit 181 are used to form the display area of the liquid crystal panel 11. Display is performed in the leftmost display area.
  • the left scanning signal line driving circuit 17L and the right scanning signal line driving circuit 17R, and the first to fourth video signal line driving circuits 181 to 184 may be simply referred to as a driving circuit hereinafter.
  • the configuration of the drive circuit and the corresponding display area in the liquid crystal panel 11 are different from those in the first embodiment, but the gradation value used in the present embodiment is 8 as well. The difference is that it is 10 bits instead of bits.
  • each gradation value of RGB is basically defined by 8 bits, and therefore, the digital signal transmitted through the HDMI cable uses an 8-bit transmission path. It has a characteristic configuration. Therefore, the configuration of a digital signal supplied from the signal processing circuit 15 to the first display timing control circuit 161 via the first HDMI cable HC1 will be described with reference to FIG.
  • FIG. 5 is a diagram illustrating a configuration of a digital signal transmitted through the HDMI cable.
  • the lines with the characters R1, G1, and B1 on the left side of the figure indicate the transmission paths for R data, G data, and B data in the first HDMI cable HC1, respectively. .
  • DR '(q, p) shown in this figure indicates the data of the lower 8 bits of the 10-bit gradation value corresponding to DR (q, p).
  • Dr (q, p) is the upper 2 bits of the 10-bit gradation value corresponding to DR (q-1, p) and the gradation corresponding to DR (q, p).
  • the upper 2 bits of the value 10 bits are shown.
  • Other notation methods are the same as those in FIG. 2, and thus the description thereof is omitted here.
  • the R data transmission path in the first HDMI cable HC1 (indicated by R1 in the figure), and (in the line indicated by G1 in the figure).
  • the G video data transmission path transmits drive video signal data indicating a red gradation value, and this gradation value is the lower 8 bits of the 10 bits. This is because the HDMI cable is designed to transmit 8-bit gradation data on a pair of signal lines. Therefore, in order to transmit the remaining 2-bit gradation value, the transmission path of B data in the first HDMI cable HC1 (which is a row marked with B1 in the figure) is used.
  • the upper 2 bits of the 10-bit gradation value corresponding to DR (q-1, p) and the higher-order 10 bits of the gradation value corresponding to DR (q, p) 4-bit data Dr (q, p) is transmitted in combination of 2 bits.
  • the lower 8-bit data of a certain display gradation data is paralleled by two pixels.
  • the remaining transmission path has a characteristic configuration in which the upper 2 bits of the display gradation data is transmitted as a total of 4 bits of data for two pixels.
  • the 4-bit data Dr (q, p) is transmitted on the data transmission path for B data, but it may be replaced with another data transmission path.
  • the data to be given to the first display timing control circuit 161, that is, the left scanning signal line driving circuit 17L and the first video signal line driving circuit 181 are used for the liquid crystal panel.
  • 11 (DR (1,1) to DR (m / 4, n)) which is data used for display in the left end area, can be transmitted by using only one first HDMI cable HC1. it can.
  • the first display timing control circuit 161 rearranges the received data again, but extracts the upper 2 bits from the 4-bit data Dr (q, p) of the received data at this time, and responds accordingly. By combining with the lower 8 bits, 10-bit gradation data is restored.
  • the above is the same for the data given from the signal processing circuit 15 to the second to fourth display timing control circuits 162 to 164, and one to each of the second to fourth HDMI cables HC2 to HC4.
  • the above data can be transmitted by using only.
  • cables based on the HDMI 1.2 standard can also be used.
  • the signal processing circuit 15 has the gradation data (in the lower 8 bits and the upper 2 bits) in the data arrangement shown in FIG. 5 suitable for field sequential driving. Since the gradation data of the corresponding display area is transmitted to the first to fourth display timing control circuits 161 to 164, respectively, as in the case of the first embodiment, One HDMI cable can be provided for each. This can reduce the manufacturing cost, reduce the number of assembly steps, and realize stable signal transmission. In addition, since 10-bit gradation display gradation data can be transmitted by an HDMI cable using a transmission path for 8-bit gradation, the HDMI interface can be a general circuit, and the manufacturing cost can be reduced. Can do.
  • the gradation value used is 10 bits
  • the digital signal in this embodiment has a characteristic configuration because it uses an 8-bit transmission path. The same is true. Since the arrangement of display gradation data is different from that of the third embodiment, the configuration of a digital signal supplied to the first display timing control circuit 161 will be described with reference to FIG.
  • FIG. 6 is a diagram illustrating a configuration of a digital signal transmitted through the HDMI cable.
  • the lines with the letters R1, G1, and B1 on the left side of the figure indicate the transmission paths for R data, G data, and B data in the first HDMI cable HC1, respectively.
  • Other notation methods are also the same as those in FIG. 5, and thus the description thereof is omitted here.
  • the gradation data transmitted first in each transmission path of R data, G data, and B data in the first HDMI cable HC1 is completely the same as that shown in FIG. Are identical.
  • the gradation data to be transmitted next is not the gradation data to be given to the next adjacent pixel forming part, but should be given to the pixel forming part at a position separated by m / 8 in the right direction. It is gradation data.
  • the data to be given to the first display timing control circuit 161, that is, the left scanning signal line driving circuit 17L and the first video signal line driving circuit 181 are used for the left end portion of the liquid crystal panel 11.
  • DR (1, 1) to DR (m / 4, n) which are data used for display in the display area, are not transmitted in sequence as shown in FIG.
  • Gradation to be given to the pixel forming portion located near the center as gradation data to be transmitted secondly so as to be separated by m / 8, which is half the length in the direction along the line (lateral direction) Data is arranged, and such an arrangement is repeated alternately.
  • the luminance difference due to the difference in charging time to the pixel capacity typically in the left end portion and the right end portion of the display area does not stand out, and the display quality is improved. That is, in this embodiment, since charging to the pixel capacitance is started at the left end side and the central portion of the display area, the charging time difference to the pixel capacity generated in the display area is surface-averaged, resulting in luminance unevenness. No display can be realized.
  • the liquid crystal display device has been described as an example.
  • the liquid crystal is not necessarily used, and a known shutter element that replaces the liquid crystal is used. There may be.
  • the gradation in one subframe period has a response characteristic that affects the gradation in the next subframe period. is there.
  • the configuration using two or four scanning signal line driving circuits and four video signal line driving circuits has been described as an example, but the number of these is not particularly limited.
  • the number of video signal line driving circuits may be two, or three or five or more.
  • the wiring relationship with the video signal line driving circuit becomes complicated, so two on one side or two on both sides.
  • a configuration in which each is arranged is preferable.
  • the present invention is applied to a color display device, and is particularly suitable for a display device such as a liquid crystal display device that performs color display by a field sequential method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

 既存の規格に基づくインタフェースを使用しながら、ケーブルなどの伝送信号線数の増加を抑制するため、本フィールドシーケンシャル方式の液晶表示装置10では、信号処理回路15において、フィールドシーケンシャル駆動に適したデータ配置に階調データを並べ替え、第1のHDMIケーブルHC1内におけるGデータおよびBデータの伝送路に、赤色の階調値を示す駆動用映像信号データが伝送される。このようにRGBをパラレルに伝送可能なHDMIケーブルにおいて、同一色の表示階調データを3つ(三画素分)パラレルに伝送するので、伝送のためのHDMIケーブルがそれぞれ1本となる。

Description

表示装置
 本発明は、表示装置に関し、より詳しくは、フィールドシーケンシャル方式でカラー表示を行なう液晶表示装置などの表示装置に関する。
 近年、カラーフィルタを用いずにカラー表示を行うフィールドシーケンシャル方式の液晶表示装置が注目されている。このフィールドシーケンシャル方式では、1画面の表示期間(1フレーム期間)を3つのサブフレーム期間に分割するのが一般的である。すなわち第1のサブフレーム期間には入力信号の赤色成分に応じた赤色の画像を表示し、第2のサブフレーム期間には緑色成分に応じた緑色の画像を表示し、第3のサブフレーム期間には青色成分に応じた青色の画像を表示することにより、液晶パネルにカラー画像を表示する。
 通常、1フレーム期間は1/60秒なので、上記3つのサブフレーム期間は1/180秒となる。したがって、液晶パネルに表示される画面全体の書き換え速度を表すリフレッシュレートは、180Hzとなる。
 また、フィールドシーケンシャル方式の液晶表示装置には、1フレーム期間を4つまたは5つのサブフレーム期間に分割するものがある。このサブフレーム期間には、赤色、緑色、および青色の他、黄色(Y)、白色(W)、シアン(C)、マゼンタ(M)の少なくとも1つがそれぞれ割り当てられることが多い。このサブフレーム期間が4つの場合の上記リフレッシュレートは、240Hzとなり、5つの場合のリフレッシュレートは、300Hzとなる。
 例えば日本特開2001-331142号公報には、時分割行動を行う際、階調データのビット毎にパルス幅変調信号に変換して表示素子をビット毎の時分割で駆動する画像表示装置の構成が記載されている。この構成によれば、既存のパルス幅変調(PWM)回路を使用することができるため、回路を大規模にすることなく、装置の製造コストを削減することができる。
日本特開2001-331142号公報
 ここで、上記日本特開2001-331142号公報では、RGB各8ビットの合計24ビットデータを転送する構成であるため、この構成でフィールドシーケンシャル方式の液晶表示装置における表示を行うためには、非常に高いリフレッシュレートを実現するための高速なデータ転送が必要となる。
 さらに、フィールドシーケンシャル方式の液晶表示装置では、RGBの3色を連続的に表示する場合、眼球の運動や視神経などの特性により、いわゆる色割れが生じることが知られている。この色割れ対策として、フィールドシーケンシャル方式の液晶表示装置では、白色や黄色など複数の色を表示色に加え、上記RGBが連続的に表示されないようにすることが多い。しかし、このように表示色を増やせば、非常に高いリフレッシュレートがさらに高くなってしまう。具体的には、表示色を4色または5色に増やすことにより、その場合のリフレッシュレートは、一般的な表示装置のリフレッシュレートである60Hzの4倍または5倍である240Hzまたは300Hzとなってしまう。
 このような非常に高いリフレッシュレートを実現するための高速なデータ転送を行うには、特殊なインタフェースを使用するほかないが、それでは装置の製造コストが非常に高くなる。また、周知の規格に基づくインタフェース、例えばHDMI(High-Definition Multimedia Interface)(なおHDMIは登録商標)を使用する場合には、接続ケーブルを数多く設ける必要がある。しかし、その場合でも装置の製造コストは上昇することになり、また多数のケーブルを接続しなければならなくなるため、装置の小型化が難しく、組み立ての手間も掛かる。
 そこで、本発明は、既存の規格に基づくインタフェースを使用しながら、ケーブルなどの伝送信号線数の増加を抑制することができるフィールドシーケンシャル方式の液晶表示装置を提供することを目的とする。
 本発明の第1の局面は、1フレーム期間を複数のサブフレーム期間に分割し、サブフレーム期間毎に所定の色の画像を表示する表示装置であって、
 マトリクス状に配置された複数の画素形成部を含む表示パネルと、
 デジタル入力信号に基づいて、前記サブフレーム期間毎に前記複数の画素形成部の光の透過率を制御する映像信号を出力する表示制御回路と、
 前記映像信号に基づいて前記複数の画素形成部を駆動する複数の駆動回路とを備え、
 前記複数の駆動回路は、前記表示パネルを複数に分割した複数の領域にそれぞれ対応する前記複数の画素形成部を並列に駆動し、
 前記表示制御回路は、
  前記デジタル入力信号に基づき、前記複数の領域にそれぞれ対応する複数の表示階調データ群を並列出力する信号処理回路と、
  前記複数の駆動回路それぞれを制御するために一つずつ設けられる複数のタイミング制御回路であって、前記信号処理回路から対応する領域の表示階調データ群を所定の伝送信号線を介して受け取る複数のタイミング制御回路とを含み、
 前記伝送信号線は、前記表示階調データ群を3以上の所定数の伝送路でパラレルに伝送可能な信号線であって、同一色の表示階調データ群を前記所定数以下の数の伝送路でパラレルに伝送することを特徴とする。
 本発明の第2の局面は、本発明の第1の局面において、
 前記伝送信号線は、前記デジタル入力信号を伝送するための所定の規格用ケーブルであって、前記タイミング制御回路と前記信号処理回路とを1つのみで接続することを特徴とする。
 本発明の第3の局面は、本発明の第2の局面において、
 前記規格は、HDMI規格であることを特徴とする。
 本発明の第4の局面は、本発明の第1の局面において、
 前記信号処理回路は、前記所定数から1を差し引いた数の伝送線路で、同一色の表示階調データ群を前記伝送信号線にパラレルに伝送させることを特徴とする。
 本発明の第5の局面は、本発明の第4の局面において、
 前記信号処理回路は、前記表示階調データ群の1つに相当するゼロまたは予め定められた値のデータと、前記同一色の表示階調データ群とを、前記伝送信号線にパラレルに伝送させることを特徴とする。
 本発明の第6の局面は、本発明の第1の局面において、
 前記信号処理回路は、前記伝送信号線によってパラレルに伝送可能な表示階調データ群の階調ビット数p(pは自然数)よりも大きい階調ビット数q(qは自然数)の表示階調データ群を生成し、生成される表示階調データ群のうちの伝送可能なpビットのみを含む表示階調データ群の一部と、残る(q-p)ビットのデータを全て含むデータであって表示階調データ群に相当するデータとを、前記伝送信号線にパラレルに伝送させることを特徴とする。
 本発明の第7の局面は、本発明の第1の局面において、
 前記信号処理回路は、前記領域内で同時に表示されるべき一行分に相当する複数の表示階調データ群を、前記行に沿ってその半分の長さだけ離れた位置の画素形成部に与えられるべき画素階調データが連続して伝送される配置順となるよう、前記伝送信号線に伝送させることを特徴とする。
 本発明の第8の局面は、1フレーム期間を複数のサブフレーム期間に分割し、サブフレーム期間毎に所定の色の画像をマトリクス状に配置された複数の画素形成部を含む表示パネルに表示する表示方法であって、
 デジタル入力信号に基づいて、前記サブフレーム期間毎に前記複数の画素形成部の光の透過率を制御する映像信号を出力する表示制御ステップと、
 前記映像信号に基づいて前記複数の画素形成部を駆動する複数の駆動ステップとを備え、
 前記複数の駆動ステップでは、前記表示パネルを複数に分割した複数の領域にそれぞれ対応する前記複数の画素形成部を並列に駆動し、
 前記表示制御ステップでは、
  前記デジタル入力信号に基づき、前記複数の領域にそれぞれ対応する複数の表示階調データ群を並列出力する信号処理ステップと、
  前記複数の駆動ステップそれぞれを制御するために一つずつ設けられる複数のタイミング制御ステップであって、前記信号処理ステップから対応する領域の表示階調データ群を所定の伝送信号線を介して受け取る複数のタイミング制御ステップとを含み、
 前記伝送信号線は、前記表示階調データ群を3以上の所定数の伝送路でパラレルに伝送可能な信号線であって、同一色の表示階調データ群を前記所定数以下の数の伝送路でパラレルに伝送することを特徴とする。
 上記本発明の第1の局面によれば、伝送信号線は、表示階調データを所定数(典型的にはRGBは別々の3つ)の伝送路でパラレルに伝送可能な信号線であって、同一色の表示階調データ群を所定数以下の数の伝送路でパラレルに伝送するので、ケーブルなどの伝送信号線数の増加を抑制することができる。
 上記本発明の第2の局面によれば、伝送信号線が所定の規格用ケーブルであって、タイミング制御回路と信号処理回路とを1つのみで接続するので、ケーブルやケーブルを接続するためのインタフェース回路を少なくすることにより製造コストを低減することができる。また、基板間の接続作業が簡単になるため、組み立て工数を少なくすることができ、また作業ミスを低減することができる。
 上記本発明の第3の局面によれば、市販のHDMIケーブルを使用することにより、ケーブルのコストを下げ、安定した信号伝送を実現できる。
 上記本発明の第4の局面によれば、信号処理回路は、少ない伝送線路で、同一色の表示階調データ群を伝送信号線にパラレルに伝送させるので、データの並べ替えなどの配置処理を簡易なものにすることができる。
 上記本発明の第5の局面によれば、信号処理回路は、受け取ったゼロまたは所定値を破棄することができるので、データの並べ替えなどの配置処理を簡易なものにすることができる。
 上記本発明の第6の局面によれば、少ないビット数、例えば8ビット伝送用の伝送信号線を使用して。大きいビット数、例えば10ビットの表示階調データ群を通常では伝送できないにも関わらず、パラレルに伝送させることができる。
 上記本発明の第7の局面によれば、表示領域内で生じる画素容量への充電時間差を平均化することができるので、輝度ムラのない高品位な表示を実現することができる。
 上記本発明の第8の局面によれば、上記本発明の第1の局面における効果と同様の効果を奏することができる。
本発明の第1の実施形態に係るフィールドシーケンシャル方式の液晶表示装置の構成を示すブロック図である。 上記実施形態において、HDMIケーブルを伝送されるデジタル信号の構成を示す図である。 本発明の第2の実施形態において、HDMIケーブルを伝送されるデジタル信号の構成を示す図である。 本発明の第3の実施形態に係るフィールドシーケンシャル方式の液晶表示装置の構成の要部を示すブロック図である。 上記実施形態において、HDMIケーブルを伝送されるデジタル信号の構成を示す図である。 本発明の第4の実施形態において、HDMIケーブルを伝送されるデジタル信号の構成を示す図である。
<1.第1の実施形態>
<1.1 液晶表示装置の構成>
 図1は、本発明の第1の実施形態に係るフィールドシーケンシャル方式の液晶表示装置10の構成を示すブロック図である。図1に示す液晶表示装置10は、1フレーム期間を5つのサブフレーム期間に分割するフィールドシーケンシャルカラー方式によってカラー表示を行う。液晶表示装置10は、液晶パネル11と、タイミング制御回路12と、バックライト制御回路13と、信号処理回路15と、第1から第4までの表示タイミング制御回路161~164と、第1から第4までの走査信号線駆動回路171~174と、第1から第4までの映像信号線駆動回路181~184と、バックライトユニット20と、スイッチ群21と、電源回路22とを備えている。なお、第1から第4までの走査信号線駆動回路171~174と、第1から第4までの映像信号線駆動回路181~184とを合わせて、以下では単に駆動回路と呼ぶこともある。
 またここでは、信号処理回路15と、液晶パネル11、その駆動回路、および第1から第4までの表示タイミング制御回路161~164と、タイミング制御回路12、バックライト制御回路13、バックライトユニット20、およびスイッチ群21と、電源回路22とは別の基板に設けられているものとする。ただし、これらは必ずしも別の基板に設けられる必要はなく、その一部または全部が同一の基板に設けられていてもよいし、さらに異なる別の基板に設けられていてもよい。
 もっとも、本実施形態では、信号処理回路15と、第1から第4までの表示タイミング制御回路161~164とは、対応する第1から第4までのHDMIケーブルHC1~HC4によって接続されており、この点が特徴となっている。なお、これらのケーブルは、HDMI規格以外の周知の規格やその他の伝送方式を採用した周知の信号線であってもよい。ただし、後述するように、3以上の所定数の色を有する画像を表示するための表示階調データを当該所定数の伝送路でパラレルに伝送可能な信号線であって、同一色の表示階調データをパラレルに伝送することができるものであることが好ましい。
 以下の説明では、1フレーム期間を1/60秒とし、各サブフレーム期間をそれぞれ1/300秒とするが、周知の表示期間であればその長さは特に限定されない。また、外部から液晶表示装置10に入力される入力信号の赤色成分(赤色の階調値)、緑色成分(緑色の階調値)、および青色成分(青色の階調値)はそれぞれ8ビットのデータであるものとする。このような階調値を表すためのビット数を以下では階調ビット数と呼ぶ。ここでの階調ビット数は8である。
 液晶パネル11には、複数本(m本)の映像信号線S1~Smと、複数本(n本)の走査信号線G1~Gnと、それら複数本の映像信号線S1~Smと複数本の走査信号線G1~Gnとの交差点にそれぞれ対応して設けられた複数個(m×n個)の画素形成部30が含まれている。なお、ここではフルHD表示が行われるものとする。したがって、mは1920であり、nは1080である。
 各画素形成部30には、スイッチング素子として機能するTFT31と、TFT31に接続された画素電極32と、画素電極32とともに液晶容量を形成する共通電極33が含まれている。TFT31のゲート端子は走査信号線Gi(1≦i≦n)に接続され、ソース端子は映像信号線Sj(1≦j≦m)に接続されている。
 外部から、デジタル信号である入力信号DVが信号処理回路15に入力される。信号処理回路15は、タイミング制御回路12を制御するための制御信号C2を出力する。タイミング制御回路12は、バックライトユニット20に含まれる赤色、緑色、および青色LED(Light Emitting Diode)20r、20g、20bを発光させるタイミングと、映像信号線駆動回路18が、赤色、緑色、青色、黄色、および白色の駆動用画像信号を映像信号線S1~Smに出力するタイミングとが一致するように、制御信号C1に基づいて制御信号C2を生成する。タイミング制御回路12は、制御信号C2をバックライト制御回路13に与える。
 信号処理回路15は、赤色(R)、緑色(G)、および青色(B)の各階調値を表す入力信号DVに基づき、黄色(Y)および白色(W)の各階調値を加え、さらに補正された赤色、緑色、および青色の各階調値の合計5種類の色の階調値データを生成する。なお、ここでの黄色(Y)および白色(W)は例示であって、周知のどのような色であってもよい。このように3つの原色(RGB)からなる或る画素の入力階調値から、5つの表示色(RGBYW)からなる或る画素の表示階調値を算出する方法は周知であり、例えば、三原色(RGB)からなる或る階調値から、所定の色配分アルゴリズムに基づき5つの表示色(RGBYW)からなる階調値を生成する。この色配分アルゴリズムは、周知のどのようなアルゴリズムであってもよい。例えば画面全体に渡って各色の色バランスやガンマ特性などを考慮して無彩色成分すなわち白色(W)を所定量だけ抽出し、当該無彩色成分が除去された各階調値(RGB)に基づき、均等な配分割合となるように残りの4つの表示色(RGBY)からなる階調値を決定する。このようにして決定された各階調値は、図示されない外部メモリまたは内蔵されるメモリに一時的に保存される。
 次に、信号処理回路15は、メモリに保存された階調値を適宜に配置する(並べ替える)ことにより、フィールドシーケンシャル方式に適したデジタル信号を生成する。すなわち、フィールドシーケンシャル方式では、1つのサブフレーム期間に表示される色が一つだけであるため、当該サブフレーム期間に伝送されるべき階調値は、当該色のみを表示するためのものとなる。このようなデジタル信号の内容(データの配置)については詳しく後述する。
 第1の表示タイミング制御回路161は、第1のHDMIケーブルHC1を介して伝送されるデジタル信号に基づき、第1の走査信号線駆動回路171および第1の映像信号線駆動回路181を駆動する。具体的には、第1の表示タイミング制御回路161は、第1の走査信号線駆動回路171に対して制御信号(例えばゲートクロック信号など)CS1を与え、第1の映像信号線駆動回路181に対して制御信号(例えばソースクロック信号など)CV1を与えることにより、これらを制御する。なお、第1の表示タイミング制御回路161は、信号処理回路15からパラレル伝送により受け取ったフィールドシーケンシャル方式に適した所定の配置順の階調データを、第1の映像信号線駆動回路181に与えるのに適した通常の配置順(すなわち画素の配置順)に再度並べ替える。このような並べ替えは、周知のメモリやレジスタなどを使用することにより容易に行うことができる。
 第1の走査信号線駆動回路171は、制御信号CS1に基づいて各走査信号線G1~Gn/2に、アクティブな走査信号を順に出力する。第1の映像信号線駆動回路181は、映像信号を含む制御信号CV1に基づいて駆動用画像信号を生成し、制御信号CV1によって決まるタイミングで各映像信号線S1~Sm/2に駆動用画像信号を出力する。映像信号線S1~Sm/2に出力された駆動用画像信号は、順にアクティブにされる走査信号線G1~Gn/2に接続されたTFT31を介して画素容量に与えられる。これにより、駆動用画像信号に応じた電圧が液晶に印加され、液晶の透過率が印加された電圧に応じて変化するので、画像が液晶パネル11に表示される。すなわち、第1の表示タイミング制御回路161と、第1の走査信号線駆動回路171と、第1の映像信号線駆動回路181とによって、液晶パネル11を上下左右に4分割したときの左上部分の領域における表示を行う。なお、走査信号線駆動回路および映像信号線駆動回路の動作速度や製造コスト等を勘案すれば、これらの回路で駆動される表示領域の大きさは、フルHD(1920×1080)全体の表示領域の1/4程度が好ましく、上記構成(および後述する各実施形態の構成)はこれに合致している。
 もっとも、本実施形態では、第1および第3の走査信号線駆動回路171、173と、第2および第4の走査信号線駆動回路172、174とが同時に異なる走査信号線を選択するため、1つの走査信号線駆動回路によって1サブフレーム期間に選択しなければならない走査信号線の数を通常の場合の半分にすることができる。したがって、駆動回路の駆動周波数を下げることができ、その製造コストを下げることができる。
 以上のような第1の表示タイミング制御回路161の動作は、第2の表示タイミング制御回路162についても同様であり、第2のHDMIケーブルHC2を介して伝送されるデジタル信号に基づき、第2の走査信号線駆動回路172および第2の映像信号線駆動回路182を駆動する。さらに、第3または第4の表示タイミング制御回路163、1641についても同様であり、第3または第4のHDMIケーブルHC3、HC4を介して伝送されるデジタル信号に基づき、第3または第4の走査信号線駆動回路173、174および第3または第4の映像信号線駆動回路183、184を駆動する。
 このように、第1から第4までの表示タイミング制御回路161~164と、第1から第4までの走査信号線駆動回路171~174と、第1から第4までの映像信号線駆動回路181~184とは、それぞれ液晶パネル11を上下左右に4分割したときの対応する領域における表示を並行して行う。すなわち、第1および第2の走査信号線駆動回路171、172は、対応する領域を通る走査信号線を上から順に同時に同じく選択していき、第3および第4の走査信号線駆動回路173、174も、これと同期したタイミングで、対応する領域を通る走査信号線を上から順に同時に同じく選択していく。なお、このような表示を実現するため、映像信号線S1~Smは中央で切断されている。またさらに走査信号線G1~Gnの中央部も同様に切断されていてもよい。
 バックライトユニット20は、2次元状に配置された赤色LED(Light Emitting Diode)20r、緑色LED20g、および青色LED20bを含む。赤色LED20r、緑色LED20g、および青色LED20bは、スイッチ群21を介して電源回路22にそれぞれ独立して接続されている。バックライト制御回路13は、タイミング制御回路12から与えられる制御信号C2に基づいてサブフレーム期間にスイッチ群21に含まれる各スイッチを適宜にオンする(導通状態にする)ためのバックライト制御信号BCを生成し、バックライト制御信号BCをスイッチ群21に与える。
 スイッチ群21は、バックライト制御信号BCに基づいて、赤色LED20r、緑色LED20g、および青色LED20bの1つ以上を、電源回路22に対して適宜のタイミングで接続することにより電源電圧を与える。これにより、赤色LED20r、緑色LED20g、および青色LED20bの1つ以上は、駆動用画像信号が映像信号線S1~Smに印加されるタイミングに合わせて発光し、所定のサブフレーム期間中(厳密にはその後半の期間中)、液晶パネル11の背面から赤色、緑色、および青色の光の1つ以上を照射する。例えば、赤色および緑色の光が照射される場合には、混色されることにより黄色が表示色となり、赤色、緑色、および青色の光が照射される場合には、混色されることにより白色が表示色となる。
 なお、上記黄色を表示するために新たに黄色LEDが設けられてもよいし、上記白色を表示するために新たに白色LEDが設けられてもよい。また、バックライトユニット20に含まれる光源として、赤色、緑色および青色LED20r、20g、20bの代わりに、赤色、緑色および青色のCCFL(Cold Cathode Fluorescent Lamp)など周知の光源を使用してもよい。
 本実施形態における液晶表示装置10は、1フレーム期間を第1から第5までのサブフレーム期間に分割し、各サブフレーム期間に割り当てられる表示色を例えばRWGYBといった順番で表示する。本発明では、この表示色の配置順は周知のどのような順番であってもよい。
 例えば、第1のサブフレーム期間の前半において、各画素形成部30は、第1から第4までの表示タイミング制御回路161~164から出力される制御信号CV1~CV4に含まれる赤色を示す階調値に基づいて生成される駆動用画像信号によって駆動され、その後半において赤色LED20rが発光する。同様にして、第2~第5のサブフレーム期間の前半において、各画素形成部30は、制御信号CV1~CV4に含まれる色を示す階調値に基づいて生成される駆動用画像信号によって駆動され、その後半において対応する色のLED20が発光する。
 以上のように、液晶パネル11の画面は、階調値に応じた明るさで所定の色の画素が表示されるという動作が短い時間で次々と行われるため、時間残像を利用することにより、液晶表示装置10はカラー画像を表示することができる。
 次に、本実施形態の特徴的な構成である、信号処理回路15から第1のHDMIケーブルHC1を介して第1の表示タイミング制御回路161に与えられるデジタル信号の構成について、図2を参照して説明する。
<1.2 HDMIケーブルを伝送されるデジタル信号の構成>
 図2は、HDMIケーブルを伝送されるデジタル信号の構成を示す図である。図の左側にR1の文字が付された行は、第1のHDMIケーブルHC1内におけるRデータの伝送路を示しており、具体的には、一般的なデジタルビデオ信号における赤色の階調値を示す8ビットデータが伝送されるべき伝送路である。B1またはG1の文字も同様に第1のHDMIケーブルHC1内におけるBデータの伝送路またはGデータの伝送路を示している。また、R2、G2、B2の文字も同様に第2のHDMIケーブルHC2内におけるRデータ、Gデータ、またはBデータの伝送路を示している。さらにR3、G3、B3、R4、G4、B4も同様である。
 なお、HDMIケーブルにおいて、これらのRデータ等の伝送路は、差動信号伝送方式に基づく1対ずつ合計3対の信号線(およびクロック線)により実現されている。また、図の横方向は時間軸に相当し、図中には、第1のサブフレーム期間内に伝送されるデータが示されている。
 また、DR(q,p)(ただしqはm以下の自然数であり、pはn以下の自然数)は、走査信号線Gpおよび映像信号線Sqによって選択される画素形成部P(q,p)に与えられる赤色の階調値を示す駆動用映像信号データを示している。なお、赤色を表示する場合には、赤色LED20rが点灯することについては前述したとおりである。
 この図2を参照すればわかるように、(図中のR1を付された行である)第1のHDMIケーブルHC1内におけるR1データの伝送路だけでなく、(図中のG1を付された行である)Gデータの伝送路および(図中のB1を付された行である)Bデータの伝送路にも、赤色の階調値を示す駆動用映像信号データが伝送されている。これは、第1のサブフレーム期間において、赤色のみが表示されることに対応しており、RGB画像を表示するための表示階調データ3つ(RGB)をパラレルに伝送可能なHDMIケーブルにおいて、同一色の表示階調データを3つ(三画素分)パラレルに伝送する特徴的な構成となっている。
 このように、第1のサブフレーム期間内において、第1の表示タイミング制御回路161に与えられるべきデータ、すなわち第1の走査信号線駆動回路171および第1の映像信号線駆動回路181によって、液晶パネル11の左上部分の領域における表示に使用されるデータであるDR(1,1)~DR(m/2,n/2)が、第1のHDMIケーブルHC1を1つだけ使用することにより伝送される。
 このことは、信号処理回路15から第2から第4までの表示タイミング制御回路162に与えられるデータも同様であって、第2から第4までのHDMIケーブルHC2~HC4をそれぞれ1つだけ使用することにより上記データが伝送される。
 ここで一般的に、HDMI1.3の規格に基づく場合、1本のHDMIケーブルで伝送できるデータの最大伝送速度は、約10.3Gbpsであるが、HDMIケーブルにおける(EGBいずれかを伝送するための伝送路である)1対の信号線におけるベースバンド信号の伝送速度は、約3.4Gbpsである。なお、HDMI1.2の規格に基づく場合、伝送速度はこの半分程度に低下する。
 他方、フレームレートが60Hzであって、5つのサブフレーム期間を使用したフィールドシーケンシャル駆動でフルHD表示を行う場合、必要なデータ伝送速度は、約4.98Gbps(=1920×1080×300(Hz)×8(階調ビット))となる。この必要伝送速度は、HDMI1.3の規格に基づくHDMIケーブルにおける一対の信号線の最大データ伝送速度3.4Gbpsを超えているため、HDMI規格に定められた一般的な伝送方法では伝送できない。
 したがって、本実施形態では、1本のHDMIケーブルにおけるRGBデータ用の伝送路を使用して一色のデータを伝送する。なお、本実施形態におけるHDMIケーブルを介したデータ伝送速度は、約1.24Gbps(=1920×1080×1/4×300(Hz)×8(階調ビット))となり、HDMI1.3の規格に基づくケーブルはもちろん、HDMI1.2の規格に基づくケーブルを使用することもできる。また、表示階調が24ビットである場合には、上記データ量は3倍となるが、この場合であっても1本のHDMIケーブルのみを使用する本実施形態の構成を適用することができる。
<1.3 第1の実施形態の効果>
 以上のように、本実施形態における液晶表示装置10では、信号処理回路15において、フィールドシーケンシャル駆動に適した図2に示すようなデータ配置に階調データを並べ替え、対応する表示領域の階調データをそれぞれ第1から第4までの表示タイミング制御回路161~164へ伝送するので、当該伝送のためのHDMIケーブルをそれぞれ1本ずつにすることができる。このことにより、ケーブルやケーブルを接続するためのインタフェース回路を少なくすることにより製造コストを低減することができる。また、基板間の接続作業が簡単になるため、組み立て工数を少なくすることができ、また作業ミスを低減することができる。さらに、市販のHDMIケーブルを使用することにより、ケーブルのコストを下げ、安定した信号伝送を実現できる。
<2. 第2の実施形態>
<2.1 液晶表示装置の構成>
 本発明の第2の実施形態に係るフィールドシーケンシャル方式の液晶表示装置の全体構成は、第1の実施形態の場合と同様であり(図1を参照)、1フレーム期間を4つのサブフレーム期間に分割する点を除き、同様の動作を行うので、その説明を省略する。
 本実施形態における液晶表示装置は、4つのサブフレーム期間を使用する点で、第1の実施形態の場合と、信号処理回路15の動作が一部異なる。すなわち、信号処理回路15は、赤色(R)、緑色(G)、および青色(B)の各階調値を表す入力信号DVに基づき、例えば白色(W)の階調値のみを加え、さらに補正された赤色、緑色、および青色の各階調値の合計4種類の色の階調値を生成する。なお、3つの原色(RGB)からなる或る画素の入力階調値から、4つの表示色(RGBW)からなる或る画素の表示階調値を算出する方法は、第1の実施形態と同様に周知であるため説明を省略する。
 本実施形態における液晶表示装置10は、1フレーム期間を第1から第4までのサブフレーム期間に分割し、各サブフレーム期間に割り当てられる表示色をRGBWの順番で表示する。なお、この順番は周知のどのような順番であってもよい。このような構成により、1サブフレーム期間は1/240秒となり、リフレッシュレートは240Hzとなるため、第1の実施形態のリフレッシュレートである300Hzで駆動する場合よりもデータ伝送の速度を落とすことができる。
 しかし、本実施形態では、第1の実施形態の場合とは異なり、第1のHDMIケーブルHC1内におけるRデータの伝送路とGデータの伝送路とを使用し、Bデータの伝送路はゼロを挿入することにより、これを使用しない。以下、図3を参照して、本実施形態においてHDMIケーブルを伝送されるデジタル信号の構成を説明する。
<2.2 HDMIケーブルを伝送されるデジタル信号の構成>
 図3は、HDMIケーブルを伝送されるデジタル信号の構成を示す図である。図2の場合と同様、図の左側にR1、G1、B1の文字が付された行は、第1のHDMIケーブルHC1内におけるRデータ、Gデータ、およびBデータの伝送路をそれぞれ示している。その他の表記方法も、図2の場合と同様であるため、ここでの説明を省略する。
 この図3を参照すればわかるように、(図中のR1を付された行である)第1のHDMIケーブルHC1内におけるRデータの伝送路と、(図中のG1を付された行である)Gデータの伝送路にのみ、赤色の階調値を示す駆動用映像信号データが伝送されており、(図中のB1を付された行である)Bデータの伝送路には、ゼロの値が伝送されている。これは、第1の実施形態の場合と同様に、第1のサブフレーム期間において、赤色のみが表示されることに対応している。もっとも、第1の実施形態の場合とは異なり、RGB三色の画像を表示するための表示階調データを3つパラレルに伝送可能なHDMIケーブルにおいて、同一色の表示階調データを2つ(二画素分)だけパラレルに伝送し、残る伝送路(ここではBデータ伝送路)には表示階調値に相当するゼロの値を伝送する特徴的な構成となっている。
 このように、第1のサブフレーム期間内において、第1の表示タイミング制御回路161に与えられるべきデータ、すなわち第1の走査信号線駆動回路171および第1の映像信号線駆動回路181によって、液晶パネル11の左上部分の領域における表示に使用されるデータであるDR(1,1)~DR(m/2,n/2)が、第1のHDMIケーブルHC1を1つだけ使用することにより伝送される。なお、第1の表示タイミング制御回路161は、受け取ったデータを再度並び替えるが、受け取ったゼロのデータは破棄することになる。
 以上のことは、信号処理回路15から第2から第4までの表示タイミング制御回路162~164に与えられるデータも同様であって、第2から第4までのHDMIケーブルHC2~HC4をそれぞれ1つだけ使用することにより上記データが伝送される。
 ここで、本実施形態では、階調データを2つ(二画素分)だけパラレルに伝送すればよいので、3つ分を伝送する場合よりも信号処理回路15におけるデータ配置処理を簡単なものにすることができる。したがって、残る伝送路では必ずしもゼロのデータを伝送する必要はなく、何らかの予め定められた固定値が伝送される構成であってもよい。また、ゼロ等のデータを伝送される線路は、Bデータの伝送線路でなくてもよく、他のデータの伝送線路と交換してもよい。
 なお、本実施形態のHDMIケーブル一本における(RGBいずれかのデータ伝送路である)1対の信号線に着目すると、この信号線におけるベースバンド信号の伝送速度は、約0.62Gbps(=1920×1080×1/4×300(Hz)×8(階調ビット)/2(対))である。この伝送速度は、HDMI1.3の規格に基づくケーブルにおける1対の信号線の最大伝送速度である約3.4Gbpsを下回っているため、HDMI1.2の規格に基づくケーブルを使用することもできる。また、表示階調が24ビットである場合には、伝送されるべきデータ量は上記の3倍となるが、この場合であってもHDMI1.3の規格に基づく1本のHDMIケーブルのみを使用する本実施形態の構成を適用することができる。
 なお、本実施形態における液晶表示装置10は、第1の実施形態と同様に、フレームレートを60Hzであるものとして説明したが、表示品位を高めるため、これを72Hzとしてもよい。この場合であっても、リフレッシュレートは288Hzとなるため、第1の実施形態におけるリフレッシュレートが300Hzの場合の駆動よりもデータ伝送の速度を落とすことができる。
<2.3 第2の実施形態の効果>
 以上のように、本実施形態における液晶表示装置10では、信号処理回路15において、フィールドシーケンシャル駆動に適した図3に示すようなデータ配置に階調データを並べ替え、対応する表示領域の階調データをそれぞれ第1から第4までの表示タイミング制御回路161~164へ伝送するので、第1の実施形態の場合と同様に、当該伝送のためのHDMIケーブルをそれぞれ1本ずつにすることができる。このことにより製造コストを低減し、組み立て工数を少なくし、安定した信号伝送を実現できる。また、信号処理回路15におけるデータ配置処理を簡単なものにすることができるので、信号処理回路15の必要処理能力を下げることにより、製造コストを下げることができる。
<3. 第3の実施形態>
<3.1 液晶表示装置の構成>
 本発明の第3の実施形態に係るフィールドシーケンシャル方式の液晶表示装置の全体構成は、第1の実施形態の場合に類似しているため、同様の構成要素については、その説明を省略する。
 図4は、本発明の第3の実施形態に係るフィールドシーケンシャル方式の液晶表示装置10の主要部の構成を示すブロック図である。図1に示す液晶表示装置10と同様、本実施形態の液晶表示装置10は、1フレーム期間を5つのサブフレーム期間に分割して表示を行うが、第1から第4までの走査信号線駆動回路171~174に代えて、左側走査信号線駆動回路17Lおよび右側走査信号線駆動回路17Rが設けられている。また、第1から第4までの映像信号線駆動回路181~184は、図4に示されるように、上側にのみ順に配置されている。したがって、液晶パネル11における表示領域は、縦方向に並行して4つに分割されており、例えば左側走査信号線駆動回路17Lと、第1の映像信号線駆動回路181とによって、液晶パネル11の左端の表示領域に表示が行われる。なお、左側走査信号線駆動回路17Lおよび右側走査信号線駆動回路17Rと、第1から第4までの映像信号線駆動回路181~184とを合わせて、以下では単に駆動回路と呼ぶこともある。
 本実施形態では、上述したように、上記駆動回路の構成および液晶パネル11における対応する表示領域が第1の実施形態とは異なっているが、さらに本実施形態で使用される階調値は8ビットではなく10ビットである点も異なっている。ここで、HDMI規格において、RGBの各階調値は、基本的には8ビットで規定されているため、HDMIケーブルを伝送される本実施形態におけるデジタル信号は、8ビットの伝送路を使用するため特徴的な構成となっている。そこで、信号処理回路15から第1のHDMIケーブルHC1を介して第1の表示タイミング制御回路161に与えられるデジタル信号の構成について、図5を参照して説明する。
<3.2 HDMIケーブルを伝送されるデジタル信号の構成>
 図5は、HDMIケーブルを伝送されるデジタル信号の構成を示す図である。図2の場合と同様、図の左側にR1、G1、B1の文字が付された行は、第1のHDMIケーブルHC1内におけるRデータ、Gデータ、およびBデータの伝送路をそれぞれ示している。
 この図中に示されるDR’(q,p)は、DR(q,p)に対応する階調値10ビットのうちの下位8ビットの部分のデータを示している。また、Dr(q,p)は、後述するように、DR(q-1,p)に対応する階調値10ビットのうちの上位2ビットと、DR(q,p)に対応する階調値10ビットのうちの上位2ビットとを示している。その他の表記方法は、図2の場合と同様であるため、ここでの説明を省略する。
 この図5を参照すればわかるように、(図中のR1を付された行である)第1のHDMIケーブルHC1内におけるRデータの伝送路と、(図中のG1を付された行である)Gデータの伝送路には、赤色の階調値を示す駆動用映像信号データが伝送されているが、この階調値は、10ビットのうちの下位8ビットの部分である。これは、HDMIケーブルが1対の信号線において8ビットの階調データを伝送するよう設計されているためである。したがって、残る2ビットの階調値を伝送するため、(図中のB1を付された行である)第1のHDMIケーブルHC1内におけるBデータの伝送路が使用される。すなわち、この伝送路には、DR(q-1,p)に対応する階調値10ビットのうちの上位2ビットと、DR(q,p)に対応する階調値10ビットのうちの上位2ビットの合わせて4ビットのデータDr(q,p)が伝送される。
 このように、RGB三色の画像を表示するための表示階調データを3つパラレルに伝送可能なHDMIケーブルにおいて、或る表示階調データのうち下位8ビットのデータを二画素分だけパラレルに伝送し、残る伝送路には上記表示階調データのうち上位2ビットのデータを二画素分の合計4ビットのデータを伝送する特徴的な構成となっている。なお、ここではBデータのデータ伝送路に4ビットのデータDr(q,p)が伝送される構成であるが、他のデータ伝送路と交換してもよい。
 以上のように、第1のサブフレーム期間内において、第1の表示タイミング制御回路161に与えられるべきデータ、すなわち左側走査信号線駆動回路17Lおよび第1の映像信号線駆動回路181によって、液晶パネル11の左端部分の領域における表示に使用されるデータであるDR(1,1)~DR(m/4,n)を、第1のHDMIケーブルHC1を1つだけ使用することにより伝送することができる。なお、第1の表示タイミング制御回路161は、受け取ったデータを再度並び替えるが、このときに受け取ったデータのうちの4ビットのデータDr(q,p)からそれぞれ上位2ビットを取り出し、対応する下位8ビットと結合することにより、10ビットの階調データを復元する。
 以上のことは、信号処理回路15から第2から第4までの表示タイミング制御回路162~164に与えられるデータも同様であって、第2から第4までのHDMIケーブルHC2~HC4をそれぞれ1つだけ使用することにより上記データを伝送することができる。
 ここで、本実施形態の1本のHDMIケーブルにおける伝送速度は、約1.56Gbps(=1920×1080×1/4×300(Hz)×10(階調ビット))となり、HDMI1.3の規格に基づくケーブルはもちろん、HDMI1.2の規格に基づくケーブルを使用することもできる。
<3.3 第3の実施形態の効果>
 以上のように、本実施形態における液晶表示装置10では、信号処理回路15において、フィールドシーケンシャル駆動に適した図5に示すようなデータ配置に階調データを(下位8ビットと上位2ビットに)分割して割り当て、対応する表示領域の階調データをそれぞれ第1から第4までの表示タイミング制御回路161~164へ伝送するので、第1の実施形態の場合と同様に、当該伝送のためのHDMIケーブルをそれぞれ1本ずつにすることができる。このことにより製造コストを低減し、組み立て工数を少なくし、安定した信号伝送を実現できる。また、10ビット階調の表示階調データを8ビット階調用の伝送路を使用したHDMIケーブルによって伝送することができるので、HDMIインタフェースを一般的な回路とすることができ、製造コストを下げることができる。
<4. 第4の実施形態>
<4.1 液晶表示装置の構成>
 本発明の第4の実施形態に係るフィールドシーケンシャル方式の液晶表示装置の全体構成は、第3の実施形態の場合と同様であり(図4を参照)、表示階調データの配置順が異なる他は、第3の実施形態と同様の動作を行うので、同様の構成および動作については、その説明を省略する。
 本実施形態では、第3の実施形態の場合と同じく、使用される階調値が10ビットであり、本実施形態におけるデジタル信号は、8ビットの伝送路を使用するため特徴的な構成となっている点も同様である。第3の実施形態と異なるのは、表示階調データの配置順であるので、第1の表示タイミング制御回路161に与えられるデジタル信号の構成について、図6を参照して説明する。
<4.2 HDMIケーブルを伝送されるデジタル信号の構成>
 図6は、HDMIケーブルを伝送されるデジタル信号の構成を示す図である。図5の場合と同様、図の左側にR1、G1、B1の文字が付された行は、第1のHDMIケーブルHC1内におけるRデータ、Gデータ、およびBデータの伝送路をそれぞれ示している。その他の表記方法も、図5の場合と同様であるため、ここでの説明を省略する。
 この図6を参照すればわかるように、第1のHDMIケーブルHC1内におけるRデータ、Gデータ、およびBデータの各伝送路において、最初に伝送される階調データは図5に示すものと完全に同一である。しかし、本実施形態では、次に伝送する階調データを次の隣接する画素形成部に与えられるべき階調データではなく、右方向にm/8だけ離れた位置の画素形成部に与えられるべき階調データとしている。
 第1のサブフレーム期間内において、第1の表示タイミング制御回路161に与えられるべきデータ、すなわち左側走査信号線駆動回路17Lおよび第1の映像信号線駆動回路181によって、液晶パネル11の左端部分の表示領域における表示に使用されるデータであるDR(1,1)~DR(m/4,n)は、図6に示されるように、順番に伝送されるのではなく、当該表示領域の行に沿った方向(横方向)の長さの半分の長さであるm/8だけ離れるよう、二番目に伝送される階調データとして、中央付近に位置する画素形成部に与えられるべき階調データが配置され、このような配置が交互に繰り返される形となっている。このように配置されることで、当該表示領域の典型的には左端部と右端部とにおける画素容量への充電時間差による輝度差が目立つことがなくなり、表示品位が向上する。すなわち、本実施形態では、表示領域の左端側と中央部とにおいて画素容量への充電が開始されるため、表示領域内で生じる画素容量への充電時間差が面平均化され、結果として輝度ムラのない表示を実現することができる。
<4.3 第4の実施形態の効果>
 以上のように、本実施形態における液晶表示装置10では、上記各実施形態における効果のほか、表示領域内で生じる画素容量への充電時間差を平均化することができるので、輝度ムラのない高品位な表示を実現することができる。
<5. その他の変形例>
 上記各実施形態では、液晶表示装置を例に説明したが、フィールドシーケンシャル方式を使用した表示装置であれば、必ずしも液晶が使われる必要はなく、液晶に代わる周知のシャッター素子が使用される構成であってもよい。ただし液晶の場合と同様に、或るサブフレーム期間における階調が次のサブフレーム期間の階調に影響を与えるような応答特性を有していることが本発明を適用するためには好適である。
 上記各実施形態では、2つまたは4つの走査信号線駆動回路と、4つの映像信号線駆動回路とを使用する構成を例に説明したが、これらの数は特に限定されない。例えば、映像信号線駆動回路は、2つであってもよいし、3つまたは5つ以上であってもよい。また、走査信号線駆動回路も3つ以上あってもよいが、それぞれを独立して駆動する場合には映像信号線駆動回路との配線関係が複雑になるため、片側に2つまたは両側に2つずつ配置される構成が好ましい
 上記各実施形態では、三原色に黄色や白色などを追加した、4色または5色の色を使用する構成であるが、上記色の数および種類には限定されない。その他、上記各実施形態には種々の変形を施すことが可能である。
 本発明は、カラー表示装置に適用されるものであって、特にフィールドシーケンシャル方式でカラー表示を行う液晶表示装置などの表示装置に適している。
 10…液晶表示装置
 11…液晶パネル
 13…バックライト制御回路
 15…信号処理回路
 161~164…第1~第4のタイミング制御回路
 171~174…第1~第4の走査信号線駆動回路
 181~184…第1~第4の映像信号線駆動回路
 20…バックライトユニット
 G1~Gn…走査信号線
 S1~Sm…映像信号線
 DV…映像信号
 HC1~HC4…第1~第4のHDMIケーブル

Claims (8)

  1.  1フレーム期間を複数のサブフレーム期間に分割し、サブフレーム期間毎に所定の色の画像を表示する表示装置であって、
     マトリクス状に配置された複数の画素形成部を含む表示パネルと、
     デジタル入力信号に基づいて、前記サブフレーム期間毎に前記複数の画素形成部の光の透過率を制御する映像信号を出力する表示制御回路と、
     前記映像信号に基づいて前記複数の画素形成部を駆動する複数の駆動回路とを備え、
     前記複数の駆動回路は、前記表示パネルを複数に分割した複数の領域にそれぞれ対応する前記複数の画素形成部を並列に駆動し、
     前記表示制御回路は、
      前記デジタル入力信号に基づき、前記複数の領域にそれぞれ対応する複数の表示階調データ群を並列出力する信号処理回路と、
      前記複数の駆動回路それぞれを制御するために一つずつ設けられる複数のタイミング制御回路であって、前記信号処理回路から対応する領域の表示階調データ群を所定の伝送信号線を介して受け取る複数のタイミング制御回路とを含み、
     前記伝送信号線は、前記表示階調データ群を3以上の所定数の伝送路でパラレルに伝送可能な信号線であって、同一色の表示階調データ群を前記所定数以下の数の伝送路でパラレルに伝送することを特徴とする、表示装置。
  2.  前記伝送信号線は、前記デジタル入力信号を伝送するための所定の規格用ケーブルであって、前記タイミング制御回路と前記信号処理回路とを1つのみで接続することを特徴とする、請求項1に記載の表示装置。
  3.  前記規格は、HDMI規格であることを特徴とする、請求項2に記載の表示装置。
  4.  前記信号処理回路は、前記所定数から1を差し引いた数の伝送線路で、同一色の表示階調データ群を前記伝送信号線にパラレルに伝送させることを特徴とする、請求項1に記載の表示装置。
  5.  前記信号処理回路は、前記表示階調データ群の1つに相当するゼロまたは予め定められた値のデータと、前記同一色の表示階調データ群とを、前記伝送信号線にパラレルに伝送させることを特徴とする、請求項4に記載の表示装置。
  6.  前記信号処理回路は、前記伝送信号線によってパラレルに伝送可能な表示階調データ群の階調ビット数p(pは自然数)よりも大きい階調ビット数q(qは自然数)の表示階調データ群を生成し、生成される表示階調データ群のうちの伝送可能なpビットのみを含む表示階調データ群の一部と、残る(q-p)ビットのデータを全て含むデータであって表示階調データ群に相当するデータとを、前記伝送信号線にパラレルに伝送させることを特徴とする、請求項4に記載の表示装置。
  7.  前記信号処理回路は、前記領域内で同時に表示されるべき一行分に相当する複数の表示階調データ群を、前記行に沿ってその半分の長さだけ離れた位置の画素形成部に与えられるべき画素階調データが連続して伝送される配置順となるよう、前記伝送信号線に伝送させることを特徴とする、請求項1に記載の表示装置。
  8.  1フレーム期間を複数のサブフレーム期間に分割し、サブフレーム期間毎に所定の色の画像をマトリクス状に配置された複数の画素形成部を含む表示パネルに表示する表示方法であって、
     デジタル入力信号に基づいて、前記サブフレーム期間毎に前記複数の画素形成部の光の透過率を制御する映像信号を出力する表示制御ステップと、
     前記映像信号に基づいて前記複数の画素形成部を駆動する複数の駆動ステップとを備え、
     前記複数の駆動ステップでは、前記表示パネルを複数に分割した複数の領域にそれぞれ対応する前記複数の画素形成部を並列に駆動し、
     前記表示制御ステップでは、
      前記デジタル入力信号に基づき、前記複数の領域にそれぞれ対応する複数の表示階調データ群を並列出力する信号処理ステップと、
      前記複数の駆動ステップそれぞれを制御するために一つずつ設けられる複数のタイミング制御ステップであって、前記信号処理ステップから対応する領域の表示階調データ群を所定の伝送信号線を介して受け取る複数のタイミング制御ステップとを含み、
     前記伝送信号線は、前記表示階調データ群を3以上の所定数の伝送路でパラレルに伝送可能な信号線であって、同一色の表示階調データ群を前記所定数以下の数の伝送路でパラレルに伝送することを特徴とする、表示方法。
PCT/JP2014/073881 2014-01-15 2014-09-10 表示装置 WO2015107723A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/103,443 US20160293130A1 (en) 2014-01-15 2014-09-10 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-005292 2014-01-15
JP2014005292 2014-01-15

Publications (1)

Publication Number Publication Date
WO2015107723A1 true WO2015107723A1 (ja) 2015-07-23

Family

ID=53542635

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/073881 WO2015107723A1 (ja) 2014-01-15 2014-09-10 表示装置

Country Status (2)

Country Link
US (1) US20160293130A1 (ja)
WO (1) WO2015107723A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9905199B2 (en) * 2014-09-17 2018-02-27 Mediatek Inc. Processor for use in dynamic refresh rate switching and related electronic device and method
CN112562558B (zh) * 2019-09-10 2023-01-13 京东方科技集团股份有限公司 显示装置及其驱动方法、驱动装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000028985A (ja) * 1998-07-10 2000-01-28 Fujitsu Ltd 液晶表示装置の表示制御方法及び液晶表示装置
JP2003015622A (ja) * 2001-06-27 2003-01-17 Pioneer Electronic Corp マルチディスプレイ装置
JP2006293030A (ja) * 2005-04-11 2006-10-26 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置、液晶表示装置の製造方法、および画像データの転送方法
JP2012226176A (ja) * 2011-04-20 2012-11-15 Sharp Corp マルチディスプレイシステム
JP2013174814A (ja) * 2012-02-27 2013-09-05 Futaba Corp 表示装置、表示装置の駆動回路、および表示装置の駆動方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295377A (ja) * 2005-04-07 2006-10-26 Mitsubishi Electric Corp 映像表示装置
JP5144802B1 (ja) * 2011-12-28 2013-02-13 シャープ株式会社 表示装置
CN104091558B (zh) * 2013-04-01 2017-03-01 香港理工大学 Led显示面板的驱动方法及系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000028985A (ja) * 1998-07-10 2000-01-28 Fujitsu Ltd 液晶表示装置の表示制御方法及び液晶表示装置
JP2003015622A (ja) * 2001-06-27 2003-01-17 Pioneer Electronic Corp マルチディスプレイ装置
JP2006293030A (ja) * 2005-04-11 2006-10-26 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置、液晶表示装置の製造方法、および画像データの転送方法
JP2012226176A (ja) * 2011-04-20 2012-11-15 Sharp Corp マルチディスプレイシステム
JP2013174814A (ja) * 2012-02-27 2013-09-05 Futaba Corp 表示装置、表示装置の駆動回路、および表示装置の駆動方法

Also Published As

Publication number Publication date
US20160293130A1 (en) 2016-10-06

Similar Documents

Publication Publication Date Title
US10529291B2 (en) Dual gamma display panel
JP6899625B2 (ja) 表示装置
JP5301681B2 (ja) 液晶表示装置
US20150161927A1 (en) Driving apparatus with 1:2 mux for 2-column inversion scheme
TWI428878B (zh) 顯示器驅動方法及顯示器
US20080273005A1 (en) Mixed color sequential controlling method and back ligh module and display device using the same
JP2008076416A (ja) 表示パネルの駆動装置、表示パネル及びそれを備えた表示装置並びに表示パネルの駆動方法
KR102106271B1 (ko) 표시 장치 및 그것의 구동 방법
US20090102777A1 (en) Method for driving liquid crystal display panel with triple gate arrangement
KR101386266B1 (ko) 프레임 레이트 제어부. 그 제어 방법 및 이를 구비한 액정표시장치
US10033957B2 (en) Liquid crystal display device
KR20080002301A (ko) 액정 표시 장치 및 그의 구동 방법
US20200273414A1 (en) Driving method of display panel and display apparatus
WO2011083606A1 (ja) 表示装置、及び表示装置の駆動方法
WO2015186593A1 (ja) 表示装置
US20190237030A1 (en) Driving method of display panel and display apparatus
WO2021035809A1 (zh) 显示装置的驱动方法
US20180059464A1 (en) Electro-optical device, electronic apparatus, and control method of electro-optical device
TWI469130B (zh) 立體顯示系統
US20170345387A1 (en) Method of driving display panel and display apparatus for performing the same
WO2015107723A1 (ja) 表示装置
TWI646521B (zh) 顯示裝置及其驅動方法
JP2012242452A (ja) 表示装置
KR20130100602A (ko) 표시 장치 및 이의 구동 방법
KR20150108572A (ko) 액정 표시 장치 및 그 구동방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14878448

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15103443

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 14878448

Country of ref document: EP

Kind code of ref document: A1