JP3517568B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP3517568B2 JP3517568B2 JP29247197A JP29247197A JP3517568B2 JP 3517568 B2 JP3517568 B2 JP 3517568B2 JP 29247197 A JP29247197 A JP 29247197A JP 29247197 A JP29247197 A JP 29247197A JP 3517568 B2 JP3517568 B2 JP 3517568B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signals
- signals
- image processing
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0464—Positioning
- G09G2340/0478—Horizontal positioning
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2352/00—Parallel handling of streams of display data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Photovoltaic Devices (AREA)
Description
し、特に2次元状に配置された画素を順次駆動して画像
を表示する表示装置を駆動するための画像処理装置に関
するものである。
表示装置などの表示装置を駆動する手段として、従来、
例えば水平方向2画素及び垂直方向2画素の計4画素な
ど複数の画素を同時に駆動する方法がある。かかる複数
画素を同時に駆動する方法は、1画素づつ駆動する場合
と比べ、画素を駆動する時間を大きく設ける事ができ、
画素を駆動するための時間が大きくかかる表示装置にお
いても、画素周波数が高い映像信号を表示する事ができ
るようになる。また、映像を水平方向や垂直方向にシフ
トさせる手段として、表示装置に入力する映像信号に対
し、画素駆動信号のタイミングをシフトするという方法
がある。
来例では、複数画素を同時に駆動するため、表示装置に
対して、複数画素に対応する映像信号を同時に入力する
必要があった。
にシフトさせる場合に、映像信号に対して画素駆動信号
のタイミングを変化させるという方法では、同時に入力
される複数画素の単位でしかシフトできないという問題
があった。
るような液晶装置やこれを用いた表示装置に対しても、
水平方向及び垂直方向に1画素毎のシフトを可能とする
画像処理回路を提供することである。
成するため、複数の画素を同時に駆動する画像処理装置
において、前記複数の画素信号を同時に供給する信号処
理手段と、前記信号処理手段の複数の出力画素信号を遅
延させるための3つの遅延手段と、前記信号処理手段の
出力と前記遅延手段の出力とからなる4つの入力のいず
れかを選択して出力する2つ以上の選択手段と、を備え
たことを特徴とする。
号処理手段および前記遅延手段と前記選択手段につい
て、前記信号処理手段および前記遅延手段と前記選択手
段について、サイクリック的な前記選択信号が1増加す
ると(1)画像上で隣り合う画素に対応する信号を選択
するか、又は(2)画像上の左隣の画素に対応する信号
を選択するか、(3)画像上の上隣の画素に対応する信
号を選択するか、のいずれかの信号を選択するように接
続したことを特徴とする。
同時に駆動する画像処理装置において、前記隣り合う複
数の画素を同時に出力する信号処理手段と、前記信号処
理手段の複数の出力画素信号の少なくとも一つを遅延さ
せるための遅延手段と、上記信号処理手段の出力と上記
遅延手段の出力から、表示装置を同時駆動するための画
素信号を選択するための選択手段とを備えたことを特徴
とする。
画像処理装置において、前記複数の画素信号を同時に供
給する信号処理手段と、前記信号処理手段の複数の出力
画素信号の少なくとも一つを遅延させるための遅延手段
と、上記信号処理手段の出力と上記遅延手段の出力とを
入力とする2つ以上のマルチプレクサに対して、該マル
チプレクサの出力画素信号を選択する選択手段と、前記
2つ以上のマルチプレクサの出力によって同時に駆動さ
れる表示装置と、を備えたことを特徴とする。
ある画像処理装置の一回路の概略図である。図1におい
て、映像信号処理回路1から出力された映像信号V0及
びV1は、それぞれフリップフロップ2及び3に入力さ
れる。さらにフリップフロップ3の出力である映像信号
VB は、フリップフロップ4に入力される。
の出力VA ,VB ,VC はマルチプレクサ5及び6に入
力される。入力された映像信号は、サイクリックに巡回
する選択信号SELによりいづれかが選択され、マルチ
プレクサ5及び6の出力すなわちV0′及びV1′とな
る。映像信号V0′,V1′は、水平方向にとなり合う2
画素を同時に書込む構造を持つ液晶パネル7に入力され
る。
する。図2は、各映像信号V0,V1,VA ,VB ,
VC ,V0′,V1′のタイミングを示すタイミングチャ
ートである。まず、映像信号処理回路1から映像信号V
0及びV1がCLKに同期して出力される。ここで、図2
(1),(2)に示すように、映像信号V0のA,C,
E…と映像信号V1のB,D,F…とは異なる映像信号
とする。映像信号V0をフリップフロップ2により1ク
ロック遅延させた信号がVA となる。映像信号VA のタ
イミングを図2(4)に示す。同様に、映像信号VB ,
VC は図2(5),(6)に示すようなタイミングとな
る。
C は、図1に示すように2つのマルチプレクサ5,6に
接続される。選択信号SELが各マルチプレクサ5,6
に接続され、選択信号SELの値により2つのマルチプ
レクサ5,6の出力V0′及びV1′は、各マルチプレク
サ5,6の入力信号から選択することができる。
る。映像信号V0′にはV0が選択され、映像信号V1′
にはV1が選択される。このときの映像信号V0′及びV
1′のタイミングチャートを図2(7),(8)に示
す。
の隣りあう画素に書込まれてゆく。このときに、図3
(1)に示すように、画素1に映像A、画素2に映像B
という順で書込まれてゆくものとする。
V0′にはVB が選択され、映像信号V1′にはV0が選
択される。このときの映像信号V0′及びV1′のタイミ
ングチャートを図2(9),(10)に示す。このと
き、液晶パネル7に書込まれる位置は図3(2)に示す
ようになり、SEL=0の場合と比べ、右方向へ1画素
シフトする。
びV1′のタイミングは図2(11),(12)に示す
ようになる。画素の位置は図3(3)に示すように、S
EL=0の場合に対して右方向へ2画素シフトする。
V0′及びV1′のタイミングは図2(13),(14)
に示すようになる。画素の位置は図3(4)に示すよう
に、SEL=0の場合に対して右方向へ3画素シフトす
る。
書き込む構造を持つ液晶パネル7に対して、1画素単位
で画像をシフトさせる事ができる。
の画素信号を同時に入力するような液晶パネル7の表示
装置に対して、水平方向に1画素毎のシフトを可能とす
る画像処理回路を提供することができる。
て、水平方向の隣り合う4画素を同時に駆動する構造を
持つ表示装置を駆動する場合について説明する。
置の画像処理回路の概略図である。図4において、映像
信号処理回路101から、水平方向にとなり合う4画素
に対応した映像信号V0,V1,V2,V3が出力される。
V1,V2,V3は、それぞれフリップフロップ102,
103,104の入力に接続され、その出力はそれぞれ
VA,VB ,VC となる。
B ,VC は、4つのマルチプレクサ105,106,1
07,108の入力に接続される。各マルチプレクサ1
05〜108の映像信号出力V0′,V1′,V2′,
V3′は、選択信号SELの値により各マルチプレクサ
の入力信号の中から選択される。なお、選択信号SEL
は、例えば0〜3までの値をサイクリック的に順繰りに
繰り返す信号であり、各マルチプレクサから指定の画像
信号を出力させる。
は、水平方向の4画素を同時に駆動する構造を持つ表示
装置109に入力され、画像が表示される。
る。図5は、各映像信号のタイミングを示すチャートで
ある。
0,V1,V2,V3は、図5(1),(2),(3),
(4)に示すタイミングで出力されるとする。映像信号
V1,V2,V3を1クロック遅延させた信号がそれぞれ
映像信号VA ,VB ,VC であるから、映像信号VA ,
VB ,VC はそれぞれ図5(6),(7),(8)に示
すようなタイミングとなる。
V1′=V1,V2′=V2,V3′=V3となる。このとき
の映像信号V0′,V1′,V2′,V3′のタイミングチ
ャートを図5(9)〜(12)に示す。またこのとき、
表示装置には、図3(1)に示す位置に表示されるとす
る。
V0′=VC ,V1′=V0,V2′=V1,V3′=V2と
なる。このときのタイミングチャートを図5(13)〜
(16)に示す。表示装置に表示される位置は図3
(2)のようになり、SEL=0の場合と比べ、右方向
に1画素シフトする。
像信号V0′,V1′,V2′,V3′のタイミングチャー
トを図5(17)〜(20)に、表示位置を図3(3)
に示す。SEL=0の場合と比べ、右方向に2画素シフ
トする。
映像信号V0′,V1′,V2′,V3′のタイミングチャ
ートを図5(21)〜(24)に、表示位置を図3
(4)に示す。SEL=0の場合と比べ、右方向に3画
素シフトする。
向の4画素を同時に書込む構造を持つ表示装置に対し
て、水平方向に1画素単位で画像をシフトすることがで
きる。
び4画素を同時に駆動する表示装置の場合について示し
たが、任意の画素数を同時に駆動する構造を持つ表示装
置に対して適用することができる。
は、水平方向の複数画素を同時に駆動する場合について
説明したが、垂直方向の画素を複数同時に駆動する場合
においても、上記実施形態の装置を垂直方向の複数画素
出力に対して、並列に接続すればよい。即ち、図1及び
図4に示す回路において、映像信号処理回路1,101
からの出力を垂直走査信号に応じて、各隣り合う画像信
号の垂直走査信号を出力し、フリップフロップを同様に
構成して、同様な配置のマルチプレクサに入力して、選
択信号SELに応じて出力すれば、垂直走査信号のタイ
ミングに応じてマルチプレクサから出力することによ
り、垂直方向の画素を複数同時に駆動することができ
る。
ら3画素のシフトができる装置について説明したが、シ
フト量は必要とされるシフト量に合わせて、フリップフ
ロップの遅延手段およびマルチプレクサによる選択手段
の追加および組み合せを行うことにより、任意の画素シ
フトが実現できる。
は同時出力する画素数と同じであり、遅延手段であるフ
リップフロップの数は必要とされるシフト量と同じであ
る。従って、本発明による画像データのシフトを行うた
めには、少なくとも同時駆動端子数以上の画素選択手段
と、必要とされるシフト量以上の遅延手段が必要とな
る。
実施形態で説明した各液晶パネルのドライブ例を適用し
た周辺の回路を含めた第3の実施形態の画像処理装置に
ついて説明する。液晶表示装置の画像処理装置における
駆動回路系について、その全体ブロック図を図6に示
す。ここで、1310はパネルドライバーであり、上記
映像信号処理回路と遅延手段と選択手段を含み、RGB
映像信号を極性反転し、かつ所定の電圧増幅をした液晶
駆動信号を形成するとともに、駆動信号、各種タイミン
グ信号等を形成して、高精細・高密度の液晶パネル13
02を複数ラインを同時にドライブしている。また、1
312はインターフェースであり、各種映像及び制御伝
送信号を標準映像信号等にデコードしている。また、1
311はデコーダーであり、インターフェース1312
からの標準映像信号をRGB原色映像信号及び同期信号
に、即ち液晶パネル1302に対応した画像信号にデコ
ード・変換している。1314はバラストである点灯回
路であり、楕円リフレクター1307内のアークランプ
1308を駆動点灯する。さらに、1315は電源回路
であり、各回路ブロックに対して電源を供給している。
また、1313は不図示の操作部を内在したコントロー
ラーであり、上記各回路ブロックを総合的にコントロー
ルするものである。このように本液晶表示装置は、その
駆動回路系は単板式プロジェクターとして、特に駆動回
路系に上記第1又は第2の実施形態を実施する以外は、
特に負担を掛けることなく、高密度の液晶パネルを対象
として、画像の品質のよい、良好な質感のカラー画像を
表示することができるものである。
複数の画素を同時に駆動する表示装置に対して、映像信
号処理回路と表示装置との間に本回路を付加することに
より、水平方向及び垂直方向に1画素単位で画像をシフ
トさせることができる。本回路は遅延回路と選択手段に
より構成され、より具体的にはフリップフロップの遅延
手段と複数の選択信号により選択されるマルチプレクサ
の選択手段という簡単な構成で、上記効果を得ることが
できる。
る。
トである。
る画像を示す図である。
る。
トである。
る。
プ 5,6,105,106,107,108 マルチプレ
クサ 7,109 液晶パネル
Claims (4)
- 【請求項1】 複数の画素を同時に駆動する画像処理装
置において、 前記複数の画素信号を同時に供給する信号処理手段と、 前記信号処理手段の複数の出力画素信号を遅延させるた
めの3つの遅延手段と、前記 信号処理手段の出力と前記遅延手段の出力とからな
る4つの入力のいずれかを選択して出力する2つ以上の
選択手段と、 を備えたことを特徴とする画像処理装置。 - 【請求項2】 請求項1に記載の画像処理装置におい
て、前記遅延手段は第1、第2のフリップフロップ回路と、
前記第1、第2のフリップフロップ回路のうち一方のフ
リップフロップ回路に直列に接続された第3のフリップ
フロップ回路とから構成され、 前記信号処理手段からの2つの映像信号が前記第1、第
2のフリップフロップ回路に供給され、 前記選択手段は、それぞれ4つの入力を有する第1、第
2のマルチプレクサから構成され、前記信号処理手段か
らの2つの映像信号と前記第1、第2、第3のフリップ
フロップ回路の出力の3つの映像信号との5つの映像信
号のうち、それぞれ異なる組み合わせの4つの映像信号
が前記第1、第2のマルチプレクサに供給され、 前記第1、第2のマルチプレクサにシフト量に応じた選
択信号を供給することによって、前記信号処理手段から
の映像信号を所望のシフト量だけシフトさせる ことを特
徴とする画像処理装置。 - 【請求項3】 請求項1に記載の画像処理装置におい
て、 前記遅延手段は第1、第2、第3のフリップフロップ回
路から構成され、前記選択手段はそれぞれ4つの入力を
有する第1、第2、第3のマルチプレクサから構成さ
れ、更に第4のマルチプレクサを有しており、 前記信号処理手段からの4つの映像信号のうち3つの映
像信号が前記第1、第2、第3のフリップフロップ回路
に供給され、 前記第1、第2、第3、第4のマルチプレクサには、前
記信号処理手段の4つの映像信号と、前記第1、第2、
第3のフリップフロップ回路の出力の3つの映像信号と
の7つの映像信号のうち、それぞれ異なる組み合わせの
4つの映像信号が供給され、 前記第1、第2、第3、第4のマルチプレクサにシフト
量に応じた選択信号を供給することによって、前記信号
処理手段からの映像信号を所望のシフト量だけシフトさ
せることを特徴とする画像処理装置。 - 【請求項4】 請求項1に記載の画像処理装置におい
て、 前記信号処理手段と前記遅延手段と前記選択手段を含
み、RGB映像信号を極性反転し、かつ所定の電圧増幅
をした液晶駆動信号を形成して液晶パネルをドライブす
るパネルドライバーと、 各種映像及び制御伝送信号をデコードするインターフェ
ースと、 前記インターフェースからの標準映像信号をRGB原色
映像信号及び同期信号に対応した画像信号にデコード・
変換するデコーダーと、 光源を駆動点灯する点灯回路と、 前記パネルドライバーと前記インターフェースと前記デ
コーダーと前記点灯回路とを総合的にコントロールする
コントローラと、 を備えたことを特徴とする画像処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29247197A JP3517568B2 (ja) | 1997-10-24 | 1997-10-24 | 画像処理装置 |
US09/176,275 US6310628B1 (en) | 1997-10-24 | 1998-10-21 | Image display drive apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29247197A JP3517568B2 (ja) | 1997-10-24 | 1997-10-24 | 画像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11126046A JPH11126046A (ja) | 1999-05-11 |
JP3517568B2 true JP3517568B2 (ja) | 2004-04-12 |
Family
ID=17782248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29247197A Expired - Fee Related JP3517568B2 (ja) | 1997-10-24 | 1997-10-24 | 画像処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6310628B1 (ja) |
JP (1) | JP3517568B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0105147D0 (en) * | 2001-03-02 | 2001-04-18 | Koninkl Philips Electronics Nv | Active matrix display device |
US6630921B2 (en) * | 2001-03-20 | 2003-10-07 | Koninklijke Philips Electronics N.V. | Column driving circuit and method for driving pixels in a column row matrix |
JP5142483B2 (ja) * | 2006-05-30 | 2013-02-13 | 株式会社東芝 | 半導体装置及び表示装置 |
JP5110862B2 (ja) * | 2006-12-01 | 2012-12-26 | キヤノン株式会社 | 液晶表示装置及びその制御方法、コンピュータプログラム及び記憶媒体 |
JP2009175468A (ja) * | 2008-01-25 | 2009-08-06 | Hitachi Displays Ltd | 表示装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4386351A (en) * | 1980-12-20 | 1983-05-31 | Timex Corporation | Method and system for two-dimensional traveling display and driver circuits therefor |
JPS582874A (ja) * | 1981-06-30 | 1983-01-08 | 富士通株式会社 | フルグラフィックディスプレイ装置の画面構成変更回路 |
JPS61277991A (ja) * | 1985-05-30 | 1986-12-08 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | スムース・スクロール方法 |
CA1258912A (en) * | 1986-11-20 | 1989-08-29 | Stephen J. King | Interactive real-time video processor with zoom, pan and scroll capability |
US5563624A (en) * | 1990-06-18 | 1996-10-08 | Seiko Epson Corporation | Flat display device and display body driving device |
US5579027A (en) * | 1992-01-31 | 1996-11-26 | Canon Kabushiki Kaisha | Method of driving image display apparatus |
JPH07281647A (ja) * | 1994-02-17 | 1995-10-27 | Aoki Kazuo | カラーパネルディスプレイ装置 |
US5729245A (en) * | 1994-03-21 | 1998-03-17 | Texas Instruments Incorporated | Alignment for display having multiple spatial light modulators |
JPH08286642A (ja) * | 1995-04-11 | 1996-11-01 | Sony Corp | 表示装置 |
JPH11202841A (ja) * | 1998-01-12 | 1999-07-30 | Victor Co Of Japan Ltd | 多相化された画像信号によって表示が行なわれる液晶表示装置に対する多相化された画像信号の供給装置 |
-
1997
- 1997-10-24 JP JP29247197A patent/JP3517568B2/ja not_active Expired - Fee Related
-
1998
- 1998-10-21 US US09/176,275 patent/US6310628B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11126046A (ja) | 1999-05-11 |
US6310628B1 (en) | 2001-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7505015B2 (en) | Field sequential color display apparatus | |
US7710377B2 (en) | LCD panel including gate drivers | |
JP4501525B2 (ja) | 表示装置及びその駆動制御方法 | |
JP2000206924A (ja) | 時系列走査型ディスプレイ | |
CN104541321A (zh) | 显示器、显示控制方法、显示控制装置以及电子装置 | |
JP2006139248A (ja) | 液晶表示装置及びその駆動方法 | |
JP4841083B2 (ja) | 液晶表示装置、及び該液晶表示装置における信号伝送方法 | |
JPH08320674A (ja) | 液晶駆動装置 | |
JP2003066918A (ja) | 表示装置 | |
GB2187874A (en) | Liquid crystal display device | |
JP2019113672A (ja) | 表示制御装置、表示装置、および制御方法 | |
JPH07146467A (ja) | 液晶表示装置 | |
JPH0736406A (ja) | ドットマトリクス型表示装置及びその駆動方法 | |
JP3517568B2 (ja) | 画像処理装置 | |
JPH1115450A (ja) | 表示装置 | |
JPH0916132A (ja) | 液晶駆動装置 | |
KR100569024B1 (ko) | 신호 회로, 이것을 이용한 표시 장치, 및 데이터 라인의구동 방법 | |
JP2008151824A (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
JP2005275204A (ja) | 液晶表示装置 | |
TWI404018B (zh) | 液晶顯示裝置 | |
JPH07146666A (ja) | 走査電極駆動回路およびそれを用いた画像表示装置 | |
JP2005215584A (ja) | 画像表示装置、交流化駆動方法 | |
JPH06501322A (ja) | 高速カラー表示投写システム及びその使用方法 | |
US20240038194A1 (en) | Drive circuit and display device | |
JP2010181452A (ja) | 液晶表示装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140130 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |