JPS62251794A - 液晶表示装置のインタ−フエ−ス回路 - Google Patents
液晶表示装置のインタ−フエ−ス回路Info
- Publication number
- JPS62251794A JPS62251794A JP61096313A JP9631386A JPS62251794A JP S62251794 A JPS62251794 A JP S62251794A JP 61096313 A JP61096313 A JP 61096313A JP 9631386 A JP9631386 A JP 9631386A JP S62251794 A JPS62251794 A JP S62251794A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- liquid crystal
- display control
- signal
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000002123 temporal effect Effects 0.000 claims 2
- 239000011159 matrix material Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- LFVLUOAHQIVABZ-UHFFFAOYSA-N Iodofenphos Chemical compound COP(=S)(OC)OC1=CC(Cl)=C(I)C=C1Cl LFVLUOAHQIVABZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、液晶表示装置のインターフェース回路に関し
、特にパーソナルコンピュータなどに多用されているＣ
ＲＴディスプレイ装置のインターフェース信８を利用し
て、（Ｉ！；１．り短小な液晶表示装置に代替できるよ
うにしたものである。
、特にパーソナルコンピュータなどに多用されているＣ
ＲＴディスプレイ装置のインターフェース信８を利用し
て、（Ｉ！；１．り短小な液晶表示装置に代替できるよ
うにしたものである。
（発明の概要）
本発明は、ＣＲＴディスプレイのインターフェース信Ｙ
）を利用しで、液晶表示装置を駆動するに必要なタイミ
ング信号を作成することにより、ＣＲＴディスプレイ端
末に代替する大型フラットディスプレイ端末を提供しよ
うとするものである。
）を利用しで、液晶表示装置を駆動するに必要なタイミ
ング信号を作成することにより、ＣＲＴディスプレイ端
末に代替する大型フラットディスプレイ端末を提供しよ
うとするものである。
（従来の技術）
液晶表示装置は、薄型、低電圧、低消費電力の特性を右
するため、最近では、大型のドツト？トリックスパネル
によって、パーソナルコンビューウ、ワードプロセッサ
などの表示端末として実川化されつつある。しかしなが
ら、ＣＲＴディスプレイの表示ドツト数６４０ｘ２００
ドツト或は、６４０ Ｘ ４． ＯＯドツトの表示をす
るためには、単純マトリックス駆動では、１／１００デ
ユーテイ。
するため、最近では、大型のドツト？トリックスパネル
によって、パーソナルコンビューウ、ワードプロセッサ
などの表示端末として実川化されつつある。しかしなが
ら、ＣＲＴディスプレイの表示ドツト数６４０ｘ２００
ドツト或は、６４０ Ｘ ４． ＯＯドツトの表示をす
るためには、単純マトリックス駆動では、１／１００デ
ユーテイ。
１／２００デユーテイによって上半分、下半分に両面を
分割して駆動する必要があった。これは、デユーティ比
が、小さくなるに従って、必然的にコントラストの低下
を生じるので一１多僕マトリックス駆動による対策をと
っている。しかしながら、このように、多重マトリック
ス駆動する場合、インターフェース回路は、上半分用の
データ記憶回路と下半分用のデータ記憶回路を装備し、
アドレス毎に順次、書き込みを行い、読み出しは、上半
分と下半分の記憶回路を同時に読み出すなど、回路構成
が複雑になり、コストが高いという問題がある。したが
って、液晶表示装置を初めて採用する者にとっては、理
解がガしく、インターフェースとして取り扱い難いもの
であった。
分割して駆動する必要があった。これは、デユーティ比
が、小さくなるに従って、必然的にコントラストの低下
を生じるので一１多僕マトリックス駆動による対策をと
っている。しかしながら、このように、多重マトリック
ス駆動する場合、インターフェース回路は、上半分用の
データ記憶回路と下半分用のデータ記憶回路を装備し、
アドレス毎に順次、書き込みを行い、読み出しは、上半
分と下半分の記憶回路を同時に読み出すなど、回路構成
が複雑になり、コストが高いという問題がある。したが
って、液晶表示装置を初めて採用する者にとっては、理
解がガしく、インターフェースとして取り扱い難いもの
であった。
（発明が解決しようとする問題点）
上記した」；うに、従来の液晶表示装置のインターフェ
ース回路は、回路構成が？！雑で、コス１〜が高いとい
う欠点を有していたが、近年、単純マトリックスではな
く、アクティブマトリックスパネルのω１究ｍ１発が、
進歩し、１／４００デユーブイにおいても、充分高いコ
ントラストが得られるレベルに達した。本発明は、この
ようなハイデユーディ・ドライブの液晶表示装置に適し
たインターフェース回路を提供し、従来の欠点を克服し
ようとするものである。
ース回路は、回路構成が？！雑で、コス１〜が高いとい
う欠点を有していたが、近年、単純マトリックスではな
く、アクティブマトリックスパネルのω１究ｍ１発が、
進歩し、１／４００デユーブイにおいても、充分高いコ
ントラストが得られるレベルに達した。本発明は、この
ようなハイデユーディ・ドライブの液晶表示装置に適し
たインターフェース回路を提供し、従来の欠点を克服し
ようとするものである。
（実施例）
次に、本発明の具体例について説明する。図は、本発明
の一実施例を示す回路図である。図において、Ｘ軸表示
制御回路１は、水平同期信号１１ｓＶｃをを入力して、
遅延時間を設け、表示データとのタイミングをとる回路
。Ｙ軸表示制御回路２は、垂直同期信号ｖｓｙｃを入力
して、この信号から遅延時間を設は表示データとのタイ
ミングをとる回路。
の一実施例を示す回路図である。図において、Ｘ軸表示
制御回路１は、水平同期信号１１ｓＶｃをを入力して、
遅延時間を設け、表示データとのタイミングをとる回路
。Ｙ軸表示制御回路２は、垂直同期信号ｖｓｙｃを入力
して、この信号から遅延時間を設は表示データとのタイ
ミングをとる回路。
バリアプルドツトカウンタ３は、クロック信号ＣＫをカ
ウントして、水平ドットクＥコック数をカウントする回
路。４ビツト・シフトレジスタ５は、シリアルに入って
くるビデオ信号ＶＤをパラレル信号に変換する回路。１
／４化カウンタ４は、前記、４ビツトシフトレジスタ５
の表示データを、ラッチするだめのラッチ信号を発生す
る回路である。以上の回路によって構成されている。
ウントして、水平ドットクＥコック数をカウントする回
路。４ビツト・シフトレジスタ５は、シリアルに入って
くるビデオ信号ＶＤをパラレル信号に変換する回路。１
／４化カウンタ４は、前記、４ビツトシフトレジスタ５
の表示データを、ラッチするだめのラッチ信号を発生す
る回路である。以上の回路によって構成されている。
次に、動作について説明する１、水平同期信号、１１ｓ
ｙｃが、×軸表示制御回路１の単安定マルチバイブレー
ク９に入力される。単安定マルチバイブレータ９の出力
は、コンデンサ１／Ｉと、可変抵抗１５の時定数によっ
て決定される遅延時間だけ遅れて、“Ｏ″に立下がる。
ｙｃが、×軸表示制御回路１の単安定マルチバイブレー
ク９に入力される。単安定マルチバイブレータ９の出力
は、コンデンサ１／Ｉと、可変抵抗１５の時定数によっ
て決定される遅延時間だけ遅れて、“Ｏ″に立下がる。
また、フリップフロップ回路１０は、リセットされてい
るのでＮＯＲ回路１２の出力は、′１”に立上がる。Ｙ
軸表示制御回路２もまた、同様の構成になって４３つ、
！Ｉ！直同期信号Ｖｓｙｃの入力俊、遅延時間の「れを
伴って、ＡＮＤ回路１７に、°“１″を出力する。それ
故に、Ｘ軸表示制御回路１とＹ軸表示制御回路２の出力
が１″に一致してから、八Ｎ ＋）回路１７【よ、クロ
ック信号ＣＫを出力する。バリアプルドツトカウンタ３
は、このクロック信号ＣＫをカウントする。バリアプル
カウンタ３のカウント値を６４０に設定している場合、
６４０発目０クロック信号によりキャリー信号ＣＬ１を
発生する。このキャリー信＋：′ｉＣＬ ＋は、フリッ
プフロップ回路１０に入力される。そのためフリップフ
ロップ回路１０の出力は、１１１１＃になるので、ＡＮ
Ｄ回路１７Ｇよ、クロック信号ＣＫの出力を停止する。
るのでＮＯＲ回路１２の出力は、′１”に立上がる。Ｙ
軸表示制御回路２もまた、同様の構成になって４３つ、
！Ｉ！直同期信号Ｖｓｙｃの入力俊、遅延時間の「れを
伴って、ＡＮＤ回路１７に、°“１″を出力する。それ
故に、Ｘ軸表示制御回路１とＹ軸表示制御回路２の出力
が１″に一致してから、八Ｎ ＋）回路１７【よ、クロ
ック信号ＣＫを出力する。バリアプルドツトカウンタ３
は、このクロック信号ＣＫをカウントする。バリアプル
カウンタ３のカウント値を６４０に設定している場合、
６４０発目０クロック信号によりキャリー信号ＣＬ１を
発生する。このキャリー信＋：′ｉＣＬ ＋は、フリッ
プフロップ回路１０に入力される。そのためフリップフ
ロップ回路１０の出力は、１１１１＃になるので、ＡＮ
Ｄ回路１７Ｇよ、クロック信号ＣＫの出力を停止する。
一方、ビデオ信号ＶＤは、前記、ＡＮＤ回路１７の出力
をシフト・クロックとする４ビツト・シフトレジスタ５
に入力される。それ故に、クロック信号が入力される毎
に、データは、シフトされて取り入れられる。又、１／
４化カウンタ４は、ＡＮＤ回路１７のクロック信号を入
力とする分周回路であり、クロック信号の４発目に、キ
ャリー信号ＣＬ ２を発生する。このキャリー信号ＣＬ
２は、前記、４ビツト・シフトレジスタ５のデータをラ
ッチする。
をシフト・クロックとする４ビツト・シフトレジスタ５
に入力される。それ故に、クロック信号が入力される毎
に、データは、シフトされて取り入れられる。又、１／
４化カウンタ４は、ＡＮＤ回路１７のクロック信号を入
力とする分周回路であり、クロック信号の４発目に、キ
ャリー信号ＣＬ ２を発生する。このキャリー信号ＣＬ
２は、前記、４ビツト・シフトレジスタ５のデータをラ
ッチする。
ラッチされた４ビツトのビデオデータＤｏ〜Ｄ３は、４
ビツト・シフトレジスタより出力される。
ビツト・シフトレジスタより出力される。
前記、１／４化カウンタ４のキャリー信号ＣＬ ２は、
Ｄ型′ノリツブフロップ回路８によって、遅延されて、
液晶駆動回路のデータのシフトレジスタに対するシフト
クロック信；）Ｓ Ｃとして出力される。
Ｄ型′ノリツブフロップ回路８によって、遅延されて、
液晶駆動回路のデータのシフトレジスタに対するシフト
クロック信；）Ｓ Ｃとして出力される。
前記、バリアプルドツトカウンタ３のキャリー信号ＣＬ
＋は、Ｄ型フリップフロップ回路６により遅延され液晶
駆動回路の１ライン分のラッチ信ｇとして出力しＤを発
生する。
＋は、Ｄ型フリップフロップ回路６により遅延され液晶
駆動回路の１ライン分のラッチ信ｇとして出力しＤを発
生する。
垂直同期信号Ｖｓｙｃが入力されると、第１行の走査線
のデータである。ＮＯＲ回路２２に入力されるのでＮＯ
Ｒ回路２１の出力は、“１″にセットされる。前記、液
晶駆動信号のラッチ信号ＬＤは、Ｄ型フリップフロップ
回路７によってクロック信Ｑ ＣＫの半周期分避延され
て、ＮＯＲ回路２１に入力されるので、ＮＯＲ回路２１
の出力を“０″にリセットする。このＮＯＲ回路２１の
出力信号「［くＭは、液晶駆動回路のコモン側のスキャ
ンニング開始のデータ（フレーム信号）として、液晶駆
動回路に出力される。また、前記、ＮＯＲ回路２１の出
力Ｆ ＲＭは、フリップフロップ回路１１によって分周
され、１フレーム毎に、液晶駆動゛Ｍ圧の極性を反転し
、交流化駆動するための交流化駆動制ね；１信号Ｍを出
力する。
のデータである。ＮＯＲ回路２２に入力されるのでＮＯ
Ｒ回路２１の出力は、“１″にセットされる。前記、液
晶駆動信号のラッチ信号ＬＤは、Ｄ型フリップフロップ
回路７によってクロック信Ｑ ＣＫの半周期分避延され
て、ＮＯＲ回路２１に入力されるので、ＮＯＲ回路２１
の出力を“０″にリセットする。このＮＯＲ回路２１の
出力信号「［くＭは、液晶駆動回路のコモン側のスキャ
ンニング開始のデータ（フレーム信号）として、液晶駆
動回路に出力される。また、前記、ＮＯＲ回路２１の出
力Ｆ ＲＭは、フリップフロップ回路１１によって分周
され、１フレーム毎に、液晶駆動゛Ｍ圧の極性を反転し
、交流化駆動するための交流化駆動制ね；１信号Ｍを出
力する。
（発明の効果）
以上、述べたように、本発明によれば、ＣＲＴディスプ
レイのインターフェース信号を用いて、回路構成が、極
めて簡単な、かつコストが安い、ＣＲＴディスプレイに
コンパチブルな液晶表示装置のインターフェース回路が
構成できる。また、液晶駆動回路も従来と同一のものが
使用できるなど多大な効果を有するものである。
レイのインターフェース信号を用いて、回路構成が、極
めて簡単な、かつコストが安い、ＣＲＴディスプレイに
コンパチブルな液晶表示装置のインターフェース回路が
構成できる。また、液晶駆動回路も従来と同一のものが
使用できるなど多大な効果を有するものである。
図は、本発明の一実施例を示す図である。
１・・・Ｘ軸表示制御回路
２・・・Ｙ軸表示制御回路
３・・・バリアゾルカウンタ
Claims (1)
- 液晶表示装置のインターフェース回路において、水平同
期信号を入力し、表示データとの時間的なタイミングを
とるＸ軸表示制御回路、垂直同期信号を入力し、Ｙ軸方
向における表示データとの時間的なタイミングをとるＹ
軸表示制御回路、及びドットクロック信号を計数するド
ットカウンタ回路、シリアルな、ビデオ信号をパラレル
信号に変換するためのＳ／Ｐ変換回路、前記、Ｘ軸表示
制御回路とＹ軸表示制御回路の出力が一致したときドッ
トクロック信号を発生する手段、ドットクロック信号を
分周する分周回路により構成され、上記、Ｓ／Ｐ変換回
路、分周回路、ドットカウンタ回路の出力によって、液
晶表示装置を駆動するに必要なタイミング信号を発生す
ることを特徴とするインターフェース回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61096313A JPS62251794A (ja) | 1986-04-25 | 1986-04-25 | 液晶表示装置のインタ−フエ−ス回路 |
| EP87303469A EP0244978B1 (en) | 1986-04-25 | 1987-04-21 | Interface, for example for a liquid crystal display device |
| DE19873782450 DE3782450T2 (de) | 1986-04-25 | 1987-04-21 | Interface, zum beispiel fuer eine fluessigkristallanzeige. |
| KR1019870003957A KR950003980B1 (ko) | 1986-04-25 | 1987-04-24 | 인터페이스 |
| CN198787103505A CN87103505A (zh) | 1986-04-25 | 1987-04-25 | 薄型显示器的接口设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61096313A JPS62251794A (ja) | 1986-04-25 | 1986-04-25 | 液晶表示装置のインタ−フエ−ス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62251794A true JPS62251794A (ja) | 1987-11-02 |
| JPH0476479B2 JPH0476479B2 (ja) | 1992-12-03 |
Family
ID=14161535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61096313A Granted JPS62251794A (ja) | 1986-04-25 | 1986-04-25 | 液晶表示装置のインタ−フエ−ス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62251794A (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5859490A (ja) * | 1981-10-06 | 1983-04-08 | 株式会社東芝 | 表示制御装置 |
| JPS5888788A (ja) * | 1981-11-24 | 1983-05-26 | 株式会社日立製作所 | 液晶表示装置 |
| JPS5940693A (ja) * | 1982-08-31 | 1984-03-06 | 株式会社東芝 | 表示制御装置 |
| JPS6012581A (ja) * | 1983-07-04 | 1985-01-22 | 松下電器産業株式会社 | 表示装置 |
| JPS60250396A (ja) * | 1984-05-26 | 1985-12-11 | 富士通株式会社 | 液晶表示制御集積回路装置 |
| JPS6180195A (ja) * | 1984-09-27 | 1986-04-23 | エイマ−電子株式会社 | ビデオ信号受信回路 |
-
1986
- 1986-04-25 JP JP61096313A patent/JPS62251794A/ja active Granted
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5859490A (ja) * | 1981-10-06 | 1983-04-08 | 株式会社東芝 | 表示制御装置 |
| JPS5888788A (ja) * | 1981-11-24 | 1983-05-26 | 株式会社日立製作所 | 液晶表示装置 |
| JPS5940693A (ja) * | 1982-08-31 | 1984-03-06 | 株式会社東芝 | 表示制御装置 |
| JPS6012581A (ja) * | 1983-07-04 | 1985-01-22 | 松下電器産業株式会社 | 表示装置 |
| JPS60250396A (ja) * | 1984-05-26 | 1985-12-11 | 富士通株式会社 | 液晶表示制御集積回路装置 |
| JPS6180195A (ja) * | 1984-09-27 | 1986-04-23 | エイマ−電子株式会社 | ビデオ信号受信回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0476479B2 (ja) | 1992-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0295802B1 (en) | Liquid crystal display device | |
| JP2799095B2 (ja) | 液晶表示器駆動装置 | |
| US4556880A (en) | Liquid crystal display apparatus | |
| JP2001092424A (ja) | 電気光学装置及びそれを用いた電子機器並びに表示駆動ｉｃ | |
| US5153574A (en) | Interface for a thin display | |
| JPH0643826A (ja) | 平板型画像表示装置 | |
| JPS63304228A (ja) | 液晶表示装置 | |
| JPS62251794A (ja) | 液晶表示装置のインタ−フエ−ス回路 | |
| JP2634866B2 (ja) | 液晶表示装置 | |
| JPS62251798A (ja) | カラ−液晶表示装置のインタ−フエ−ス回路 | |
| JP2571924B2 (ja) | 表示装置のインタ−フエ−ス回路 | |
| JP2634794B2 (ja) | 液晶駆動装置 | |
| JP2001109439A (ja) | 液晶パネルの走査電極駆動回路と駆動方法 | |
| JPH01231095A (ja) | 表示インターフェイス | |
| JPS63232772A (ja) | ビデオ信号のインタフエ−ス回路 | |
| JPS62280897A (ja) | 液晶表示装置 | |
| JP2617101B2 (ja) | カラー液晶表示装置 | |
| JPH0654420B2 (ja) | 液晶表示装置のインタ−フエ−ス回路 | |
| JPS60209790A (ja) | 表示装置 | |
| JP2569476B2 (ja) | 液晶駆動表示方式 | |
| JP2642970B2 (ja) | シフトレジスタ回路 | |
| JPS62280898A (ja) | カラ−液晶表示装置のインタ−フエ−ス回路 | |
| JPS63170694A (ja) | 平面型表示装置のインタ−フエイス回路 | |
| KR890007638Y1 (ko) | Lcd 콘트롤러의 드라이브 선택신호 발생회로 | |
| JPS6255697A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |