JPS61149988A - Ｃｒｔ表示における画面位置設定方式 - Google Patents
Ｃｒｔ表示における画面位置設定方式Info
- Publication number
- JPS61149988A JPS61149988A JP59272042A JP27204284A JPS61149988A JP S61149988 A JPS61149988 A JP S61149988A JP 59272042 A JP59272042 A JP 59272042A JP 27204284 A JP27204284 A JP 27204284A JP S61149988 A JPS61149988 A JP S61149988A
- Authority
- JP
- Japan
- Prior art keywords
- address
- multiplexer
- flip
- output
- data bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はＣＲＴ表示装置に於て、表示画面をＣＲＴ＠の
中央に表示するための方式に関する。
中央に表示するための方式に関する。
従来は例えば１２８０ドツトＸ １０２４ドツトの表示
領域のめるモニタ（ＣＲＴ表示装置）に１０２４ドツト
Ｘ １０２４ドツトの領域で示すようなソフトウェアで
作られた画を表示したとき、モニタに表示される画は第
３図に示すように通常は左端によってしまい中央に表示
できない欠点かラシ、これを補うにはソフトウェアの大
幅な改造が必要となるほか、それによフ以前のソフトウ
ェアをそのままでは使用できなくする欠点がめった。
領域のめるモニタ（ＣＲＴ表示装置）に１０２４ドツト
Ｘ １０２４ドツトの領域で示すようなソフトウェアで
作られた画を表示したとき、モニタに表示される画は第
３図に示すように通常は左端によってしまい中央に表示
できない欠点かラシ、これを補うにはソフトウェアの大
幅な改造が必要となるほか、それによフ以前のソフトウ
ェアをそのままでは使用できなくする欠点がめった。
本発明は上記問題点をハードウェアによシ処理し解決す
ることを目的とする。
ることを目的とする。
本発明では表示画面の始点終点となるＸアドレスにバイ
アスアドレスを与えるマルチプレクサと加算器等による
ハードウェアを導入することにより画面をＣＲＴ面の中
央に移動できるようにしてその目的を達成したものでろ
る。
アスアドレスを与えるマルチプレクサと加算器等による
ハードウェアを導入することにより画面をＣＲＴ面の中
央に移動できるようにしてその目的を達成したものでろ
る。
第１図は本発明を実施するための回路構成例を示すブロ
ック図でらる。同図において、（１）は表示がノーマル
モードか変換モードかを記憶するフリップフロップ、（
２）はフリップフロップ（１）の出力に応じアドレスバ
イアス、この例では１１００ か１０００′のいずれか
一方を選択するマルチプレクサ、（３）Ｆｉマルチグレ
クサ（２）の出力とデータバス（４）上に出力される始
点Ｘアドレスとを加算する加算器、（５）（６） （７
） （８）はそれぞれ始点Ｘ 、 Ｙ、終点Ｘ。
ック図でらる。同図において、（１）は表示がノーマル
モードか変換モードかを記憶するフリップフロップ、（
２）はフリップフロップ（１）の出力に応じアドレスバ
イアス、この例では１１００ か１０００′のいずれか
一方を選択するマルチプレクサ、（３）Ｆｉマルチグレ
クサ（２）の出力とデータバス（４）上に出力される始
点Ｘアドレスとを加算する加算器、（５）（６） （７
） （８）はそれぞれ始点Ｘ 、 Ｙ、終点Ｘ。
Ｙのアドレスを記憶するレジスタである。
次に動作を説明する。先ず、フリップ７０ツブ（υがセ
ット状態すなわち変換モードについて説明する。外部よ
う変換モードを示すデータ（ａ）とクロック（ＯＫ）が
入力されてフリップ７四ツブ（１）がセット状態となる
。これによシマルテプレクサはアドレスバイアス例えば
″１００ の値を選択する。
ット状態すなわち変換モードについて説明する。外部よ
う変換モードを示すデータ（ａ）とクロック（ＯＫ）が
入力されてフリップ７四ツブ（１）がセット状態となる
。これによシマルテプレクサはアドレスバイアス例えば
″１００ の値を選択する。
次に外部からデータバス（４）へ始点のＸアドレスが出
力される。それと同期し始点Ｘアドレスロード信号ら）
が出力される。データバス（４）からの始点Ｘアドレス
はマルチプレクサ（２）の出力と加算器（３）によシ加
算され、前記始点Ｘアドレスロード信号ら）により始点
Ｘアドレスレジスタ（５） ＶＣラッチされる。
力される。それと同期し始点Ｘアドレスロード信号ら）
が出力される。データバス（４）からの始点Ｘアドレス
はマルチプレクサ（２）の出力と加算器（３）によシ加
算され、前記始点Ｘアドレスロード信号ら）により始点
Ｘアドレスレジスタ（５） ＶＣラッチされる。
始点Ｙアドレスは加算器（３）を介さずにレジスタ（６
）に入力されておシ、始点Ｘアドレスロード信号（ｃｌ
によ）データバス（４）上のＹアドレスが始点Ｘアドレ
スレジスタ（６） ［ラッチされる。終点Ｘアドレスは
始点Ｘアドレスと同様にデータバス１４）のデータと１
１００ が加算され、終点Ｘアドレスロード信号Ｇｄ）
Ｋよル終点Ｘアドレスレジスタ（７）にラッチされる。
）に入力されておシ、始点Ｘアドレスロード信号（ｃｌ
によ）データバス（４）上のＹアドレスが始点Ｘアドレ
スレジスタ（６） ［ラッチされる。終点Ｘアドレスは
始点Ｘアドレスと同様にデータバス１４）のデータと１
１００ が加算され、終点Ｘアドレスロード信号Ｇｄ）
Ｋよル終点Ｘアドレスレジスタ（７）にラッチされる。
終点Ｘアドレスは終点Ｘアドレスロード信号（ｅ） Ｋ
よシデータバス〔４）上のデータが終点Ｘアドレスレジ
スタ（８）にラッチされる。このようにＸアドレス側の
みにバイアスをかけてリフレッシュメモリにライトする
。これによシ第２図に示すようにＣＲＴ面の中央に表示
される。
よシデータバス〔４）上のデータが終点Ｘアドレスレジ
スタ（８）にラッチされる。このようにＸアドレス側の
みにバイアスをかけてリフレッシュメモリにライトする
。これによシ第２図に示すようにＣＲＴ面の中央に表示
される。
次にノーマルモードについて説明する。このモードの場
合、まず、フリップフロップ（１）をリセット状態にす
る。これによシマルチプレクサ（２）は’ｏｏｏ’を出
力する。即データバス（４）上のデータと ００加算に
なシ、Ｘアドレスに対してバイアスがかからなりことに
な）、ノーマルモードが実行される。
合、まず、フリップフロップ（１）をリセット状態にす
る。これによシマルチプレクサ（２）は’ｏｏｏ’を出
力する。即データバス（４）上のデータと ００加算に
なシ、Ｘアドレスに対してバイアスがかからなりことに
な）、ノーマルモードが実行される。
以上は１２８０ドツトＸ １０２４ドツトモニタについ
て説明したがこれに制約されるものではなく、広く、各
種のモニタ例えば１２８０ドツトＸ １２８０ドツトモ
ニタなどにも適用できるものである。
て説明したがこれに制約されるものではなく、広く、各
種のモニタ例えば１２８０ドツトＸ １２８０ドツトモ
ニタなどにも適用できるものである。
本発明は以上のようになるものであって、新モニタが開
発されても、既存のソフトウェアが使用できて、表示さ
れる画面をＣＲＴ面の中央にくるようにできる効果がら
る。
発されても、既存のソフトウェアが使用できて、表示さ
れる画面をＣＲＴ面の中央にくるようにできる効果がら
る。
第１図は本発明を実施するための回路構成例を示すブロ
ック図、第２図は本発明を実施された画面例を示す平面
図、第３図は従来方法による画面例を示す平面図である
。 １：フリップフロップ、２：マルチプレクサ、３：加算
器、 ４：データバス、 ５．６，７，８ ニアドレスラッチレジスタ、ａ：モー
ド変換データ、 ｂ、ｃ、ｄ、ｅ”アドレスロード信号。
ック図、第２図は本発明を実施された画面例を示す平面
図、第３図は従来方法による画面例を示す平面図である
。 １：フリップフロップ、２：マルチプレクサ、３：加算
器、 ４：データバス、 ５．６，７，８ ニアドレスラッチレジスタ、ａ：モー
ド変換データ、 ｂ、ｃ、ｄ、ｅ”アドレスロード信号。
Claims (1)
- ＣＲＴ画面表示の始点及び終点のＸ、Ｙ座標位置を指示
する各アドレスを保持する各アドレスラッチと、表示が
ノーマルモードか変換モードかを記憶するフリップフロ
ップと、このフリップフロップの出力に応じてバイアス
アドレスを出力するマルチプレクサと、このマルチプレ
クサのバイアスアドレスを一方の入力としアドレスデー
タバス上のＸアドレスを他方の入力とする加算器とを有
し、この加算器の出力を前記始点及び終点のＸアドレス
ラッチのデータとして入力し、前記アドレスデータバス
上のＹアドレスを前記始点及び終点のＹアドレスラッチ
のデータとして入力しそれらの各アドレスラッチをそれ
ぞれのアドレスロード信号により制御することを特徴と
するＣＲＴ表示における画面位置設定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59272042A JPS61149988A (ja) | 1984-12-25 | 1984-12-25 | Ｃｒｔ表示における画面位置設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59272042A JPS61149988A (ja) | 1984-12-25 | 1984-12-25 | Ｃｒｔ表示における画面位置設定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61149988A true JPS61149988A (ja) | 1986-07-08 |
Family
ID=17508307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59272042A Pending JPS61149988A (ja) | 1984-12-25 | 1984-12-25 | Ｃｒｔ表示における画面位置設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61149988A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01302488A (ja) * | 1988-02-10 | 1989-12-06 | Tamura Electric Works Ltd | 硬貨検査装置 |
-
1984
- 1984-12-25 JP JP59272042A patent/JPS61149988A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01302488A (ja) * | 1988-02-10 | 1989-12-06 | Tamura Electric Works Ltd | 硬貨検査装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63153583A (ja) | 表示装置 | |
| JPS60225887A (ja) | Ｃｒｔデイスプレイ装置 | |
| JPS61149988A (ja) | Ｃｒｔ表示における画面位置設定方式 | |
| JPS63131176A (ja) | 画像表示装置 | |
| JPH0215425Y2 (ja) | ||
| JPS59178487A (ja) | デイスプレイ装置 | |
| JPS60251431A (ja) | メモリ表示装置 | |
| JPS61138294A (ja) | ビデオｒａｍアクセス制御方式 | |
| KR890006187Y1 (ko) | 비디오 램의 데이터 기입회로 | |
| JPS6111803Y2 (ja) | ||
| JPS62113193A (ja) | 記憶回路 | |
| JP2562824Y2 (ja) | 波形記憶装置 | |
| JPS635758B2 (ja) | ||
| JPS61272784A (ja) | 表示制御装置 | |
| JPS5810135U (ja) | 図形表示装置 | |
| JPS60220386A (ja) | フレ−ムメモリアクセス方式 | |
| JPS63175885A (ja) | Ｃｒｔ表示装置の表示メモリクリア方式 | |
| JPS58224380A (ja) | ビデオメモリクリア回路 | |
| JPS6184686A (ja) | 画像情報転送装置 | |
| JPS58102290A (ja) | 文字表示制御回路 | |
| JPS61239293A (ja) | 表示装置 | |
| JPH023853A (ja) | Ｃｐｕのインタフェース方法 | |
| JPS59167899A (ja) | ダイナミツク・ランダム・アクセス・メモリのリフレツシユ方法 | |
| JPS60173586A (ja) | カ−ソル表示制御方式 | |
| JPS6298390A (ja) | デイスプレイ装置 |