JPS6193494A - 表示色制御装置 - Google Patents

表示色制御装置

Info

Publication number
JPS6193494A
JPS6193494A JP59214534A JP21453484A JPS6193494A JP S6193494 A JPS6193494 A JP S6193494A JP 59214534 A JP59214534 A JP 59214534A JP 21453484 A JP21453484 A JP 21453484A JP S6193494 A JPS6193494 A JP S6193494A
Authority
JP
Japan
Prior art keywords
display color
selection signal
display
vertical
horizontal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59214534A
Other languages
English (en)
Inventor
博 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59214534A priority Critical patent/JPS6193494A/ja
Publication of JPS6193494A publication Critical patent/JPS6193494A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、オフィスコンピュータ、パーソナルコンピュ
ータの表示機能の向上を図った表示色制御装置に関する
ものである。
従来例の構成とその問題点 従来、カラー表示機能として表示色をビデオメそりの読
出し側で制御するパレットカラ一方式が    −ある
以下に従来の表示色制御装置の一例として・(レットカ
ラ一方式について説明する。
第1図はパーソナルコンピュータの構成を示すものであ
り、10は中央処理装置(以下CPUと称す。)、20
は3種類のカラービット信号や同期信号を発生するビデ
オ発生部であり、その中にはビデオメモリも含まれる。
21.22.23はそれぞれ第1カラートツド信号、第
2カラートッド信号。
第3カラートツド信号であり、ビデオ発生部20から読
出されたカラー表示のだめの信号である。
24は同期信号であり、水平、垂直の同期信号を含んで
いる。100は表示色制御装置であり、第1〜第3カラ
ートツド信号21,22.23が赤色出力信号134.
緑色出力信号135.青色出力信号136に対しどんな
組み合わせで対応するかを決める。その組み合わせはC
PU10からのCPUバス11によりあらかじめ設定さ
れる。
3oはディスプレイ部であり、カラー画像を表示する。
第1図に示すパーソナルコンピュータの構成をもとに、
表示色制御装置100の機能を説明する。
ビデオ発生部20にはあらかじめCPU10によりカラ
ー画像が書き込まれている。そのカラー画像に対応して
第1〜第3カラートツド信号21゜22.23が読み出
され、表示色制御装置10’0に入力される。表示色制
御装置100にはパレットレジスタと呼ばれる3ビツト
構成の記憶部(以下レジスタとする。)が8個あり、各
レジスタにはcptz Oから表示色の設定がされてい
る。上記8@のレジスタの出力は赤色出力信号134゜
緑色出力信号135.青色出力信号136となり、8個
のうちどのレジスタが選択されるかは第1〜第3カラー
ドノド信号21,22.i3により決まる。すなわち、
第1〜第3カラートツド信号21.22.23が例えば
’1,0.0”という論理の場合に選択される上記パレ
ットレジスタが赤色“′0”、緑色パ1 ”、青色” 
o ”と設定済みであれば、第1〜第3カラートツド信
号21゜22.23が°’1,0.0″で読み出された
場合には緑色ドツトがディスプレイ30上に表示される
上述の機能を第2図に示すカラー画像表示例でさらに説
明する。第2図aにはあらかじめ表示色制御装置100
に所定の表示色を設定した状態のまま、すなわち変更前
の表示例である。第2図すは変更後の表示例である。そ
の変更とは、前述のパレットレジスタに変更前の青が白
に、赤が黄に、緑が赤に、白が黒に対応するように設定
し直したことである。上述の機能により瞬時にして、第
2回器の表示色の組み合わせから、第2図すの表示色の
組み合わせに変更することが出来る。
第3図に表示色制御装置1oOの従来例の構成を示す。
110はレジスタ選択部であり、第1〜第3カラートツ
ド信号の論理からパレットレジスタ中の1個を選択する
。パレットレジスタの読出し時と書込み時は選択信号を
切換えているため、2本×8組の出力がある。120は
パレットレジスタであり、赤色R1〜R8,緑色01〜
G8゜青色81〜B8の3ビット/ルジスタ×8レジス
タ構成となっている。各ビットにはCPU10からデー
タ設定が可能である。パレットレジスタ120の赤色出
力R1φ〜R86,緑色出カG10〜G86.青色出力
B1o−Bsδは各々赤色論理和部131.緑色論理和
部132.青色論理和部133で論理和され、各々赤色
出力134.緑色出力135.青色出力136となる。
前述の例として第1〜籠3カラートツド信号21.22
,23が“1,0,0”であシ、パレットレジスタ12
oの第2番目のレジスタの赤色ビットR2,緑色ビット
G2.青色ビットB2に” 0 、1 、 O”が設定
されているとする。レジスタ選択部110はパレットレ
ジスタ120の第2番目を選択し、レジスタの内容が読
み出され、緑色出力135のみ1 ”として出力され、
表示される。
しかしながら、上述の構成では画面全体の表示色の制御
であり、画面分割時の各10ツク毎の表示色の制御など
は不可能であった一 発明の目的 本発明は上記従来の問題点を解消するもので、一般にマ
ルチウィンドウなどと呼ばれている画面分割時、各画面
ブロック単位にパレットカラーを制御出来る表示色制御
装置を提供することを目的とする。
発明の構成 本発明は表示色艶・境部群と、水平選択信号全生部群と
、垂直選択信号全生部群とを備えた表示色制御装置であ
り、水平選択信号と垂直選択信号の論理積結果で前記表
示色記憶部群のうち少なくとも1個の表示色記憶部を選
択する手段によシ、画面分割時の各画面ブロック毎に表
示色を制御することのできるものである。
実施例の説明 第4図は本発明実施例における表示制御装置のブロック
図を示すものである。第4図において、11はCPUと
データの送受を行なうCPUバスである。210は水平
走査方向の走査位置を示す水平アドレス発生回路であり
、基本クロック26を計数し、水平同期信号26でリセ
ットされ、水平アドレス211を発生する。220は垂
直走査方向の走査位置を示す垂直アドレス発生回路であ
り、水平同期信号26を計数し、垂直同期信号27でリ
セy)され、垂直アドレス221を発生する。230は
指定された水平走査区間を検出する第1水平選択信号発
生部であり、CPUパス11より設定された水平走査区
間と水平アドレス211とを比較し、第1水平選択信号
231を発生する。第1水平選択信号発生部230は第
1水平開始検出部232と第1水平終了検出部233と
フリップフロップ234とで構成され、指定された水平
走査区間の水平開始位置を第1水平開始検出部232に
より検出し、原子終了位置を第1水平終了検出部233
により検出する。240は指定された垂直走査区間を検
出する第1垂直選択信号発生部であり、CPUバス11
より設定された垂直走査区間と垂直アドレス221とを
比較し、第1垂直選択信号241を発生する。第1垂直
選択信号発生部240は、第1垂直開始検出部242と
第1垂直終了検出部243とフ1)ツブフロップ244
とで構成される。指定された垂直走査区間の垂直開始位
置を第1垂直開始検出部242により検出し、垂直終了
位置を第1垂直終了検出部243により検出する。24
6は論理積回路であり、第1水平選択信号231と第1
垂直選択信号241との論理積を″とり、第1選択信号
246を出力する。上述の第1水平選択信号発生部23
0、第1垂直選択信号発生部240と同様の回路が第2
、第3・・・・・・・・・第Nと続き、第N水平選択信
号発生部250、第N垂直選択信号発生部260を備え
ており、第N選択信号261を発生する。すなわちマル
チウィンドウの画面最大分割数はN画面となる。271
は表示色の記憶部を8個有する第1表示色記憶部であり
、内部構成は第3図に示す従来例の表示色制御装置全体
と同一である。機能も同様の機能であり、第1〜第3カ
ラードツト信と 号21,22,23を入ガ1、この3ビツトにより第1
表示色記憶部271内部の8個のレジスタのうち1個が
選択される。選択されたレジスタが読み出され、赤、緑
、青の色信号が出力される。
ただし、上述の色信号が出力されるのは第1選択信号が
出力され、第1表示色記憶部271が出力許可状態とな
ったときのみである。第1表示色記憶部271と同様の
機能を持った第2表示色記憶部272から第N表示色記
憶部273まであり、各々は第1〜第N水平選択信号発
生部、第1〜第N垂直選択信号発生部に対応している。
上述の第1〜第N表示色記憶部の出力は論理和回路27
4゜275.276に入力され、赤色出力信号134゜
緑色出力信号135.青色出力信号136としてディス
プレイ3oへ出力される。
以上のように構成された本実施例の表示色制御装置につ
いて、以下その動作を説明する。
第5図に画面分割表示例を示す。第6図において、31
は画面全体、32は第1画面ブロックであり、表示点3
7を第1水平開始位置および第1垂直開始位V〔、表示
点38を第1水平終了位置、表示点39を第1垂直終了
位置とする。同様に33は第2画面ブロック、34は第
3画面ブロック、35は第4画面ブロック、36は第5
画面ブロックである。
第5図の表示例での本発明実施例の動作は次のとおりで
ある。まず画面分割数は” 5 ”のため、第4図の第
1水平選択信号発生部230〜第5水平選択信号発生部
、第1垂直選択発生部240〜第5垂直選択信号発生部
を有効とする。第1水平選択信号発生部230.第1垂
直選択信号発生部240は第1画面ブロック32の領域
を決める。
そのため、第1水平開始検出部232には表示点37の
アドレスを設定し、第1水平終了検出部233には表示
点38、第1垂直開始検出部242には表示点37、第
1垂直終了検出部243には表示点39のアドレスを設
定する。上述の設定されたアドレスに対し、水平アドレ
ス211の数値が一致したとき、第1水平開始検出部2
32からはフリップフロップ234をセットする信号が
出力され、第1水平終了検出部233からはりセットさ
れる信号が出力される。したがって、フワッブフロップ
234の出力である第1水平選択信号231は、第6図
の表示点37と38の水平走査期間中、論理゛1“を出
力する。同様に設定されたアドレスに対し、垂直アドレ
ス221の数値が一致したとき、第1垂直開始検出部2
42からはフリップフロツプ244をセットする信号が
出力され、第1垂直終了検出部243からはリセットす
る信号が出力される。したがってフリップフロップ24
4の出力である第1垂直選択信号241は第5図の表示
点37と39の垂直走査期間中、論理“′1゛を出力す
る。さらに、上述の第1水平選択侶号231と第1垂直
選択信号241は論理積回路245で論理積され、第1
選択信号246は第6図の表示点37.38.39で囲
まれた水平、垂直走査期間中のみ論理“1゛となる。
第1選択信号246が論理パ1゛のとき、第1表示色記
憶部271が選択され、出力許可状態となる。出力許可
状態の表示色記憶部271は次のように動作する。ビデ
オ発生部20から発生された第1へ第3カラートツド信
号21,22.23は第1画面10ツクの内容として、
第1表示色記憶部271へ入力され、第1表示色記憶部
271内の8個のパレットレジスタのうち1個を選択す
る。8個のパレットレジスタは既述のとおり、3ビット
/ルシスタ構成のレジスタ群であす、例えば第6図のパ
レットカラー表のような組み合わせに設定出来る。上述
のように第1画面ブロック32を表示中は、第1表示色
記憶部271により表示色が決まり、第6図のようにパ
レットレジスタに設定されていると、例えば、第1〜第
3カラードツト (cl 、C2,03)21..22
.23が“001”の場合、緑のドツトが表示される。
しかし、第4図に図示していないが、第1表示色記憶部
271の内容はCPU10により変更出来るため、変更
後は第6図のパレットコード表の内容とは異なる。第1
表示色記憶部271の内容を変更すると第1画面ブロッ
クの色の組み合わせが変わり、瞬時にして表示色が変わ
る。ただし、第1画面ブロックのみ変わり他の画面ブロ
ックは変化しない。
上述と同様に第2表示色記憶部272かも第5表示色記
憶部の各々は、第2画面ブロックから第6画面ブロック
の表示色を決定する。第1表示色記憶部から第6表示色
記憶部に各々異なる組合わせの表示色を設定しておくと
、第1〜第3カラートツド信号21,22.23が同一
内容であっても、各画面ブロックで異なる表示色となる
。したがって、各画面ブロック毎にパレットカラーを設
定出来、高度なカラー画像の処理が実現できる。
さらに、各水平選択信号発生部、各垂直選択信号発生部
に同一表示点が含まれる領域設定を行なった場合、すな
わち同一表示点で第1表示色記憶271から第N表示色
記憶部273までのうち2ヶ以上が選択される場合があ
る。このときに、各表示色記憶部の選択に優先順位を持
たせる等の手段により、制限のないカラーのマルチウィ
ンドウ機能が実現できる。
発明の効果 本発明の表示色記憶装置は表示色記憶部群と、水平選択
信号発生部と、垂直選択信号発生部群と、水平選択信号
と垂直選択信号の゛論理積結果で上記表示色記憶部群の
うち1つの表示色記憶部を選択する手段とを設けること
により、マルチウィンドウなどの画面分割時の各画面ブ
ロック毎に表示色を制御することができ、その実用的効
果は大きい。
【図面の簡単な説明】
81図はパーソナルコンビニル夕のブロック図、第2図
はカラー画像表示例を示す図、第3図は従来の表示色制
御装置のブロック図、第4図は本発明の一実施例におけ
る表示色制御装置のブロック図、第6図は画面分割表示
例を示す図、第6図はパレットカラー表を示す図である
。 21、’22.23・・・・・・第1−第Nカラートッ
ド信号、210・・・・・・水平アドレス発生回路、2
20・・・・・・垂直アドレス発生回路、230・・・
・・・第1水平選択信号発生部、240・・・・・・第
1垂直選択信号発生部、250・・・・・・第N水平選
択信号発生部、260・・・・・・第N垂直選択信号発
生部、271・・・・・・第1表示色記憶部、273・
・・・・・第N表示色記憶部。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 (0,)              <bノ区   
       Q(J  u の 第 5 因 第 6 図

Claims (1)

    【特許請求の範囲】
  1. 所定のアドレスに所定の表示色データが記憶可能で複数
    の表示色信号をアドレス入力とする記憶部を複数備えた
    表示色記憶部群と、水平走査期間中の複数の指定区間に
    水平選択信号を発する水平選択信号発生部群と、垂直走
    査期間中の複数の指定区間に垂直選択信号を発する垂直
    選択信号発生部群と、前記水平選択信号と垂直選択信号
    の論理積結果により前記表示色記憶部群のうち少なくと
    も1個の表示色記憶部を選択する手段とを有することを
    特徴とする表示色制御装置。
JP59214534A 1984-10-12 1984-10-12 表示色制御装置 Pending JPS6193494A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59214534A JPS6193494A (ja) 1984-10-12 1984-10-12 表示色制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59214534A JPS6193494A (ja) 1984-10-12 1984-10-12 表示色制御装置

Publications (1)

Publication Number Publication Date
JPS6193494A true JPS6193494A (ja) 1986-05-12

Family

ID=16657320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59214534A Pending JPS6193494A (ja) 1984-10-12 1984-10-12 表示色制御装置

Country Status (1)

Country Link
JP (1) JPS6193494A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6443456U (ja) * 1987-09-09 1989-03-15
JPH02309405A (ja) * 1989-05-24 1990-12-25 Hitachi Seiki Co Ltd 数値制御装置および数値制御装置の画面表示方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6443456U (ja) * 1987-09-09 1989-03-15
JPH02309405A (ja) * 1989-05-24 1990-12-25 Hitachi Seiki Co Ltd 数値制御装置および数値制御装置の画面表示方法

Similar Documents

Publication Publication Date Title
US4804948A (en) Video display control system
JP2579362B2 (ja) 画面表示装置
US5559533A (en) Virtual memory hardware cusor and method
JPS5991489A (ja) 表示装置
JPS6193494A (ja) 表示色制御装置
JP2845384B2 (ja) 画像処理装置
JPS5960488A (ja) カラ−グラフイツクメモリのデ−タ書き込み装置
JPS6139677B2 (ja)
JP2637519B2 (ja) データ転送制御装置
JPS5893097A (ja) 色切換回路
JPS6052438B2 (ja) カ−ソルの制御方式
JPS61190624A (ja) グラフイツク表示画面のハ−ドコピ−方式
JP2712452B2 (ja) 情報出力装置
SU1597896A1 (ru) Устройство дл отображени информации на экране телевизионного индикатора
JPH0418048Y2 (ja)
JP3077272B2 (ja) 画像表示方法
JPS612191A (ja) 表示画面の部分スクロ−ル回路
JPS60159888A (ja) 表示装置
JPS58184189A (ja) 色の変化によるブリンク方式
JPS61138294A (ja) ビデオramアクセス制御方式
JPS619691A (ja) 表示制御方式
JPH0224783A (ja) 画像表示装置
JPS60121492A (ja) ディスプレイ装置
JPH0230516B2 (ja)
JPH01276196A (ja) 画像表示制御装置