JPS6324290A

JPS6324290A - 画面合成回路

Info

Publication number: JPS6324290A
Application number: JP61166640A
Authority: JP
Inventors: 高島　重一
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-07-17
Filing date: 1986-07-17
Publication date: 1988-02-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明は、複数フレームを表示優先１（３位【従りて１
重ね合せて合成表示する画面合成回路に関する。

（従来の技術）近年、ビデオテックス等の画ｉ？、表示端末では。

複数のフレームを持ってこれらを重ね合せ表示する方式
や、カラｍ−ルックアップテーブルを使用して表示でき
る着色種類を多くする方式が採用され始めている。また
以上２つの方式を併用する方式もあり１画像メモリ出力
部の回路構成が増々複雑となる順向にある。

上記併用方式として例えば、ＣＡＰＴＡＩＮ　ＰＬＰＳ
（Ｐｒｅｓｅｎｔａｔｉｏｎ　Ｌｅｖｅｌ　Ｐｒｏｔｏ
ｃｏｌ　５ｙｎｔａｘ）方式がある。

この方式の端末では、コードで伝送される文字等の情報
を記憶するコードフレーム、図形を図形要素に分解して
一連のジオメトリツクコマンドで伝送される図形データ
を記憶するコマンド７レーム。

及び図形を画素単位に分解してパターンデータとして伝
送される図形データを記憶するフォトフレームの３枚の
フレームを持っている。この３枚のフレームには表示優
先順位があり、コードフレーム、コマンドフレーム、フ
ォトフレームＯ順１／Ｃすっている。表示シ先度が下位
のフレームは、上位のフレームで着色指定として「透明
」となっている部分のみに現れる。よりて、７オト７レ
ームが表示されるのは、コードフレーム及びコマンド７
レームがが同時に「透明」指定されている部分になる。

一方１着色指定はカラールックアップテーブル方式にな
っている。各フレームのメモリには直接原色信号が記憶
されているのではなく、各々のフレームに用意されてい
るカラールックアップテーブル（以下ＣＬＵＴという）
へのアドレス（以下エントリアドレスという）が記憶さ
れている。この場合、　各フレームのエントリアドレス
は４ビツトであり、２’　＝　１６種の着色指定が可能
である。ＣＬＵＴは１通常ランダムアクセスメモリ（以
下ＲＡＭという）で構成され、各エントリアドレスに対
し、赤（Ｒ）、緑（Ｇ）、實（Ｂ）の強さく輝度）が設
定されている。各原色が４ビツトで設定される場合には
。

色の種類として、　２’　Ｘ　２’　Ｘ　２’　＝　４
，０９６が可能で。

そのうちの１６種類が選択され使用されることになる。

複数フレームの場合、上述したように「透明」指定が必
要であるが１通常ＣＬＵＴに設定されたＲ２Ｏ，Ｂ信号
が全て＠Ｏ”の時に「透明」と割り当てる。

また、上記端末は、マイクロプロセッサ（以下ＭＰＵと
いう）により制御されており、電源投入時にＭＰＵが、
上述のＣＬＵＴに予め決められているデフォルト値を各
エントリアドレスに対する記憶番地に設定する。第２図
に示すＣＬＵＴのデフォルト値の場合、エントリアドレ
スが＠１０００”のトキ、Ｂ−。

Ｇ、Ｂ全てが＠０”で「透明」となる。

次に、上述した従来端末の画面合成動作を、第３図に示
す回路を参照して説明する。

コードフレーム、コマンドフレーム及びフォトフレーム
（図示せず）からＣＲＴの２スタースキヤンに同期して
出力される４ビツトデータ（すなわちエントリアドレス
）は、各々データセレクタ１０゜１１及び１２の一方側
に入力される。データセレクタ１０〜１２の他方り（ｊ
の入力は共通で、ＭＰＵのアドレスバスからのアドレス
データ４ビツトが入力している。こレラのセレクタ１０
〜１２は表示期間には各フレームからのエントリアドレ
スを、その他期間はカラー値を設定するためＭＰＵのア
ドレスを選択出力する。データセレクタ１０の出力は、
コードフレーム用のＣＬＵＴである几ＡＭ２０ａ〜２０
Ｃのアドレス入力端子に共通に供給される。また、デー
タセレクタ１１．１２の出力は、夫々コマンドフレーム
及びフォトフレーム用のＣＬＵＴであるＲＡＭ２１ａ　
〜２１ｃ。

２２ａ〜２２Ｃのアドレス入力端子シζ共通に供給され
る。これらのＲＡＭ　２０〜２２は全て４ビツト×１６
ワード構成であり、ａには几成分、ｂにはＧ成分、Ｃに
はＢ成分が、非表示期間１ｃＭＰＵによって夫々設定さ
れている。

ＣＬＵＴ用ＲＡＭ　２０ａ　〜２０ｃの各４ビツト出力
ＣＲＩＣＧ、　ＣＢは更に、透明指定検出回路力及びラ
ッチ回路４０８〜４０ＣＫ入力する。同様にＣＬＵＴ用
Ｒ店２１１〜２１Ｃ、２２８〜２２Ｃの各ビット出力は
夫々透明指定検出回路３１．３２及びラッチ回路４１ａ
〜４１Ｃ９４２ａ〜４２Ｃに入力する。

透明指定検出回路３０〜３２は負論理の１２人カアンド
ゲートから成る同一回路であり、１２本の入力が全て＠
Ｏ”の時のみ、その出力に１１′″が得られるように構
成されている。

透明指定検出回路３０〜３２各々の出力ＣＴＲＰ　。

ＭＴＲＰ、ＰＴＲＰは、対応するラッチ回路５０〜５２
に入力する。ここで、ラッチ回路４０−’４２　、５０
〜５２のラッチクロックは、全て共通で表示クロックＣ
Ｐである。これは、　ＣＬＵＴ用ＲＡＭ　２０〜ｎ及び
透明検出回路３０〜３２で出力信号のタイミングが遅延
し。

不揃いになるのを修正するのに必要となるものである。

ラッチ回路５０〜５２の各出力ＣＴ几Ｐ、　ＭＴＲＰ、
　ＰＴＲＰは更にフレーム選択回路（イ）に入り、フレ
ーム選択回路ωは３植の選択信号ＳＣ，８Ｍ、　ＳＰの
いずれか一つを発生する。選択信号ＳＣは、上記ラッチ
回路４０１〜４０Ｃ出力を入力とする３ステートバツフ
ア７０８〜７０Ｃの出力制御端子に共通に入力し、同様
ＫＪ択信号８．Ｍ、　ＳＰ　ハ、　ラｙ　ｆ回路４１ａ
　〜４１１：、　４２２〜４２Ｃ出力を夫々入力とする
３ステートバツフア７１８〜７１Ｃ、７２ａ〜７２Ｃの
出力制御端子に共通に入力する。４！ｒ３ステートバツ
フア７０〜７２は、その出力制御端子のレベルがヒにな
った時のみ活性（アクティブ）になり、その他はノ）イ
インピーダンス状態となるものである。

上記フレーム選択回路印は、各フレームの表示優先ｊ＠
位及び各フレームからの透明指定信号ＣＴＲＰ。

ＭＴＲＰ、　Ｐ’ｒＲＰに従って、表示フレームを決定
するもので、以下の論理式を満足する回路により構成さ
れる。

５Ｃ＝ＣＴＲＰ　　　　　　　　　　　・・・・・・　
（１）８Ｍ＝ＣＴＲＰ・ＭＴＲＰ　　　　　　・・・・
・・　（２）ＳＰ　＝　ＣＴＲＰ　−ＭＴＲＰ　−ＰＴ
ＲＰ　　　・・・・・・　（３）つまり２表示優先順位
が下位のフレームは、上位のフレームが透明のときに限
って表示されることになる。

上記３ステートバツフア７０〜７２の各々ビット対応す
る出力は、ワイヤードオア接続され、さらに表示クロッ
クＣＰをラッチパルスとするラッチ回路８０〜８２に入
力される。表示クロックＣＰ毎にフレーム選択されてバ
ッファ７０〜７２のいずれか１組から出力される几成分
、Ｇ成分、Ｂ成分のディジタルデータは、上記ラッチ回
路８０〜８２で表示クロックＣＰＫタイミングを合わさ
れ、　Ｄ／Ａ変換器９０〜９２に入力する。このＤ／Ａ
変換器９０〜９２の出力からアナログレベルの几、Ｇ、
Ｂ出力が得られ、　ＣＲＴモー＝ｐで表示されることに
なる。

（発明が解決しようとする問題点）以上述べた従来端末の画面合成回路では１画面合成時の
フレーム選択に必要な各フレームの透明指定信号を、各
フレームからの同期のとれたエントリアドレスをＣＬＵ
Ｔによって変換した原色信号から検出して得ている。と
ころが、フレーム選択は表示クロック毎に行なわなけれ
ばならないので、　ＣＬＵＴのアクセス時間や透明検出
回路及びフレーム選択回路による遅延が問題となる。そ
こで。

上記端末では遅延を吸収してデータ間の同期をとるため
、ラッチ回路を挿入している。しかし、各フレームの原
色信号は４ビツト構成であるため合計１２ビツトとなり
、ラッチ回路のゲート敬が増大し、複雑になってしまう
という欠点があった。

また、フレーム選択回路６０の選択時間が極めて速くな
ければ、タイミング同期のためのラッチ回路がフレーム
選択回路（イ）、及びラッチ回路４０〜４２の次段に必
要となり、さらに回路規模が増大してしまう。

更に、各フレームのＣＬＵＴへは、各フレームのエント
リアドレス全てを同時に入力しなければならないことか
ら、夫々について１２ビツトのアドレス線を専用に配線
する必要があり、配線数が極めて多くなってしまう問題
を有していた。

本発明は以上の問題点を除去するためになされたもので
、複数フレームからのエントリアドレスをＣＬＵＴで原
色信号に変換し１表示優先順位ンこ従う画面合成を、小
回路規模かつ小配線規模で行ないうる画面合成回路を提
供することを目的とする。

〔発明の構成〕

（問題点を解決するための手段）本発明は、’　ＣＬＵＴにカラー値を設定する時。

同時にそのカラー値が透明か否かを検出して透明指定有
無の情報を書き込むための透明指定記憶手段をＣＬＵＴ
と並列に設け、また各フレームカーらのエントリアドレ
スをこの透明指定記憶手段に与えて得られる透明指定信
号き所定の表示潰先順位とからフレーム選択信号を発生
するフレーム選択手段を設ける。さらに、このフレーム
選択信号によって選択されたフレームのエントリアドレ
スのみヲ各フレームのＣＬＵＴのアドレス端子に共１Ａ
に接続されているアドレス線に供給するエントリアドレ
ス選択手段と１選択されたフレームに対応するＣＬＵＴ
のみを活性化して必要な原色信号のみを読み出す合成手
段とからイ４成される。

（作用）ＭＰＵによるＣＬＵＴへの原色信号書き込み時。

ＣＬＵＴと並列に設けた透明指定記憶手段に二ンドリア
ドレス毎に透明指定有無を同時に書き込んでおくことに
よって、各７レームからのエントリアドレスによりＣＬ
ＵＴを介ずことなく直接透明判定が可能となり、フレー
ム選択が行なえる。この場合も遅延が問題となるが、遅
延吸収ラッチ回路は各エントリアドレスに対して用意す
ればよいので。

原色信号に対して必要だった従来回路に比べ大幅なゲー
ト数削減となる。

また、フレーム選択結果によって必要なフレームからの
エントリアドレスを選択し、その信号を全てのＣＬＵＴ
に共通に入力するバス形成をとっているので、配線数を
大幅に減少することができる。

これは、フレーム選択されたＣＬＵＴのみを活性化する
ことにより実現している。

（実施例）以下１本発明の画面合成回路に係る実施例について１図
面を参照して説明する。

本発明の一実施例を示す第１図において、コード７レー
ム、コマンドフレーム及びフォトフレームからＣＲＴの
ラスタースキャンに同期して出力される４ビツトデータ
（すなわちエントリアドレス）は、各々データセレクタ
１００〜１０２の一方側に入力される。又同時にラッチ
回路１１０〜１１２にも入力される。上記データセレク
タ１００〜１０２の他方側の入力は共通で、　ＭＰＵの
アドレスバスからのアドレスデータ４ビツトが入力して
いる。データセレクタ１００〜１０２の出力は、夫々Ｒ
，ＡＭ１２０〜１２２のアドレス端子に入力する。この
ＲＡＭ１２０〜１２２は１ピツ）　Ｘ　１．６ワード構
成となっている。データセレクタ１００〜１０２のセレ
ン）４子には表示期間信号が入っているので、表示期間
に几ＡＭ　１２０〜１２２のアドレス入力端子には、夫
々コードフレームデータ、コマンドフレームデータ、フ
ォトフレームデータが入力することになる。そして表示
期間以外には、ＭＰＵのアドレスバスからのアドレスデ
ータが与えられることからこれらの几ＡＭ１２０〜１２
２はＭＰＵの支配下に入っている。

上記ラッチ回路１１０〜１１２は後述のラッチ回路１７
０と共に、入力データを表示クロックＣＰＫ同期して出
力する機能を有する。ラッチ回路１１０〜１１２の出力
は、４つのデータ群から１つのデータを選択するデータ
セレクタ１３０に３つのデータ群として入力する。もう
一つのデータ群としては、　ＭＰＵのアドレスデータが
入力している。データセレクタ１３０のそれぞれのデー
タ群に対応するセレクト端子には、上記ラッチ回路１７
０の出力信号３本と表示期間信号が入っている。

データセレクタ１３０の出力は、コードフレーム用のＣ
ＬＵＴであるＲＡＭ　１４０　、コマンドフレーム用の
ＣＬＵＴであるＲＡＭ　１４１及びフォトフレーム用の
ＣＬＵＴであるＲ、ＡＭ１４２のアドレス入力端子に共
通に供給される。またデータ入力端子にはＭＰＵのデー
タバスからのデータ（４ビツトｘ３）が入力している。

これらＲＡＭ１４Ｑ〜１４２のａにはＲ成分。

ｂにはＧ成分、ＣにはＢ成分が夫々に設定され。

全て４ビツト×１６ワード構成である。さらに、これら
ＲＡＭ１４０〜１４２へのカラー値の設定は、各ＲＡＭ
１４０〜１４２に対応するライト許可信号Ｗ、〜Ｗ。

が発生した時に行なわれる。このライト許可信号Ｗ、〜
Ｗｓは、ＣＬＵＴ用ＲＡＭ　１４０〜１４２がＭＰＵの
支配下にある非表示期間に出力される。これは、非表示
期間にセレクタ１３０の出力からＭＰＵのアドレス信号
が出力されているためである。

透明指定判別回路１５０は、負論理の１２人カアンドゲ
ートから構成され、上記ＲＡＭ１４０〜１４２へ設定さ
れたカラー値が全て＠Ｏｗの時のみ、その出力を＠１′
″として透明指定の判別を行なう。この透明指定判別回
路１５０の出力がデータ入力端子に与えられる几・にＭ
１２０〜１２２は、上記ＣＬＵＴ用ＲＡＭ１４０〜１４
２と同様、　ＲＡ、Ｍ　１２０〜１２２に対応するライ
ト許可信号Ｗ、〜Ｗ、が非表示期間に発生した時のみデ
ータの書き込みを行なう。表示期間に出力されるＲＡＭ
１２０〜１２２からの透明指定信号ＣＴＲＰ、　ＭＴ几
Ｐ。

ＰＴＲＰを受けて、フレーム選択回路１６０は上述した
式（１）〜（３）に基く３種の選択信号８Ｃ，ＳＭ、　
ＳＰのいずれかを１つ発生する。フレーム選択信号ＳＣ
，ＳＭ。

ＳＰは表示クロックＣＰを２ノテクロツクとするラッチ
回路１７０で、セレクタ１３０に入力する各フレームか
らのエントリアドレスと同期がとられる。

エントリアドレスと同期したフレーム選択信号ＳＣＩ、
　ＳＭＩ、　ＳＰＩ　ハ夫ｌｒ　ＣＬＵＴ　用几ＡＭ　
１４０−１４２の出力制御端子に供給されると共に、セ
レクタ１３０のセレクト端子にも供給される。これによ
り１選択されたフレームのエントリアドレスが全てのＣ
ＬＵＴ用ＲＡＭに供給され、同時に選択されたフレーム
に対するＣＬＵＴの出力のみが活性（アクティブ）とな
り、他のフレームのＣＬＵＴの出力はハイインピーダン
ス状態のままになっている。各フレームのＣＬＵＴ用Ｒ
ＡＭ１４Ｑ〜１４２の各々のビット対応する出力は、ワ
イヤードオア接続され、さらに表示クロックＣＰをラッ
チパルスとするラッチ回路１８０〜１８２に入力される
。表示クロックＣＰ毎にフレーム選択されてＣＬＵＴ用
ＲＡＭ１４０〜１４２のいずれか１組から出力されるＲ
成分、Ｇ成分、Ｂ成分のディジタルデータは、上記ラッ
チ回路１８０〜１８２で表示クロックＣＰにタイミング
を合わされ、　Ｄ／Ａ変換器１９０〜１９２に入力する
。このＤ／Ａ変換器１９０〜１９２の出力から、アナロ
グレベルの几、Ｇ、Ｂ出力が得られ、　ＣＲＴモニタで
表示されることになる。

次に、　ＣＬＵＴ用ＲＡＭ　４０〜４２へのカラー値の
設定。

及び几・にＭ１２０〜１２２への透明指定信号の設定動
作について説明する。

ＣＬＵＴへのカラー値設定は、ＭＰＵのアドレスからの
アドレスデータが、　ＲＡＭ　１４０〜１４２のアドレ
ス入力端子に入力される非表示期間に行なわれる。

この制御は、　ＭＰＵの割り込み処理で可能である。

各フレームのＣＬＵＴ用Ｒ−Ｍ１４０〜１４２は、夫々
１６のアドレスが割り当てられ、１つのアドレスにカラ
ー値としてＲ，Ｇ、　Ｂ各４ビットの計１２ビットが設
定される。例えばｌＭＰＵがコードフレームＣＬＵＴ用
ＲＡＭ１４０ａ〜１４０Ｃの頴”番地へカラー値を設：
宕する命令を実行すると、アドレスデコーダ（図示せず
）により腺、’１ｄ１４０ａ〜１４０Ｃが指定され、同
時にＭＰＵが出力するライトパルスによりライト許可パ
ルスＷ１が発生する。これにより、データバス上に出力
されたカラー値がＲＡＭ　１４０　ａ〜１４０Ｃの＠０
”番地に書き込まれることになる。この時ライト許可信
号Ｗ１は、同時に几ＡＭ１２０にも入力しているので、
同様にそのデータ入力端子に供給されているレベルが。

＠０２番地に書き込まれる。このとき、透明指定判別回
路１５０の入力は、コードフレーム用ＣＬＵＴに設定し
ようとするカラー値である。従って、カラーイ直が１＝
Ｑ＝Ｂ＝″’ｏｏｏｏ”の透明であれば、その出力は１
″となってＲＡＭ　１２０の″０″番地に′″１”が書
き込まれる。一方、カラー値が透明でない時は。

０″が書き込まれる。

このように１本実施例ではＣＬＵＴ用几ＡＭ１４０〜１
４２ヘカラー値を設定するときに、そのエントリアドレ
スに対応するカラー値が透明か否かを判定して、　ＲＡ
Ｍ　１２０〜１２２に透明指定信号を設定しているので
、　ＣＬＵＴを読み出す前に透明指定検出及びフレーム
選択を行なうことが可能となる。そのため、フレーム選
択時の遅延に対するラッチ回路挿入も、ビット数の少な
い二ンドリアドレス段階で行なえるので、原色信号に対
して必要だった従来回路の１／３でよく１回路が大幅に
削減できる。

また１本実施例では、　ＣＬＵＴ用ＲＡＭ　１４０〜１
４２のアドレス入力信号線を共通化しておき、フレーム
選択結果により必要とするフレームからのエントリアド
レスだけをセレクタ１３０から出力することにより、大
幅にＣＬＵＴ用ＲＡＭ１４０〜１４２への配線数を減少
させることが可能となる。特に、第１図に点線で囲む部
分を集積回路化した場合、ＣＬＵＴ１４０〜１４２への
出力はフレーム選択信号ＳＣＩ、Ｓ：＼ｉ１゜８Ｐｌ及
び４ビツトのエントリアドレスの計７ピツトでよく、ビ
ン数も大幅に削減することが可能となる。

また１通常の動因に具備されている出力１同日端子を用
いてフレーム選択を行ないつるので１画面合成時の出力
制御バッファも削減可能となり、大幅に部品点数を減ら
すことができる。

なお、上記実施例では、原色信号として、　Ｒ，Ｃ）。

Ｂ成分各４ビットの計１２ビットを採用した場合につい
て、説明したが、これよりも多いビット構成の場合には
、上述した回路規模の削減効果はさらに顕著となる。

また１本発明はビデオテックスシステムに限定されるも
のではなく１文字放送システムやパソコンシステム等に
も適用可能である。

〔発明の効果〕

本発明によれば、複数７レームからのエントリアドレス
をＣＬＵＴで変換して得た原色信号を、小回路規模でか
つ小配線数で表示優先順位に従って画面合成することが
可能となる。

【図面の簡単な説明】

第１図は本発明の画面合成回路に係る一実施例を示す回
路図、第２図はＣＬＵＴを説明するための図、第３図は
従来の画面合成回路を示す回路１図である。１２０〜１２２・・・ＲＡＭ１３０・・・データセレクタ１４０〜１４２・・・ＣＬＵＴ１５０・・・透明指定判別回路１６０・・・フレーム選択回路代理人　弁理士　　則　近　恵　方間　　　湯山幸夫

Claims

【特許請求の範囲】複数フレームの各フレームに対応し、各フレームからの
エントリアドレスを設定された原色信号に変換するカラ
ールックアップテーブルと、このカラールックアップテ
ーブルに対し前記エントリアドレス毎に設定する原色信
号が、透明指定か否かを判別する透明指定判別手段と、この透明指定判別手段から出力される透明指定信号を前
記各フレームに一対一に対応して、前記カラールックア
ップテーブルに設定される原色信号と同一アドレスに記
憶する透明指定記憶手段と、この透明指定記憶手段から
前記エントリアドレスに対応して出力される透明指定信
号、及び各フレームが有する表示優先順位に従つて、表
示すべきフレームを選択するフレーム選択手段と、この
フレーム選択手段によって選択されたフレームに対応す
るエントリアドレスを、各フレームに対して供給される
エントリアドレスから選択し、前記各フレームのカラー
ルックアップテーブルに共通に供給するエントリアドレ
ス選択手段と、このエントリアドレス選択手段で選択さ
れたエントリアドレスが共通に供給される前記カラール
ックアップテーブルのうち、前記フレーム選択手段によ
って選択されたフレームに対応するカラールックアップ
テーブルのみを活性化して原色信号を読み出して、画面
合成を行なう合成手段とを具備することを特徴とした画
面合成回路。