JPS6159493A - Ｌｃｄ表示装置 - Google Patents
Ｌｃｄ表示装置Info
- Publication number
- JPS6159493A JPS6159493A JP59181802A JP18180284A JPS6159493A JP S6159493 A JPS6159493 A JP S6159493A JP 59181802 A JP59181802 A JP 59181802A JP 18180284 A JP18180284 A JP 18180284A JP S6159493 A JPS6159493 A JP S6159493A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- lcd
- circuit
- intensity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はＣＲＴ表示と互換性を持つＬＣＤ表示装置に関
する。
する。
近年、半導体技術の発展に伴ない、パーソナルコンピュ
ータの進出には目ざましいものがある。このパーソナル
コンピュータの表示装置として、ＣＲＴ （、Ｃａｔｂ
ｏｄｅ ＲｓＬｙ Ｔｕｂｅ）が最も多く用いられてい
る。Ｌ ＣＤ （Ｌｉｑｕｉｄ Ｃｒ１ｓｔａＤｓｖ１
ｅｅ ）は、当初、時計・電卓の様な比較的小型の表示
デバイスとして用いられて来たが、近年の大型化指向に
より、ＣＲＴと同じドツト数を表示出来る迄に至ってい
る。それに伴ない、携帯用のバーツルコンピュータを中
心に表示装置としてＬＣＤが多く用いられる様になって
来た。
ータの進出には目ざましいものがある。このパーソナル
コンピュータの表示装置として、ＣＲＴ （、Ｃａｔｂ
ｏｄｅ ＲｓＬｙ Ｔｕｂｅ）が最も多く用いられてい
る。Ｌ ＣＤ （Ｌｉｑｕｉｄ Ｃｒ１ｓｔａＤｓｖ１
ｅｅ ）は、当初、時計・電卓の様な比較的小型の表示
デバイスとして用いられて来たが、近年の大型化指向に
より、ＣＲＴと同じドツト数を表示出来る迄に至ってい
る。それに伴ない、携帯用のバーツルコンピュータを中
心に表示装置としてＬＣＤが多く用いられる様になって
来た。
ところで、この釉コンピュータ分野において、ソフ）Ｍ
換性は非常に重要な要素となる。新しく開発されたコン
ピュータが従来のコンビ二一夕とソフトウェア的に互換
性がないと今迄用意されたソフトウェアが使用出来ない
。この様な無駄を省くため、新機種は従来機種のソフト
ウェアが使える様に設計するのが常識化してきている。
換性は非常に重要な要素となる。新しく開発されたコン
ピュータが従来のコンビ二一夕とソフトウェア的に互換
性がないと今迄用意されたソフトウェアが使用出来ない
。この様な無駄を省くため、新機種は従来機種のソフト
ウェアが使える様に設計するのが常識化してきている。
ここで、新機種としてＬＣＤ付の携帯用パーソナルコン
ピュータを開発するものとし、このとき、従来機種であ
るＣＲＴ付パーソナルコンピュータと互換性を保つ場合
を考えてみよう。
ピュータを開発するものとし、このとき、従来機種であ
るＣＲＴ付パーソナルコンピュータと互換性を保つ場合
を考えてみよう。
この場合、当然ＬＣＤの縦・横を構成する表示ドツト数
はＣＲＴのそれと同−忙しなければ互換性を保つことは
出来ない。このことに関しては現在の技術レベルで対応
可能となっている。
はＣＲＴのそれと同−忙しなければ互換性を保つことは
出来ない。このことに関しては現在の技術レベルで対応
可能となっている。
ところで、ＣＲＴＫ表示修飾のための機能としてインテ
ンシテイがあることは周知である。インテンシテイとは
、ある表示文字または、表示部分を他の表示文字又は表
示部分より輝度を高くしディスプレイ操作者に注意を促
す機能である。
ンシテイがあることは周知である。インテンシテイとは
、ある表示文字または、表示部分を他の表示文字又は表
示部分より輝度を高くしディスプレイ操作者に注意を促
す機能である。
しかし、ＬＣＤに、このインテンシテイ機能を持たせる
ことは容易ではない。ＬＣＤの場合、輝度は最も見やす
い様に調整されており、インテンシテイ指示のため輝度
が変ると極めて見づらくなるか、あるいは見えなくなっ
てしまう。
ことは容易ではない。ＬＣＤの場合、輝度は最も見やす
い様に調整されており、インテンシテイ指示のため輝度
が変ると極めて見づらくなるか、あるいは見えなくなっ
てしまう。
この傾向は、大型のＬＣＤはど著しく現われる。
従がって、ＣＲＴ付のパーソナルコンピュータと互換性
を持つＬＣＤ付パーソナルコンピュータを作ってもＣＲ
Ｔのインテンシテイ機能だけは互換性が保てなくなる。
を持つＬＣＤ付パーソナルコンピュータを作ってもＣＲ
Ｔのインテンシテイ機能だけは互換性が保てなくなる。
即ち、インテンシテイ機能を多用している従来機用のソ
フトウェアを、ＬＣＤ付のパーソナルコンピュータに使
用するとインテンシテイが現われないため、極めて不便
であり、あるいは使用に耐えられなくなる。
フトウェアを、ＬＣＤ付のパーソナルコンピュータに使
用するとインテンシテイが現われないため、極めて不便
であり、あるいは使用に耐えられなくなる。
本発明は上記欠点に嫉みてなされたものであり、少量の
ハードウェアを付加することにより、ＣＲＴが持つイン
テンシテイ機能をＬＣＤに別の形態にて表示させること
を許し、ＣＲＴと完全互換を持ったＬＣＤ表示装置を提
供するとと金目的とする。
ハードウェアを付加することにより、ＣＲＴが持つイン
テンシテイ機能をＬＣＤに別の形態にて表示させること
を許し、ＣＲＴと完全互換を持ったＬＣＤ表示装置を提
供するとと金目的とする。
本発明は、この程表示装置が持つコンポーネントに、更
にインシティ表示のための指示がなされたとき、このイ
ンテンシテイ機能を代替する、例えば枠取りデータを生
成出力するための回路を付加した。この枠取りデータ生
成回路へは、表示データの読出しと同一タイミングにて
ラスタアドレス信号とビットシフトのためのタイミング
信号が供給される。この回路より出力される枠取りのた
めのデータビット出力はＬＣＤ表示データと合成され、
ＬＣＤドライバへ供給される。
にインシティ表示のための指示がなされたとき、このイ
ンテンシテイ機能を代替する、例えば枠取りデータを生
成出力するための回路を付加した。この枠取りデータ生
成回路へは、表示データの読出しと同一タイミングにて
ラスタアドレス信号とビットシフトのためのタイミング
信号が供給される。この回路より出力される枠取りのた
めのデータビット出力はＬＣＤ表示データと合成され、
ＬＣＤドライバへ供給される。
このことにより、ＬＣＤ表示装置においてもＣＲＴが持
つインテンシテイ機能を実現することが出来、互換性を
保つことが出来る。
つインテンシテイ機能を実現することが出来、互換性を
保つことが出来る。
以下、図面を使用して本発明に関し詳細に説明する。第
１図は本発明実施例を示すブロック図である。図におい
て、１ノはオア回路である。
１図は本発明実施例を示すブロック図である。図におい
て、１ノはオア回路である。
オア回路１１は、図示されない表示コントローラから出
力されるＲ−Ｇ−Ｂ毎の各文字データ信号をＬＣＤ表示
のための信号に変換する回路であり、この出力はオア回
路１３を介し図示されないＬＣＤドライバへ供給される
。
力されるＲ−Ｇ−Ｂ毎の各文字データ信号をＬＣＤ表示
のための信号に変換する回路であり、この出力はオア回
路１３を介し図示されないＬＣＤドライバへ供給される
。
１２は本発明によって付加される枠取り制御回路である
。枠取り制御回路１２は、表示コントローラからビット
シフトタイミング信号（ＢＳＴ）％ インテンシテイ信
号（ＩＮＴ）そして、ラスタアドレス信号（ＲＡＤＲ，
〜、）を受信し、インテンシテイ指示があったときに限
り、その文字データに枠取りするためのデータを生成出
力する。この枠取り制御回路１２出力は、上記オア回路
１３の他方の入力端子へ供給される。
。枠取り制御回路１２は、表示コントローラからビット
シフトタイミング信号（ＢＳＴ）％ インテンシテイ信
号（ＩＮＴ）そして、ラスタアドレス信号（ＲＡＤＲ，
〜、）を受信し、インテンシテイ指示があったときに限
り、その文字データに枠取りするためのデータを生成出
力する。この枠取り制御回路１２出力は、上記オア回路
１３の他方の入力端子へ供給される。
オア回路１３は、上記オア回路１１から文字表示のため
のデータビット、枠取り制御回路１２から枠取りデータ
ビットを得、これらを合成し、その出力を表示信号とし
てＬＣＤドライバへ供給する。
のデータビット、枠取り制御回路１２から枠取りデータ
ビットを得、これらを合成し、その出力を表示信号とし
てＬＣＤドライバへ供給する。
第２図にＬＣＤデバイスへの表示例が示されている。本
発明実施例では、１文字区画が８×８ドツトで構成され
る数字”０”の表示例を、インテンシテイ無しく左半分
）と有り（右半分）の場合のそれぞれにつき示している
。図中、横方向はデータビン）（ＤＢｏ〜、）を、縦方
向はラスタアドレス（ＲＡＤＲｏ〜、）を示す。
発明実施例では、１文字区画が８×８ドツトで構成され
る数字”０”の表示例を、インテンシテイ無しく左半分
）と有り（右半分）の場合のそれぞれにつき示している
。図中、横方向はデータビン）（ＤＢｏ〜、）を、縦方
向はラスタアドレス（ＲＡＤＲｏ〜、）を示す。
第３図は本発明実施例の動作を示すタイミングチャート
である。（、）は表示コントローラから出力されるラス
タアドレスが′０″及び１７″を指示していたとき、各
回路ブロック１１〜１３から出力される各信号のタイミ
ングを、（ｂ）はラスタアドレスが”ＩＨ〜゛６″を指
示していたとき、各回路ブロック１１〜１３から出力さ
れる各信号のタイミングを示す。
である。（、）は表示コントローラから出力されるラス
タアドレスが′０″及び１７″を指示していたとき、各
回路ブロック１１〜１３から出力される各信号のタイミ
ングを、（ｂ）はラスタアドレスが”ＩＨ〜゛６″を指
示していたとき、各回路ブロック１１〜１３から出力さ
れる各信号のタイミングを示す。
以下、本発明実施例の動作につき詳細に説明する。まず
、枠取り制御回路１２に対し供給されるインテンシテイ
信号が無効状態を示していたとき、枠取りデータビット
は生成出力されない。従がって、オア回路１３出力は、
表示コントローラのＲ−Ｇ−Ｂ信号によって生成される
文字表示用データビットのみとなる。ここで、表示文字
がＬＣＤ表示デバイスに８×８ドツトで表示されるとす
る。このとき、１文字は８データビツトを８ラスク分繰
返すことにより第２図左半分の領域に示す如く表示され
る。即ち、１文字を表示するのに８×８ドツト必要とす
る場合、横方向８ドツト（８ビツト）のラインを８回繰
返す必要があり、従って、所望の表示を得るために横方
向のラインはθ〜７迄順次更新する必要がある。このθ
〜７をラスタアドレスと称し、コントロール用の信号と
して３ドツト分のアドレス信号線を必要とする。この３
ドツト信号の組合せによりラスタアドレス（ＲＡＤＲ８
〜丁）を決定する。
、枠取り制御回路１２に対し供給されるインテンシテイ
信号が無効状態を示していたとき、枠取りデータビット
は生成出力されない。従がって、オア回路１３出力は、
表示コントローラのＲ−Ｇ−Ｂ信号によって生成される
文字表示用データビットのみとなる。ここで、表示文字
がＬＣＤ表示デバイスに８×８ドツトで表示されるとす
る。このとき、１文字は８データビツトを８ラスク分繰
返すことにより第２図左半分の領域に示す如く表示され
る。即ち、１文字を表示するのに８×８ドツト必要とす
る場合、横方向８ドツト（８ビツト）のラインを８回繰
返す必要があり、従って、所望の表示を得るために横方
向のラインはθ〜７迄順次更新する必要がある。このθ
〜７をラスタアドレスと称し、コントロール用の信号と
して３ドツト分のアドレス信号線を必要とする。この３
ドツト信号の組合せによりラスタアドレス（ＲＡＤＲ８
〜丁）を決定する。
次に、インテンシテイ信号（ＩＮＴ）が有効状態を指示
していたときの動作を説明する。このとき、枠取り制卸
回路１２に対し供給されるラスタアドレスは、表示文字
のラスタアドレスと同じものであり、又、ビットシフト
タイミング（ＢＳＴ）は、データの１文字分のデータビ
ット長（８ビツト）の送出しのシフトタイミングと同じ
ものである。従って、第２図左半分の領域に示した表示
例の様に、文字に枠取りする場合、ラスタアドレス”Ｏ
″と１７″（ＲＡＤ Ｒｏ・ＲＡＤＲ？ ）に限り、全
ビット（８ビツト）にわたって枠取り制御回路１２から
有効データを出力する。ラスタアドレス１１１１１〜″
６″（ＲＡＤＲ，〜６）の間は文字データビットの１０
″と１７″に対応したところへ有効データを出力する。
していたときの動作を説明する。このとき、枠取り制卸
回路１２に対し供給されるラスタアドレスは、表示文字
のラスタアドレスと同じものであり、又、ビットシフト
タイミング（ＢＳＴ）は、データの１文字分のデータビ
ット長（８ビツト）の送出しのシフトタイミングと同じ
ものである。従って、第２図左半分の領域に示した表示
例の様に、文字に枠取りする場合、ラスタアドレス”Ｏ
″と１７″（ＲＡＤ Ｒｏ・ＲＡＤＲ？ ）に限り、全
ビット（８ビツト）にわたって枠取り制御回路１２から
有効データを出力する。ラスタアドレス１１１１１〜″
６″（ＲＡＤＲ，〜６）の間は文字データビットの１０
″と１７″に対応したところへ有効データを出力する。
これをタイミングチャート上姉示したのが第３図である
。
。
尚、本発明実施例では、ＣＲＴのインテンシテイ機能の
代替として枠取りを行なう場合についてのみ説明してき
たが、アングライン等、これに代わる修飾のための手段
であれば何等差しつかえのないものである。
代替として枠取りを行なう場合についてのみ説明してき
たが、アングライン等、これに代わる修飾のための手段
であれば何等差しつかえのないものである。
以上説明の如く、従来、ＣＲＴのインテンシテイ機能は
ＬＣＤ表示を行なう場合無意味であったが、本発明の様
に枠取りを行なうことによってその代役を果すことが出
来、互換性を保つことが出来る。又、Ｒ−Ｇ−Ｂ信号を
ＯＲした後、上述した回路による修飾を行なうため、通
常使用されている表示制御回路の仕様を変更することな
く利用できる。
ＬＣＤ表示を行なう場合無意味であったが、本発明の様
に枠取りを行なうことによってその代役を果すことが出
来、互換性を保つことが出来る。又、Ｒ−Ｇ−Ｂ信号を
ＯＲした後、上述した回路による修飾を行なうため、通
常使用されている表示制御回路の仕様を変更することな
く利用できる。
第１図は本発明の実施例を示すブロック図、第２図はＬ
ＣＤデバイスへの表示例、第３図（、）・（ｂ）は本発
明の動作を示すタイミングチャートである。 １１・１３・・・オア回路、１２・・・枠取り制御回路
す
ＣＤデバイスへの表示例、第３図（、）・（ｂ）は本発
明の動作を示すタイミングチャートである。 １１・１３・・・オア回路、１２・・・枠取り制御回路
す
Claims (2)
- （１）ＣＲＴ表示制御部から得られる表示データをＬＣ
Ｄ表示のためのデータに変換する第１の回路と、上記表
示データの読出しと同一タイミングにてラスタアドレス
信号とビットシフトのためのタイミング信号を受け取り
、上記表示データビットに対応する表示修飾のためのデ
ータビットを出力する第２の回路と、上記第１、第２の
回路出力であるＬＣＤ表示データ及び表示修飾データを
合成しＬＣＤドライバへ供給する第３の回路とを具備す
ることを特徴とするＬＣＤ表示装置。 - （２）上記表示修飾として表示データの枠取りを行ない
、ＣＲＴ表示におけるインテンシティの代替えを行なう
ことを特徴とする特許請求の範囲第１項記載のＬＣＤ表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59181802A JPS6159493A (ja) | 1984-08-31 | 1984-08-31 | Ｌｃｄ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59181802A JPS6159493A (ja) | 1984-08-31 | 1984-08-31 | Ｌｃｄ表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6159493A true JPS6159493A (ja) | 1986-03-26 |
Family
ID=16107102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59181802A Pending JPS6159493A (ja) | 1984-08-31 | 1984-08-31 | Ｌｃｄ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6159493A (ja) |
-
1984
- 1984-08-31 JP JP59181802A patent/JPS6159493A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5577203A (en) | Video processing methods | |
| JP2001222249A (ja) | Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 | |
| EP0359234B1 (en) | Display control apparatus for converting CRT resolution into PDP resolution by hardware | |
| EP0387550A1 (en) | Display control device | |
| KR950003981B1 (ko) | 플랫 디스플레이용 표시 제어 장치 | |
| EP0251811A2 (en) | Flat panel display control apparatus | |
| JPS6159493A (ja) | Ｌｃｄ表示装置 | |
| JPS6183593A (ja) | Ｌｃｄにおける表示修飾制御方式 | |
| JPH04122985A (ja) | 表示駆動回路 | |
| JPH11146435A (ja) | 無線選択呼出受信機及び外部登録装置 | |
| KR900008268B1 (ko) | 어트리뷰트 제어회로 | |
| KR900000021Y1 (ko) | 모니터의 특정 문자 처리회로 | |
| JPS6048080A (ja) | 画像表示方式 | |
| JPS60114896A (ja) | 表示回路 | |
| JPS6078478A (ja) | キヤラクタ表示装置 | |
| JPH0418048Y2 (ja) | ||
| JPS6175385A (ja) | 表示制御回路 | |
| JPS61138294A (ja) | ビデオｒａｍアクセス制御方式 | |
| JPS6078481A (ja) | キヤラクタ表示装置 | |
| JPS60166982A (ja) | 文字表示装置の制御方式 | |
| JPS60254083A (ja) | 重ね合せ表示装置 | |
| JPS60216380A (ja) | Ｃｒｔ画面上のグラフイツクの縦ドツトスクロ−ル方式 | |
| JPS6291986A (ja) | デイスプレイ装置 | |
| JPS60230691A (ja) | Ｃｒｔデイスプレイ装置 | |
| JPS61190388A (ja) | 文字表示装置 |