JPS603198B2 - 並列同期型タイミング発生装置 - Google Patents

Description

【発明の詳細な説明】 本発明はタイミング発生菱直に係り、特に複数のタイミ
ング発生装置が完全に同期して動作する並列同期型タイ
ミング発生装置に関する。

文字や図形を可視像として陰極線管（以下ＣＲＴと略す
）に表示するＣＲＴディスプレイは計算器の出力装置と
して広く利用されている。

ＣＲＴディスプレイは通常１台のＣＲＴに１個のＣＲＴ
コントローラを含むものとなっているが、夫々異なる性
質のビデオ信号を発生する複数のＣＲＴコントローラの
ビデオ信号を合成して１台のＣＲＴ上に合成画像を表示
させる要求がある。さらにまた、例えば１表示文字あた
り８ビットのりフレッシュメモリを標準的なディスプレ
イコントローラとして作っておき、これより長いビット
長を必要とするディスプレイでは２台以上のＣＲＴコン
トローラを並列運転して例えば１表示文字あたり１６ビ
ットのＩＪフレッシュメモリ出力を得るようにするとす
べてのＣＲＴディスプレイを１種類の標準ＣＲＴコント
ローラで作る事ができ、特にＣＲＴコントローラを標準
ＬＳＩ化する場合に有効である。以上にように複数のＣ
ＲＴコントローラを並列運転する場合、ＣＲＴコントロ
ーラで使われているすべてのタイミング信号を複数のコ
ントローフに亘つて完全に同期させることが前提条件と
なる。

本発明の目的は上述のような要求を達成するため、複数
のタイミング発生装涜間で互に同期運転可能な並列同期
型タイミング発生装置を提供する事にある。

本発明の特徴は複数のタイミング発生装置にそれぞれ、
マスターモードあるいはスレーブモードのどちらで動作
させるかを決めるマスター１スレーブ制御信号（Ｍ／Ｓ
信号と略す）と、マスタ−モードの時はマスタ側から同
期運転に必要なすべての同期信号を残りのスレーブモー
ドのタイミング発生装置に供給し、スレーブモードの時
は他のマスターモードのタイミング発生袋贋から同期信
号を受信する制御回路とを個々のタイミング発生装置に
内蔵し、これにより個々のタイミング発生装置がマスタ
ーにもスレーブにもなり得、かくして複数のタイミング
発生装置のひとつをマスターとし、残りをスレーブとし
て完全同期運転を行えるようにした事である。

本発明の詳細は以下の説明および図面で明らかになろう
。

第１図Ａは２組のｎ進カウンタを同期運転する場合の一
般的な方法を示し、第１図Ｂ‘こｎ進カゥンタの動作タ
イムチャートを示す。図において、１０，２川まクロッ
ク発振器、１１，２１はｎ進カウンタ、１２，２２はｎ
一１をデコ−ドする回路、２３，２４はスイッチである
。ｎ進カウン夕１ １はｎ−１デコーダ１２の出力がＭ
旧端子（マスターリセット）に接続されており、第１図
Ｂのタイムチャートに示すようにｎ−１デコーダの出力
が１になったとき次のＣＬＯＣＫ信号に立上りでリセッ
トされ、かくしてｎ進のカウント動作が行われる。カウ
ンタ１１，２１を完全に同期したｎ進カゥンタとして動
かすには個々のカウンタのクロック信号が同位相で、且
つｎ一１デコーダの出力が同位相でなければならない。
これにはスイッチ２３と２４を夫々ｂ側に切換え、カゥ
ン夕２１のクロック信号をクロック発振器１０からとり
、ＭＲ端子へのｎ−１デコード信号をデコード回路１２
からとればよい。第２図はラス夕走査型ＣＲＴディスプ
レイのタイミング発生装置を示す。

２５はクロック発振器、３川ま１文字のョコドット数Ｋ
を決めるＫ進のドットカウンタ、３５はＫ−１デコーダ
である。

４０は１走査線あたりの文字スロット数Ｌを決めるＬ進
のキャラクタカウンタ、４５はＬ−１デコーダである。

５川ま１文字のタテドット数Ｍを決めるＭ進のラスタカ
ウンタ、５５はＭ−１デコーダである。６０は１フレー
ム当りの行数Ｎを決めるＮ進のラインカウンタ、６５は
Ｎ−１デコーダ回路である。

このように４種のカウンタからなるタイミング発生装置
を複数合同期並列運転するには個々のタイミング発生装
置でクロック信号ＣＫを共通にし、さらにＫ−１デコー
ダ３５の出力ＤＳ，Ｌ−１デコーダ４５の出力ＣＳ，Ｍ
−１デコ−ダ５５の出力ＲＳ．Ｎ−１デコーダの出力Ｌ
Ｓを各タイミング発生装置間の同期信号として利用する
事により達成される。

第３図は本発明の一実施例を示すもので、第２図のタイ
ミング発生装置を４合同期並列運転する場合の同期信号
の相互結線図を示す。

図において、クロック信号ＣＫ、ドットカウンタ同期信
号ＤＳ、キャラクタカウンタ同期信号ＣＳ、ラスタカウ
ンタ同期信号ＲＳ、ラインカウンタ同期信号瓜が、４ケ
のタイミング発生装置７０，７５，８０，８５間で相互
に双方向バス７１に接続され、これらの同期信号線は個
々のタイミング発生装置から見た場合、自分がマスタの
時は他のタイミング発生装置への出力同期信号となり、
スレープの時はマスタからの入力同期信号となる。すな
わち、複数のタイミング発生装置間は双方向バスで結合
されている。マスターとスレーブの切換えはＭ／Ｓ制御
信号による。

ＭＳ制御信号を“０”レベルにするとそのタイミング発
生装置はマスターとして動作し、“１”レベルとすると
スレーブとして動作する。すなわち、各タイミング発生
装置はＭ／Ｓ信号を切換えるだけでマスターにもスレー
ブにもなり得るように構成される。第３図の実施例では
タイミング発生装置７０がマスターとなるようにＭ／Ｓ
端子がグラウンドに接がれ、７５，８０，８５がスレー
ブとなるように夫々のＭ／Ｓ端子はＶｃｃに接がれてい
る。第４図は本発明のさらに詳細な実施例を示す。

本実施例ではタイミング発生装置９０がマスタ、９５が
スレーブとなって同期運転が行われる。図において１０
０，２００はクロツク発振器、１１０，１２０，１３０
，１４０，１５０，１６０と２１０，２２０，２３０，
２４０，２５０，２６０はトライステートゲートで制御
入力Ｅが“０”レベルのとき出力は切離され（オープン
になる）、“１”レベルのときのィンバータとして動作
する。１７０，２７０‘ま夫々ｎ進のカウンタ、１８０
，２８０は夫々ｎ−１デコーダ、１９０，２９川まイン
バータである。

いま、タイミング発生器９０のＭ／Ｓ信号は“０”レベ
ルであるから、トライステートゲート１３０，１６０の
出力は切離され、トライステートゲート１１０，１２０
，１４０，１５０はインバータとして動作する。

したがって、カウンタ１７０のクロック入力ＣＫ‘こは
クロツク発振器１００の出力がトライステートゲート１
１０を経て供給され、さらにカゥンタ１７０のＭＲ端子
にはデコーダ１８０の出力がトライステートゲート１４
０を経て供給される。この時、トライステートゲート１
２０を通してクロック発振器１００の出力が、また、１
５０を通してデコーダ１８０の出力がスレーブモードの
タイミング発生装置９５に供給される。一方、タイミン
グ発生装置９５のＭ／Ｓ信号は“１”レベルのため、ト
ライステートゲート２１０，２２０，２４０，２５０の
出力は切離される。

したがって、カウンタ２７０のクロツク入力にはトライ
ステートゲート２３０を通してクロック発振器１００の
出力が供給され、ＭＲ端子にはトライステートゲート２
６０を通してデコーダ１８０の出力が供給される。かく
してタイミング発生装置９０，９５の同期運転が達成さ
れる。以上の説明で明らかなように本発明によると複数
のタイミング発生装置を確実に同期運転できるばかりで
なく、各タイミング発生装置がマスタにもスレーブにも
なり得るため、マス夕用、スレーブ用の別個のタイミン
グ発生装置を作る必要がないという効果がある。なお、
同期制御信号の伝送路を双方向バスにすれば、マスタ−
、スレーブ間の相互配線数を大幅に低減できる。第５図
は本発明をＣＲＴディスプレイに応用した例を示す。

この例では３台のＣＲＴコントローラ３００，４００，
５００を同期並列運転することにより各々のディスプレ
イコントローラが発生する独立なビデオ信号を合成して
１台のＣＲＴ上に表示することができる。図において３
１０，４１０，５１０は各ディスプレイコントローラの
タイミング発生装置、３２０，４２０，５２０はリフレ
ツシュメモリであり、夫々１画面分の表示データが文字
コードの形で記憶されている。

３３０，４３０，５３０は文字コードをドットパターン
に変換する文字発生器、３４０，４４０，５４０は文字
発生器の出力をシリァルなビデオ信号に変換する並−直
列変換器である。

６００は３台のＣＲＴコントローラからのどデオ信号を
合成するオア回略、７００‘まＣＲＴ表示器である。

各タイミング発生器３１０，４１０，５１０からはリフ
レツシユメモリに対する表示アドレス信号３２５，４２
５，５２５と文字発生器に対するラスタアドレス信号３
３５，４３５，５３５と並直列変換器に対する駆動信号
３４５，４４５，５４５とその他のタイミング信号を発
生する。３台のＣＲＴコントローラ３００，４００，５
００のビデオ出力を合成して一合のＣＲＴ上に表示する
には前記のタイミング発生装置から出力される各種信号
がすべて同期したタイミングで発生されなければならな
い。

すなわち、３台のタイミング発生装置３１０，４１０，
１５１０は完全に同期運転されねばならない。第５図に
おいてはＣＲＴコント。−ラ３００がマスタ、４００，
５００がスレープとして動作するようにＭ／Ｓ信号が与
えられている。そしてクロック信号ＣＫ、ドットカウン
タ同期信号ＤＳ、キヤラクタカウンタ同期信号ＣＳ、ラ
スタカウンタ同期信号ＲＳ、ライインカウンタ同期信号
ＬＳが３台のＣＲＴコントローラ３００，４００，５０
０間で相互に双方向バスで結合されている。これにより
クロツク信号を始めとする同期信号はＣＲＴコントロー
ラ３００から４００および５００に供給され、ＣＲＴコ
ントローラ４００および５００はスレーブモードでマス
タコントローラ３００のタイミング×に完全に同期して
動作する。したがってリフレツシュメモリに対する表示
アドレス信号３２５，４２５，５２５、文字発生器に対
するラスタアドレス信号３３５，４３５，５３５、並直
列変換器の駆動信号３４５，４４５，５４５もすべて同
期した信号となり、これにより３台のＣＲＴコントロー
ラのビデオ信号も完全に同期したものとなり、これらを
オア回路６００で合成することによりＣＲＴ表示器７０
川こ１つの合成画像として表示することができる。第６
図はマイクロプロセッサ制御に通したＣＲＴコントロー
ラの１例を示している。

図において１０００はマイクロプロセッサ、１１００は
ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏひ Ａｃｃｅｓｓ）コ
ント口−ラ、１２００はマイクロプロセッサのプログラ
ムメモリおよびデータメモリでＲＯＭとＲＡＭからなつ
ている。１３０川まＣＲＴコントローラで内部にタイミ
ング発生装置１３１０，１行分の表示データを記憶する
行バッファメモリ１３２０、その他の制御回路を内蔵し
ている。

１４００は文字発生器、１５０川ま並直列変換器、１６
００はＣＲＴ表示器である。ＣＲＴコントローラ１３０
０と第６図のＣＲＴコントローラ３００，４００，５０
０との相異は後者のＣＲＴコントローラが１画面分の表
示データをリフレッシュメモリに記憶しているのに対し
、前者はＣＲＴコントローラには１行分のバッファメモ
リだけを有し、１画面分の表示データはメモリ１２０．
川こ記憶されていることである。マイクロプロセッサ１
０００，ＤＭＡコントローラ １ １ ０ ０、メモリ
１ ２ ００はそれぞれアドレスバスＡＢとデータバス
ＤＢを介して接続されている。また、ＣＲＴコントロー
ラ１３００はデータバスＤＢに接続されている。ＣＲＴ
コントローラ１３００１こは１行分の表示バッファがあ
り、こ）に表示データを取込むためにＤＭＡコントロー
ラ１ １００に対してＤＭＡ転送要求信号ＤＲＥＱを１
行タイミング毎に発する。ＤＭＡコントローラ１１００
‘まＤＲＥＱを受けるとマイクロプロセッサ１０００に
対してホールド要求信号ＨＯＬＤＲを出す。マイクロプ
ロセッサ１００川まＨＯＬＤＲを受けると自分自身をア
ドレスバスＡＢとデータバスＤＢから切離した後、ホー
ルド認知信号ＨＯＬＤＡを返送する。

ＤＭＡコントローラ１ １ ００はこれによりＤＭＡ転
送許可状態となり、アドレスバスＡＢを通してメモリ１
２００１こデータアドレスを送出し、同時にメモリＲＥ
ＡＤ信号ＭＥＭＲを送出する。ＭＥＭＲ信号はィンバー
タ１７００で反転されて行バッファ１３２０に対するＷ
ＲＩＴＥ信号ＢＭＷとなり、ＭＥＭＲ信号によりデータ
バス上に読出されたメモリのデータを行バッファ１３２
０に書込む。同様な動作で行バッファ１３２０が一杯に
なるまでＤＭＡ転送が行われる。転送が終了すると行バ
ッファ１３２０はタイミング発生装置１３１０により順
次読出されて、その出力が文字発生器１４０川こ供給さ
れ、並直列変換器１５００を経てＣＲＴ表示器１６００
に表示される。行バッファ１３２０のビット長はモ／ク
ローム表示のディスプレイでは文字コードを表現できる
だけの８ビットで十分である。しかし、さらに力ラ−制
御ビットやブリンク制御ビット、インバース制御ビット
を付加するシステムでは一般に８ビット以上の任意のビ
ット長が要求される。この場合、ディスプレイコントロ
−ラ１３００はビット長の異なるシステム毎に別個のも
のを作る必要があり、極めて不経済である。第７図はこ
のような従来の欠点を除去するために本発明を応用した
例である。

この応用例では行バッファメモリのビット長を８ビット
として標準のＣＲＴコントローラを作り、８ビット以上
必要な場合は２台以上のＣＲＴコントローラを同期運転
することにより必要なビット長が得られる。図において
２台のＣＲＴコントローラ１３００，２３００は同一仕
様で作られている、これらをＭ／Ｓ制御信号と同期制御
信号２０００‘こより同期並列運転して夫々の行バッフ
ァの出力の位相を合わせて文字発生器１４００に供鎌台
する。これにより８ビット以上の任意ビット長のＣＲＴ
ディスプレイに対しても標準のＣＲＴコントローラで容
易に実現する事ができる。

したがって、ＣＲＴコントローラのタイミング発生装置
をプｏグラマプルとし、８ビット長の行バッファを有す
るＣＲＴコントローラを標準とし、同期制御回路を内蔵
してＬＳＩ化しておけば、１種類のＬＳＩでどのような
ＣＲＴディスプレイにも適用できるという大きな効果が
ある。

【図面の簡単な説明】

第１図Ａはｎ進カウンタの同期運転の原理図、第１図Ｂ
はｎ進カウンタの動作タイムチャート、第２図はラスタ
走査型ＣＲＴディスプレイのタイミング発生装置、第３
図本発明の一実施例を示す図、第４図は本発明の詳細な
実施例を示す図、第５図は本発明の１つの応用例を示す
図、第６図はＣＲＴディスプレイシステムの１例、第７
図は本発明の他の応用例を示す図。 符号の説明、７０，７５，８０，８５｝タイミング発生
装置、７１，９１，９２・・・・・・双方向バス、１０
０，２００・・．・・・クロック発振器、１１０〜１６
０・…．・トライステートゲート、２１０〜２６０……
トライステートケーート、１ ７０，２７ ０“””力
ウンタ、１８０，２８０”””デコーダ、１９０，２９
０””“インバータ、３００，４００，５００｝ＣＲＴ
コント。 ーラ、３１０，４１０，５１０｝タイミング発生袋贋、
３２０，４２０，……リフレツシユメモリ、５２０……
リフレツシユメモリ、３３０，４３０，５３０｝文字発
生器、 ３４０，４４０，５４０｝並直列変換器、６００・・・
・・・オア回路、７００…・・・ＣＲＴ表示器。 繁’図第２図 第３図 済々図 第５図 第６図 第７図

Claims (1)

【特許請求の範囲】
1. １ クロツク発振器と接続され、前段のカウンタがリセ
   ツトするたびに歩進するようにされた複数のカウンタを
   備え、該カウンタのカウント値が所定値になつたとき同
   期信号を出力するタイミング発生装置が複数個同期して
   使用される並列同期型タイミング発生装置において、各
   カウンタはマスターモードかスレーブモードかによつて
   制御される条件が変わるものとし、マスターモードでは
   自らの計数が所定値になつたとき同期信号を出力すると
   ともに他のタイミング発生装置に同期信号を出力し、ス
   レーブモードの場合にはマスターモードであるタイミン
   グ発生装置からの同期信号によりスレーブ側の同期信号
   を出力するようにしたことを特徴とする並列同期型タイ
   ミング発生装置。