JPS604978A - 表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は文字の横倍幅表示をハードウェアで行なう表示
制御装置に関する。

〔発明の技術的背景とその問題点〕

近年、日本語情報処理技術の進展により、出力装置、特
にマンマシンインターフェースとして重要な地位を占め
、頻繁に使用されるＣＲＴ表示装置には高度な機能が要
求されて来た。即ち、漢字表示にとどまることなく、カ
ラー表示、グラフ表示、点滅表示、そして横倍幅表示等
がその例である。これら機能を持つこと釦より、見映え
はもちろんのこと、見る者に注意を喚起したり、他種の
効果を持つ。

ところで、上記ＣＲＴ表示装置において、（Ｗ１方向に
倍幅表示する方法は種々考えられる。通常、画面表示デ
ータなドラ）　ｚＪ？ターンイメージで記憶している場
合には、表示すべきｎビットのドラトノやターンをマイ
クロプログラムにより２ｎビツトに拡大生成し、これを
表示として出力していたものである。又、画面表示デー
タをコードイメージで記憶している場合も、文字パター
ン発生器から出力される表示データを表示修飾によりプ
ログラム処理で２倍とし、それを表示データとして、出
力していたものである。

上述した処理方法によれば、ソフトウェア（−２イクロ
プログラム）にかかる負担が大きく、且つ処理のために
かなりの時間を費やすといった欠点を有していた。

〔発明の目的〕

本発明は上述した欠点に鑑みてなされたものであり、後
者の表示装置（表示データがコードイメージで記憶され
ている）において、少量の八−ドウエアを付加すること
により、高速に倍帖蒐表示を実現する表示制御装置を提
供することを目的とする。

〔発明の檀要〕

本発明は、表示データがコードイメージで記憶される表
示装置において、文字ｉ４ターン発生器と並直列変換回
路との間に横倍幅表示をコントロールする表示修飾制御
回路を設（ｔだものである。この表示修飾制御回路は、
並直列変換回路に供給される文字パターン発生器出力を
ロードする信号を横倍幅表示修飾指定があったときに限
り禁止するゲートと、同じく横倍幅表示修飾指定があっ
たとき、上記並直列変換回路に対するシフトクロックと
して１／２分周したシフトクロックを切替え供給するゲ
ートで構成される。

表示修飾制御回路を上述した構成とすることで所望の横
倍幅表示を実現する。この様に横倍幅表示をハードウェ
アでコントロールするため、処理の高速化がはかれ、且
つソフトウェアに対する負担軽縁をはかることができる
。

〔発明の実施例〕

以下、図面を使用して本発明に関し詳述する、第１図は
本発明の実施例を示すブロック図である。図において、
１ノは表示割肌用ＬＳＩ（ＣＲＴＣ）である。表示制御
用ＬＳＩＺ７は図示されないマイクロプロセッサとラス
クスキャンタイプのＣＲＴモニタ１９とのインターフェ
ースを司どるものであり、マイクロプロセッサが持つ内
部パス（ＡＤＲ／ＤＡＴＡ　１０　）に接続される。表
示制御用ＬＳＩ　１１は後述するリフレッシュメモリ（
ＲＭＪＪ）に対しメモリアドレス（ＭＢＭＡＤＲ）を、
文字ノぐターン発生器（ＣＧ１５）に対しラスクアドレ
ス（ＲＡＤＲ）ヲ、並直列変換回路（ＰＳ１６）に対し
ロード信号（Ｄ　Ｌ　Ｏ）及び基本ドツトクロック（申
ＣＬＫ　）を、そしてビデオ制御回路（ＶＣＵ　ｌ　Ｂ
　）に対し同Ｊｌｊｌ信号（Ｈ／Ｖ　）他各種タイミン
グ信号を供給する。

１２はマルチプレクサ（ＭＵＸ　）である。マルチプレ
クサ１２にはマイクロプロセッサより供給さｉするＩＡ
Ｄ　／　ＷＲＩＴＥのためのアドレスと、上記制御用Ｌ
ＳＩ　Ｉ　Ｊより表示のためのＲＥＡＤアドレスが供給
され、ここで選択されたアドレスはアクセスアドレスと
して、リフレッシュメモリ１３へ供給される。リフレッ
シュメモリ１３は表示データを表示区画単４位毎コード
形式で記憶する１表示画面分の記憶容量を持つＲＡＭで
構成される。又、リフレッシュメモリ１３は表示データ
のみならず、その区画単位毎表示修飾のための制御情報
が格納される。本発明と関連するところでは、この表示
イ１飾制御情報として倍幅表示指定情報が存在する。１
４はパスドライバ（ＢＤＵ）であり、上述した内ＢＩＳ
パスＩＱの方向（ＲＥＡＤ　／ＷＲＩＴＥ　）及び開閉
がコントロールされる。１５は文字パターン発生器（Ｃ
Ｇ）である。文字パターン発生器１５は上記リフレッシ
ュメモリ１３より文字コードを得、該コードに相当する
文字ノ４ターンデータ（ＣＧ　ＯＵＴ　）を生成する。

文字パターン発生器１５のアクセスは、上記文字コード
の他表示制御用Ｌ８Ｉ　１１から発せられるラヌタアド
レス（ＲＡＤＲ）によりなされる。ここで得らねる並列
データは並直列変換回路（Ｐ／Ｓ　１６　；以降シフト
レジスタと称する）に供給される。シフトレジスタ１６
は、他に表示制御用Ｌ８Ｉ　１１を介してロード信号（
ＤＬＱ　）及び基本ドツトクロック（ＩＩＣＬＫ）を得
、ロード信号に従がい、区画単位毎の表示文字データが
設定され、シフトクロックに従かい１ドツト毎のシリア
ルドットデータが出力される。ここで生成されるデータ
はビデオ制御回路１８へ供給される。ビデオ制御回路１
８は上記シフトレジスタ１６より得られるシリアルドツ
トデータを表示制御用ＬＳＩ　１１により生成出力され
る各種タイミング信号に基づきビデオ信号に変換するも
ので、ここで生成されるビデオ信号（ＶＩＤＥＯ）は同
期信号（Ｈ／Ｖ）と共にＣＲＴモニタ１９へ供給される
。

Ｌｌは本発明により付加される横倍幅表示修飾制御回路
（ＡＴＬ　）である。横倍幅表示修飾制御回路Ｌ１は、
リフレッシュメモリ１３出力である横倍幅指定情報（Ａ
ＴＲ）により、シフトレジスタ１６へ供給するコントロ
ール信号を生成する。内部構成等詳細は第２図に示され
ている。

第２図は第１図に示した横倍幅表示修飾制御回路周辺の
内部構成を示す回路図である。図において、１６は上述
したシフトレジスタであり、データ入力端子（Ｄ）には
、文字パターン発生器１５出力（ＣＧ　ＯＵＴ　）が供
給される。、１７ノはノア回路である。ノア回□路１７
１には表示制御用ＬＳＩ　１１から発せられるロード信
号（ＤＬＯ）及びリフレッシュメモリ１３より回路ブロ
ック１７６を介して横倍幅表示修飾指定情報（ＡＴＲ）
が供給されており、ここで論理条件のとられた結果はト
ランジスタ１６のシフトモード入力ＳＭ、となる。上記
リフレッシュメモリ１３より得られる横倍幅表示修飾指
定情報（ＡＴＲ）は、更に回路ブロック１７７を介して
ナンドゲ−）Ｊ７．？の一方の入力端子にも供給される
。

ナントゲート１７２の他方の入力端子へは基本ドツトク
ロック（４１ＣＬＫ　）を１／２分周したクロック（申
２ＣＬＫ）が供給される。ここで論理条件のとられた結
果は更にナントゲート１７３の一方の入力端子へ供給さ
れる、 １７４はナントゲートである。ナントゲート１７４は上
記リフレッシュメモリ１３より得られる横倍幅表示修飾
指定情報（ＡＴＲ）を回路ブロック１７７を介して得（
ＡＴＲ，）、更にインバータ１７５にて反転した出力、
ならびに表示制御用ＬＳＩ　１１を介して基本ドツトク
ロック（、ＩＩｃＬＫ）を得ており、ここで論理条件の
とられた出力は上記ナントゲート１７３の他方の入力端
子へ供給される。ナントゲート１７３は該入力及び上述
したナントゲート１７２出力を得、シフトクロック（Ｓ
Ｃ）を生成してシフトレジスタ１６のクロック入力端子
（ＣＫ）へ供給する。

第３図は本発明の動作を示すタイミングチャートである
。図において、第２図に示す信号と同じ記号あるいは符
号で示されているものは、第２図に示すそれと同一機能
・名称を持つ信号とする。尚、図中■は通常モードでの
表示、■は倍幅表示でのモードを示す。

以下、第３図のタイミングチャートを使用して本発明実
施例の動作につき説明する。まず、表示しようとする区
画アドレス情報が表示制御用ＬＳＩＩＩより、リフレッ
シュメモリ１３へ供給される。リフレッシュメモリ１３
はその区画表示すべき文字コード及びその表示修飾情報
（その区画を倍幅表示するか否かの１ピツト情報を含む
）を出力する。リフレッシュメモリ１３から得られる文
字コニドデータは文字パターン発生器１５へ供給され、
ここで得られる並列ノやターンデータはシフトレジスタ
１６を経由してシリアルドツトに変換される。

今、リフレッシュメモリ１３から得られる該当区画位置
に倍幅表示のための１ビツトフラグが立っていたとする
。文字ｉ４ターン発生器１５の出力データであるＣ−Ｇ
ＯＵＴはシフトレジスタ１６のＤ入力端子に供給される
ことは上述したとおりである５０一ド信号（ＤＬＯ）は
シフトレジスタ１６ヘデータ（ＣＧＯＵＴ　）をロード
すると六に出力されるものであり、表示制御用’Ｌ８Ｉ
　１１より区画の終りのタイミングにて出力される。Ａ
ＴＲは表示区画毎存在する表示修飾情報の１つである構
倍幅表示指定情報であり、申ＣＬＫは基本ドラ・トクロ
ツク、４１２０ＬＫは基本ドツトクロックを１／２分周
したクロックであることは上述したとおりである。

横倍幅表示修飾指定情報（ＡＴＲ）が回路プロック１７
６へ入力されると、ロードＧｌ（１）ＬＯ）を１個だけ
ゲートする信号（ＡＴＲ，）がナントゲート１７ノの一
方の入力端子へ供給される。又、この横倍幅表示修飾指
定情報（ＡＴＲ）は同時に回路ブロック１７７にも供給
され、該回路ブロック１７７により２区画分アクティブ
となる信号（ＡＴＲ，）が生成される。

この信号は、基本ドツトクロック（＄ＣＩ、Ｋ）とその
１／２分周クロック（４２ＣＬＫ’）の切換えに使用さ
れる。このタイミングを第３図に示す。

第３図に示すタイミングチャートより明確な様に、通常
、横倍幅表示修飾情報が入力されなければ、区画毎シフ
トレジスタ１６にラッチされた文字パターン発生器１３
出力（ＣＧＯＵＴ　）は基本ドツトクロック（４１ＣＬ
Ｋ　）に従かいシフトレジスタ１６を介してシリアルド
ツトに変換される。ここで得られるシリアルドツトデー
タはビデオ制御回路１Ｂを介してビデオ信号（ＶＩＤＥ
Ｏ）に変換される。

横倍幅表示修飾情報（ＡＴＲ）が入力されると、ナント
ゲート１７１により次区画の表示文字コードデータのロ
ードは禁止され、従って、文字パターン発生器１３出力
（ＣＧＯＵＴ　）は、基本ドツトクロックの１７２分周
クロック（４１２ＣＬＫ　）に従いシリアルドツトに変
換され、横方向に２倍したデータとなる。そしてビデオ
制御回路１８を介してビデオ信号（ｖｘｐＥｏ　）に変
換され、ＣＲＴモニタ１９へ供給され、所望の倍幅表示
を得る。この様に、シフト周期が通常の場合と比較して
２倍になる。このことにより、ＣＲＴモニタ１９へ出力
されるシリアルデータのタイミング周期は２倍となり所
望の倍幅表示を実現できる。

〔発明の効果〕

以上説明の如く本発明によれば横倍幅表示をハードウェ
アで実現するため、高速処理が実現出来、且つソフトウ
ェアに対する負担が軽減され、プログラムが容易になる
。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は第
１図における横倍幅表示修飾制御回路の内部構成を示す
回路図、第３図は本発明の動作を示すタイミングチャー
トである。 １ノ・・・表示制御用ＬＳ　Ｉ　（ＣＲＴＣ）、１２・
・・マルチプレクサ（ＭＵＸ）、１Ｂ・・・リフレッシ
ュメモリ（ＲＭ）、１５・・・文字パターン発生器（ｃ
ｏ）、１６・・・シフトレジスタ（Ｐ／Ｓ）、１７−・
・横倍幅表示修飾制御回路（ＡＴＬ）、１８・・・ビデ
オ制御回路（ＶＣＵ　）、１９・・・ＣＲＴモニタ、１
７１・・・ノアゲート、１７２，１７３゜１７４・・・
ナントゲート。

Claims (1)

【特許請求の範囲】
1. 区画単位毎、表示データ及び表示修飾データが設定され
   、文字／ＩＰターン発生器を介して得られる並列データ
   を並直列変換回路へ供給し、所望のデータを表示する表
   示装置において、上記文字／４’タ一ン発生器と並直列
   変換回路との間に表示修飾制御回路を設け、該表示修飾
   制御回路は、上記並直列変換回路に対し１区画単位毎供
   給されるデータロード信号を上記表示修飾情報の１つで
   ある構倍幅表示指定情報により禁止する第１の回路と、
   上記横倍幅指定情報により上記並直列変換回路に供給す
   べきシフトクロック及び該シフトクロックの１７２分周
   クロックを切替え出力する第２の回路で構成されること
   を特徴とする表示制御装置。