JPS5898781A - 陰極線管制御装置 - Google Patents
陰極線管制御装置Info
- Publication number
- JPS5898781A JPS5898781A JP19808081A JP19808081A JPS5898781A JP S5898781 A JPS5898781 A JP S5898781A JP 19808081 A JP19808081 A JP 19808081A JP 19808081 A JP19808081 A JP 19808081A JP S5898781 A JPS5898781 A JP S5898781A
- Authority
- JP
- Japan
- Prior art keywords
- crt
- control circuit
- ray tube
- cathode ray
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は複数個の陰極線管（ＣＲＴ ）制御回路を有す
る陰極線管制御装置に関するものである。
る陰極線管制御装置に関するものである。
従来のこの種の制御装置においては表示文字。
表示デニタを含む表示位置信号をそれぞれ独立して出力
する複数個のＣＲＴ制御回路を持つことはほとんど無か
った。複数個持った例外的な場合でもキ輸数個のＣＲＴ
制御回路を同期させることが困難であるため、各ＣＲＴ
制御回路を同時に動作させることは無く、必要なＣＲＴ
制御回路だけを動作させ、他のＣＲＴ制仰回路は休止さ
せるか、動作していても表示に影響しない範囲で動作し
ているに過ぎなかった。
する複数個のＣＲＴ制御回路を持つことはほとんど無か
った。複数個持った例外的な場合でもキ輸数個のＣＲＴ
制御回路を同期させることが困難であるため、各ＣＲＴ
制御回路を同時に動作させることは無く、必要なＣＲＴ
制御回路だけを動作させ、他のＣＲＴ制仰回路は休止さ
せるか、動作していても表示に影響しない範囲で動作し
ているに過ぎなかった。
しかし文字量の少ない英数字あるいはカナ文字と、文字
量の多い漢字、そして表示の最小単位であるドツトを取
シ扱う図形が存在し、そして、それらにはそれらに応じ
たＣＲＴ制御回路が存在する。従って、現在では各々表
示対象に対応してＣＲＴ制御制御全路け、それら相互間
の同期をとって陰極線管による表示を行なわせる必要が
生じている。
量の多い漢字、そして表示の最小単位であるドツトを取
シ扱う図形が存在し、そして、それらにはそれらに応じ
たＣＲＴ制御回路が存在する。従って、現在では各々表
示対象に対応してＣＲＴ制御制御全路け、それら相互間
の同期をとって陰極線管による表示を行なわせる必要が
生じている。
本発明は従来困難であった複数個のＣＲＴ制（至）回路
の同期を容易に実現し、文字９図形等の表示を任意に行
なうことができるようにした陰極線管制御装置を提供す
るものである。
の同期を容易に実現し、文字９図形等の表示を任意に行
なうことができるようにした陰極線管制御装置を提供す
るものである。
以下に本発明についてその実施例と共に説明する。第１
図において１はクロック作成回路、２はクロック作成回
路１からのクロック１０１を後述する複数個のＣＲＴ制
御回路に供給し複数個のＣＲＴ制御回路の同期を実現す
る同期制御回路、３は同期制御回路２から入力されたク
ロック１０２から表示位置信号１０５と、陰極線管の同
期信号１０４を作成するＣＲＴ！ｌｉ回路である。
図において１はクロック作成回路、２はクロック作成回
路１からのクロック１０１を後述する複数個のＣＲＴ制
御回路に供給し複数個のＣＲＴ制御回路の同期を実現す
る同期制御回路、３は同期制御回路２から入力されたク
ロック１０２から表示位置信号１０５と、陰極線管の同
期信号１０４を作成するＣＲＴ！ｌｉ回路である。
なおここで同期信号とは水平、垂直同期信号を含んでい
る。４はＣＲＴ制御回路３と同じように、同期制御回路
２からのクロック１０３から表示位置信号１０７と、陰
極線管の同期信号１０６を作成するＣＲＴ制御回路であ
る。
る。４はＣＲＴ制御回路３と同じように、同期制御回路
２からのクロック１０３から表示位置信号１０７と、陰
極線管の同期信号１０６を作成するＣＲＴ制御回路であ
る。
なお前記したＣＲＴ制御回路３，４はそれぞれ次段にキ
ャラクタ・ジェネレータを接続して文字。
ャラクタ・ジェネレータを接続して文字。
図形信号を出力したり、そのまま陰極線管に印加する表
示信号を出力したりするもので、たとえば■日立−作所
で製造されたＨＤ−４６５０５等の素子を用いたもので
ある。
示信号を出力したりするもので、たとえば■日立−作所
で製造されたＨＤ−４６５０５等の素子を用いたもので
ある。
第２図は第１図における同期制御回路２の詳細な構造を
示した図である。同図において、１１゜１２はインバー
タ、１３．１４はナントゲート、１５．１８はアンドゲ
ートである。なお区中、ムはクロック１０１、Ｂ、Ｃは
同期信号１０４フ１０６、Ｆ、Ｇはクロック１０３，１
０２にそれぞれ対応する。
示した図である。同図において、１１゜１２はインバー
タ、１３．１４はナントゲート、１５．１８はアンドゲ
ートである。なお区中、ムはクロック１０１、Ｂ、Ｃは
同期信号１０４フ１０６、Ｆ、Ｇはクロック１０３，１
０２にそれぞれ対応する。
次に本実施例の動作について説明する。第１図において
、クロック作成回路１で作成されたクロック１０１は同
期制御回路２に供給される。同期制御回路２は２つの同
期信号１０４および１０６の状態により変化するクロッ
ク１ｏ２および１０３を出力する。動作の詳細は第２図
を用いて後述する。ＣＲＴ制御回路３は一般的に知られ
ているもので入力されたクロック１０２を計薮し、表示
位置信号１０５と、ＣＲＴ同期信号１０４とを作成する
。ＣＲＴ制御回路４もＣＲＴ制御回路３と同様に入力さ
れたクロック１０３を計数し、表示位置信号１０７と、
ＣＲＴ同期信号１０６とを作成する。
、クロック作成回路１で作成されたクロック１０１は同
期制御回路２に供給される。同期制御回路２は２つの同
期信号１０４および１０６の状態により変化するクロッ
ク１ｏ２および１０３を出力する。動作の詳細は第２図
を用いて後述する。ＣＲＴ制御回路３は一般的に知られ
ているもので入力されたクロック１０２を計薮し、表示
位置信号１０５と、ＣＲＴ同期信号１０４とを作成する
。ＣＲＴ制御回路４もＣＲＴ制御回路３と同様に入力さ
れたクロック１０３を計数し、表示位置信号１０７と、
ＣＲＴ同期信号１０６とを作成する。
次に同期制御回路２について第２図と共に説明する。な
お図中ム〜Ｇで示した信号はそれぞれ第３図に同符号で
示した信号波形に対応する。今、ナントゲート１３は一
方のＣＲＴ制仰回路からの同期信号Ｂが同期状態（”Ｈ
”）で、他方のＣＲＴ制御回路からの同期信号Ｃが非同
期状態（°゛Ｌ”）であるときＬ”となり、クロック作
成回路からのクロック人を禁止し、ＣＲＴ制御回路への
クロックＦをＬ”とする。これは第１図におけるＣＲＴ
制御回路３が同期状態でかつＣＲＴ制御回路４が非同期
状態であるときＣＲＴ制御回路３に対するクロック１０
２を”Ｌ”状態とするものである。同様にして、ＣＲＴ
制御回路４が同期状態でかつＣＲＴ制御回路３が非同期
状態であるときＣＲＴ制御回路４に対するクロック１０
３をｔｔＬ”状態とするみクロック入力がＬ”となった
ＣＲＴ制御回路は計数動作を止め、休止状態となる。非
同期状態にあるＣＲＴ制御回路が同期状態になると第２
図におけるナントゲート１３および１４の出力はｔｔ
Ｈｔｔとなりアンドゲート１６および１６を介してクロ
ック人がクロックＦおよびＧとして２つのＣＲＴ制御回
路に供給されることとなる。クロックの入力（より、休
止状態にあったＣＲＴ制御回路は再び計数動作を開始し
、表示位置信号と同期信号の作成を継続することとなる
。以上の動作によシ、２つのＣＲＴ制御回路は同期がと
られることとなる。
お図中ム〜Ｇで示した信号はそれぞれ第３図に同符号で
示した信号波形に対応する。今、ナントゲート１３は一
方のＣＲＴ制仰回路からの同期信号Ｂが同期状態（”Ｈ
”）で、他方のＣＲＴ制御回路からの同期信号Ｃが非同
期状態（°゛Ｌ”）であるときＬ”となり、クロック作
成回路からのクロック人を禁止し、ＣＲＴ制御回路への
クロックＦをＬ”とする。これは第１図におけるＣＲＴ
制御回路３が同期状態でかつＣＲＴ制御回路４が非同期
状態であるときＣＲＴ制御回路３に対するクロック１０
２を”Ｌ”状態とするものである。同様にして、ＣＲＴ
制御回路４が同期状態でかつＣＲＴ制御回路３が非同期
状態であるときＣＲＴ制御回路４に対するクロック１０
３をｔｔＬ”状態とするみクロック入力がＬ”となった
ＣＲＴ制御回路は計数動作を止め、休止状態となる。非
同期状態にあるＣＲＴ制御回路が同期状態になると第２
図におけるナントゲート１３および１４の出力はｔｔ
Ｈｔｔとなりアンドゲート１６および１６を介してクロ
ック人がクロックＦおよびＧとして２つのＣＲＴ制御回
路に供給されることとなる。クロックの入力（より、休
止状態にあったＣＲＴ制御回路は再び計数動作を開始し
、表示位置信号と同期信号の作成を継続することとなる
。以上の動作によシ、２つのＣＲＴ制御回路は同期がと
られることとなる。
なお第３図は、同期信号Ｂが同期信号Ｃより２クロック
早く入力した場合を示しており、クロックＦからクロッ
クが２つ取り除かれ、結局、同期信号Ｂと同期信号Ｃが
同期する状態が説明されている。
早く入力した場合を示しており、クロックＦからクロッ
クが２つ取り除かれ、結局、同期信号Ｂと同期信号Ｃが
同期する状態が説明されている。
第４図はＣＲＴ制御回路が３個備えられた場合の同期制
御回路の具体的構成を示している。これは上述の第２図
の実施例に対し、２１〜２３のオアゲートが追加された
もので、３つの同期信号Ｈ９Ｉ、 Ｊのうち早く同期
状態になったＣＲＴ制御回路に対し、他の２つのＣＲＴ
制御回路が同期状態となるまでクロックの供給を止め、
休止状態となるようにしている。このようにして、第２
図の実施例と同様にＣＲＴ制御回路の同期がとられるこ
とになる。
御回路の具体的構成を示している。これは上述の第２図
の実施例に対し、２１〜２３のオアゲートが追加された
もので、３つの同期信号Ｈ９Ｉ、 Ｊのうち早く同期
状態になったＣＲＴ制御回路に対し、他の２つのＣＲＴ
制御回路が同期状態となるまでクロックの供給を止め、
休止状態となるようにしている。このようにして、第２
図の実施例と同様にＣＲＴ制御回路の同期がとられるこ
とになる。
以上の説明から明らかなように本発明は複数個のＣＲＴ
制却回路の同期を容易に実現することができ、これによ
り複数個のＣＲＴ制御回路を１つの装置内に設置し、動
作させることが可能となり、ＣＲＴ制御回路の使用法に
対する制限が著しく緩和される優れた効果が得られるも
のである。
制却回路の同期を容易に実現することができ、これによ
り複数個のＣＲＴ制御回路を１つの装置内に設置し、動
作させることが可能となり、ＣＲＴ制御回路の使用法に
対する制限が著しく緩和される優れた効果が得られるも
のである。
第１図は本発明の一実施例による陰極線管制御装置のブ
ロック図、第２図は本発明の要部の詳細な構成を示した
結線図、第３図は同要部の信号波形図、第４図は他の実
施例の要部の結線図である。 １・・・・・・クロック作成回路、２・・・・・・同期
制御回路、３．４・・・・・・ＣＲＴ制御回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
ロック図、第２図は本発明の要部の詳細な構成を示した
結線図、第３図は同要部の信号波形図、第４図は他の実
施例の要部の結線図である。 １・・・・・・クロック作成回路、２・・・・・・同期
制御回路、３．４・・・・・・ＣＲＴ制御回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
Claims (1)
- 陰極線管の表示位置を示す表示位置信号および陰極線管
用同期信号を出力する複数個のＣＲＴ制御回路と、複数
個の表示位置信号あるいは同期信号が同期するまで先行
動作している前記ＣＲＴ制御回路のクロック入力を止め
、同期した時点からそのクロック入力を再開させる同期
制御回路とを設けたことを特徴とする陰極線管制御装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19808081A JPS5898781A (ja) | 1981-12-08 | 1981-12-08 | 陰極線管制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19808081A JPS5898781A (ja) | 1981-12-08 | 1981-12-08 | 陰極線管制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5898781A true JPS5898781A (ja) | 1983-06-11 |
Family
ID=16385176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19808081A Pending JPS5898781A (ja) | 1981-12-08 | 1981-12-08 | 陰極線管制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5898781A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6195388A (ja) * | 1984-10-16 | 1986-05-14 | 三菱電機株式会社 | 表示制御装置 |
| JPH0272393A (ja) * | 1988-09-07 | 1990-03-12 | Hitachi Ltd | 表示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5325318A (en) * | 1976-08-23 | 1978-03-09 | Hitachi Ltd | Parallel synchronous timing generator |
-
1981
- 1981-12-08 JP JP19808081A patent/JPS5898781A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5325318A (en) * | 1976-08-23 | 1978-03-09 | Hitachi Ltd | Parallel synchronous timing generator |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6195388A (ja) * | 1984-10-16 | 1986-05-14 | 三菱電機株式会社 | 表示制御装置 |
| JPH0272393A (ja) * | 1988-09-07 | 1990-03-12 | Hitachi Ltd | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1508147A (en) | Symmetrical odd modulus frequency divider | |
| JPS63301624A (ja) | パルス列分周回路 | |
| EP0125768B1 (en) | Method and apparatus for generating phase locked digital clock signals | |
| JPS5898781A (ja) | 陰極線管制御装置 | |
| JPH03127526A (ja) | 同期化装置 | |
| KR0158645B1 (ko) | 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로 | |
| JPH05100766A (ja) | クロツクジエネレータ | |
| KR900005789A (ko) | 클럭 신호 발생 장치 및 그 방법 | |
| JPS62191910A (ja) | クロツク制御方式 | |
| JPS61191657U (ja) | ||
| JPH0426259B2 (ja) | ||
| SU1629970A1 (ru) | Устройство синхронизации | |
| JPS6253539A (ja) | フレ−ム同期方式 | |
| JPS6330945A (ja) | メモリアクセス同期化回路 | |
| JPS6197690A (ja) | Ｃｒｔ表示装置の画面合成表示方式 | |
| SU790120A1 (ru) | Устройство дл синхронизации импульсов | |
| KR900004173B1 (ko) | 대역설정에 의한 주파수 판별회로 | |
| JPH03153294A (ja) | 液晶表示装置 | |
| KR900006778Y1 (ko) | Crt콘트롤러용 분주회로 | |
| KR910008966A (ko) | 수평 동기 펄스 측정 회로 | |
| JPS5918458Y2 (ja) | デイスプレイ装置 | |
| JPS5911423A (ja) | システムクロツク制御方式 | |
| KR0167226B1 (ko) | 우수/기수 판별회로 | |
| JPH1185717A (ja) | 同期割込み方法 | |
| JPS6243719A (ja) | 補正クロツク発生回路 |