JPH1185717A - 同期割込み方法 - Google Patents
同期割込み方法Info
- Publication number
- JPH1185717A JPH1185717A JP9247032A JP24703297A JPH1185717A JP H1185717 A JPH1185717 A JP H1185717A JP 9247032 A JP9247032 A JP 9247032A JP 24703297 A JP24703297 A JP 24703297A JP H1185717 A JPH1185717 A JP H1185717A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- signal
- interrupt
- sync
- int
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 マルチＣＰＵシステムに必要な同期割込み信
号を安定に得る同期割込み方法を提供する。 【解決手段】 複数のＣＰＵが動作するマルチＣＰＵシ
ステムにおいて、別の発振器から作成された一定周期の
タイミング信号／ＳＹＮＣを一定時間の後に信号を発す
る第１のカウンター１に入力し、割込み信号用クロック
ＣＰに比例した周期で動く第２のカウンター２のデータ
ロード信号に、先の第１のカウンターの信号出力を入力
することで、第２のカウンターの動作の同期引込みを行
い、第２のカウンターのオーバーフロー信号を別の割込
信号／ＩＮＴとするものである。
号を安定に得る同期割込み方法を提供する。 【解決手段】 複数のＣＰＵが動作するマルチＣＰＵシ
ステムにおいて、別の発振器から作成された一定周期の
タイミング信号／ＳＹＮＣを一定時間の後に信号を発す
る第１のカウンター１に入力し、割込み信号用クロック
ＣＰに比例した周期で動く第２のカウンター２のデータ
ロード信号に、先の第１のカウンターの信号出力を入力
することで、第２のカウンターの動作の同期引込みを行
い、第２のカウンターのオーバーフロー信号を別の割込
信号／ＩＮＴとするものである。
Description
【０００１】
【発明の属する技術分野】本発明は、動作クロックに差
があるマルチＣＰＵシステムの同期割込みに関するもの
である。
があるマルチＣＰＵシステムの同期割込みに関するもの
である。
【０００２】
【従来の技術】従来、プログラマブル・コントローラ等
においてマルチＣＰＵシステムを構築する場合に、最近
のＣＰＵは高速化が進み、同期割込み用のラインを引き
回して同期させるといった手法は不可能になってきて、
基板相互間等ではマスターのＣＰＵが発するタイミング
信号／ＲＴＣ（リアルタイムクロック）のみを他のＣＰ
Ｕに渡して、これによって他のスレーブのＣＰＵ等は同
期して動作していた。
においてマルチＣＰＵシステムを構築する場合に、最近
のＣＰＵは高速化が進み、同期割込み用のラインを引き
回して同期させるといった手法は不可能になってきて、
基板相互間等ではマスターのＣＰＵが発するタイミング
信号／ＲＴＣ（リアルタイムクロック）のみを他のＣＰ
Ｕに渡して、これによって他のスレーブのＣＰＵ等は同
期して動作していた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来例では、他のスレーブのＣＰＵがＲＴＣ周期のみで動
作している限りでは問題ないが、更に短い周期の処理が
あると、図４に示すようなカウンター同期回路を用い
て、速いクロックＣＰに基づく短い周期と／ＲＴＣの周
期を同期させなければならない。同期をとる場合、発振
器には誤差があるので短い周期のカウンターには常に、
引き込み動作を行わなければならないが、図４に示すよ
うに、短い周期の割込み信号／ＩＮＴを発生するカウン
ターに、一定周期のタイミング信号／ＲＴＣを微分した
信号／ＳＹＮＣを入力し、この信号とオーバーフローの
ＯＲをとり／ＩＮＴ（割込み信号）を発生させると、Ｃ
Ｐがマスターの／ＲＴＣ（ＳＹＮＣ）より速い場合に
は、図５のタイムミングチャートに示すように、同期化
周期において／ＳＹＮＣと／ＩＮＴの微妙な位相ずれが
原因で／ＩＮＴ出力が２回現れる、いわゆる二重割込み
といった不都合が発生し、正常な割込み時点以外で割込
みが発生して制御が乱れ、割込み処理が複雑になった
り、この／ＩＮＴが他に用いられる時の影響が大きいと
いう問題があった。そこで、本発明は、マルチＣＰＵシ
ステムに必要な同期割込み信号を安定に得て、高速に同
期を確立して信頼性の高いシステム運営を可能にする同
期割込み方法を提供することを目的としている。
来例では、他のスレーブのＣＰＵがＲＴＣ周期のみで動
作している限りでは問題ないが、更に短い周期の処理が
あると、図４に示すようなカウンター同期回路を用い
て、速いクロックＣＰに基づく短い周期と／ＲＴＣの周
期を同期させなければならない。同期をとる場合、発振
器には誤差があるので短い周期のカウンターには常に、
引き込み動作を行わなければならないが、図４に示すよ
うに、短い周期の割込み信号／ＩＮＴを発生するカウン
ターに、一定周期のタイミング信号／ＲＴＣを微分した
信号／ＳＹＮＣを入力し、この信号とオーバーフローの
ＯＲをとり／ＩＮＴ（割込み信号）を発生させると、Ｃ
Ｐがマスターの／ＲＴＣ（ＳＹＮＣ）より速い場合に
は、図５のタイムミングチャートに示すように、同期化
周期において／ＳＹＮＣと／ＩＮＴの微妙な位相ずれが
原因で／ＩＮＴ出力が２回現れる、いわゆる二重割込み
といった不都合が発生し、正常な割込み時点以外で割込
みが発生して制御が乱れ、割込み処理が複雑になった
り、この／ＩＮＴが他に用いられる時の影響が大きいと
いう問題があった。そこで、本発明は、マルチＣＰＵシ
ステムに必要な同期割込み信号を安定に得て、高速に同
期を確立して信頼性の高いシステム運営を可能にする同
期割込み方法を提供することを目的としている。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明は、複数のＣＰＵが動作する
マルチＣＰＵシステムにおいて、別の発振器から作成さ
れた一定周期のタイミング信号を一定時間後に信号を発
する第１のカウンターへ入力し、割り込み信号に比例し
た周期で動く第２のカウンターのデータロード信号に前
記第１のカウンターの信号出力を入力することにより前
記第２のカウンターの動作の同期引込みを行い、第２の
カウンターのオーバーフロー信号を別の割り込み信号と
することを特徴としている。また、請求項２に記載の発
明は、請求項１記載の同期割込み方法において、前記第
１のカウンターで設定した時間と第２のカウンターがオ
ーバーフローを発した後にカウントする値を同じにする
ことにより前記タイミング信号と割込み信号の同期引込
みを行うことを特徴としている。上記構成によれば、第
１のカウンターで／ＳＹＮＣ信号を一定時間後に一定カ
ウントしたと同じ値を、第２のカウンターにセットして
同期をとり、オーバーフローの発生とカウンターへのデ
ータセットとの時間をずらせて二重割込みの発生を防止
できる。
め、請求項１に記載の発明は、複数のＣＰＵが動作する
マルチＣＰＵシステムにおいて、別の発振器から作成さ
れた一定周期のタイミング信号を一定時間後に信号を発
する第１のカウンターへ入力し、割り込み信号に比例し
た周期で動く第２のカウンターのデータロード信号に前
記第１のカウンターの信号出力を入力することにより前
記第２のカウンターの動作の同期引込みを行い、第２の
カウンターのオーバーフロー信号を別の割り込み信号と
することを特徴としている。また、請求項２に記載の発
明は、請求項１記載の同期割込み方法において、前記第
１のカウンターで設定した時間と第２のカウンターがオ
ーバーフローを発した後にカウントする値を同じにする
ことにより前記タイミング信号と割込み信号の同期引込
みを行うことを特徴としている。上記構成によれば、第
１のカウンターで／ＳＹＮＣ信号を一定時間後に一定カ
ウントしたと同じ値を、第２のカウンターにセットして
同期をとり、オーバーフローの発生とカウンターへのデ
ータセットとの時間をずらせて二重割込みの発生を防止
できる。
【０００５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照して説明する。図１は本発明の実施の形態に
係る同期割込み方法を実証するためのカウンター同期回
路のブロック図である。図２は図１に示すカウンター同
期回路のタイミングチャートである。図３は図１に示す
割込み信号のタイミングチャートである。図１に示すカ
ウンター同期回路において、／ＩＮＴ（割込み信号）は
短い周期のクロックパルスＣＰに比例する分周信号であ
り、割込み信号／ＩＮＴと／ＳＹＮＣの周期比はＮで、
／ＳＹＮＣの周期は短い方の／ＩＮＴのＮ倍である。い
ま、第１のカウンター１には／ＳＹＮＣで８Ｈがセット
され１６進カウンタとして０Ｈ→ＦＨ（０〜１５）とカ
ウントして停止する。一方、速いクロックＣＰに基づく
第２のカウンター２はフリーラン状態で、最終段のカウ
ンタとインバータを介して一定周期で／ＩＮＴを出力し
ている。この場合の大小関係は／ＳＹＮＣの周期が／Ｉ
ＮＴのＮ倍といういうことである。従って、この回路で
は、／ＳＹＮＣが第１のカウンター１に入力された時に
は同時に／ＩＮＴが出力されている状態であり、カウン
ター１に８Ｈがセットされると、第１のカウンタ１はカ
ウントを開始しＦＨまでカウントしたら、同期引き込み
動作のためのロード信号／ＬＤを出力する。ロード信号
／ＬＤは第２のカウンター２に０８Ｈをセットする信号
である。（この０８Ｈは２桁カウント数字の中の｜８｜
という意味である）。つまり、従来例の同期回路では例
えば／ＳＹＮＣと／ＩＮＴが０Ｈと００Ｈにより、双方
の割込み信号出力時点で同期引込みを行ったのに対し、
本実施例では同期引込み位置を８ビットずらして第２の
カウンター２は０８Ｈからカウントするような形にし
て、同期をとるタイミングとオーバーフローのＩＮＴ出
力時点をずらして二重割込みを避けている。この時の設
定タイミングとしてはカウンタの特性上、第２のカウン
ター２のＣＰパルスに基づくカウント値がＯ７Ｈになる
ように、丁度次の状態が０８Ｈとなるように、第１のカ
ウンター１の信号ＬＤの出力タイミング、／ＳＹＮＣの
セットビット数などは制御される。なお、第１のカウン
ター１にセットする８Ｈの値については８Ｈに限定する
ものではなく、／ＳＹＮＣと／ＩＮＴの周期比より最適
値を選択すればよい。このようにタイミングを設定して
制御すれば、第２のカウンター２は０８Ｈがセットされ
たのと同じであって、即ち、０８Ｈの値で第２のカウン
ター２は／ＳＹＮＣ信号で引込みがあったことになり、
／ＳＹＮＣと／ＩＮＴの同期が確立されたことになる。
しかも、引込み時の値はオーバーフローの発生と時間差
が大きいので、図５の従来例のように二重割込みが現れ
るようなことは無く、図２、図３に示すように安定な同
期割込み信号が得られる。なお、ここまではマルチＣＰ
Ｕシステムとして、マスターＣＰＵの／ＲＴＣに対する
構成の例について説明したが、他の形態の分散システム
構成にも適用できることは勿論である。
て図を参照して説明する。図１は本発明の実施の形態に
係る同期割込み方法を実証するためのカウンター同期回
路のブロック図である。図２は図１に示すカウンター同
期回路のタイミングチャートである。図３は図１に示す
割込み信号のタイミングチャートである。図１に示すカ
ウンター同期回路において、／ＩＮＴ（割込み信号）は
短い周期のクロックパルスＣＰに比例する分周信号であ
り、割込み信号／ＩＮＴと／ＳＹＮＣの周期比はＮで、
／ＳＹＮＣの周期は短い方の／ＩＮＴのＮ倍である。い
ま、第１のカウンター１には／ＳＹＮＣで８Ｈがセット
され１６進カウンタとして０Ｈ→ＦＨ（０〜１５）とカ
ウントして停止する。一方、速いクロックＣＰに基づく
第２のカウンター２はフリーラン状態で、最終段のカウ
ンタとインバータを介して一定周期で／ＩＮＴを出力し
ている。この場合の大小関係は／ＳＹＮＣの周期が／Ｉ
ＮＴのＮ倍といういうことである。従って、この回路で
は、／ＳＹＮＣが第１のカウンター１に入力された時に
は同時に／ＩＮＴが出力されている状態であり、カウン
ター１に８Ｈがセットされると、第１のカウンタ１はカ
ウントを開始しＦＨまでカウントしたら、同期引き込み
動作のためのロード信号／ＬＤを出力する。ロード信号
／ＬＤは第２のカウンター２に０８Ｈをセットする信号
である。（この０８Ｈは２桁カウント数字の中の｜８｜
という意味である）。つまり、従来例の同期回路では例
えば／ＳＹＮＣと／ＩＮＴが０Ｈと００Ｈにより、双方
の割込み信号出力時点で同期引込みを行ったのに対し、
本実施例では同期引込み位置を８ビットずらして第２の
カウンター２は０８Ｈからカウントするような形にし
て、同期をとるタイミングとオーバーフローのＩＮＴ出
力時点をずらして二重割込みを避けている。この時の設
定タイミングとしてはカウンタの特性上、第２のカウン
ター２のＣＰパルスに基づくカウント値がＯ７Ｈになる
ように、丁度次の状態が０８Ｈとなるように、第１のカ
ウンター１の信号ＬＤの出力タイミング、／ＳＹＮＣの
セットビット数などは制御される。なお、第１のカウン
ター１にセットする８Ｈの値については８Ｈに限定する
ものではなく、／ＳＹＮＣと／ＩＮＴの周期比より最適
値を選択すればよい。このようにタイミングを設定して
制御すれば、第２のカウンター２は０８Ｈがセットされ
たのと同じであって、即ち、０８Ｈの値で第２のカウン
ター２は／ＳＹＮＣ信号で引込みがあったことになり、
／ＳＹＮＣと／ＩＮＴの同期が確立されたことになる。
しかも、引込み時の値はオーバーフローの発生と時間差
が大きいので、図５の従来例のように二重割込みが現れ
るようなことは無く、図２、図３に示すように安定な同
期割込み信号が得られる。なお、ここまではマルチＣＰ
Ｕシステムとして、マスターＣＰＵの／ＲＴＣに対する
構成の例について説明したが、他の形態の分散システム
構成にも適用できることは勿論である。
【０００６】
【発明の効果】以上説明したように、本発明によれば、
マルチＣＰＵシステムで／ＲＴＣとこれに同期した短い
周期の割込との同期方法において、短い周期をオーバー
フローで出力するカウンターに同期データをセットする
タイミングを他のカウンターでディレーをとり、複数の
割込みが出ないように構成したので、マルチＣＰＵシス
テムに必要な同期割込み信号が安定に得られ、高速に同
期を確立することが可能になってシステムの信頼性を向
上させることができる。
マルチＣＰＵシステムで／ＲＴＣとこれに同期した短い
周期の割込との同期方法において、短い周期をオーバー
フローで出力するカウンターに同期データをセットする
タイミングを他のカウンターでディレーをとり、複数の
割込みが出ないように構成したので、マルチＣＰＵシス
テムに必要な同期割込み信号が安定に得られ、高速に同
期を確立することが可能になってシステムの信頼性を向
上させることができる。
【図１】本発明の実施の形態に係る同期割込み方法を実
証するカウンター同期回路のブロック図である。
証するカウンター同期回路のブロック図である。
【図２】図１に示すカウンター同期回路のタイミングチ
ャートである。
ャートである。
【図３】図１に示す割込み信号のタイミングチャートで
ある。
ある。
【図４】従来のカウンター同期回路のブロック図であ
る。
る。
【図５】図４に示す回路のタイミングチャートである。
１ 第１のカウンター ２ 第２のカウンター
Claims (2)
- 【請求項１】 複数のＣＰＵが動作するマルチＣＰＵシ
ステムにおいて、別の発振器から作成された一定周期の
タイミング信号を一定時間の後に信号を発する第１のカ
ウンターに入力し、割込み信号に比例した周期で動く第
２のカウンターのデータロード信号に前記第１のカウン
ターの信号出力を入力することにより前記第２のカウン
ターの動作の同期引き込みを行い、第２のカウンターの
オーバーフロー信号を別の割込み信号とすることを特徴
とする同期割込み方法。 - 【請求項２】 前記同期割込み方法において、前記第１
のカウンターで設定した時間と第２のカウンターがオー
バーフローを発した後にカウントする値を同じにするこ
とにより前記タイミング信号と前記割込み信号の同期引
き込みを行うことを特徴とする請求項１記載の同期割込
み方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9247032A JPH1185717A (ja) | 1997-09-11 | 1997-09-11 | 同期割込み方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9247032A JPH1185717A (ja) | 1997-09-11 | 1997-09-11 | 同期割込み方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1185717A true JPH1185717A (ja) | 1999-03-30 |
Family
ID=17157404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9247032A Pending JPH1185717A (ja) | 1997-09-11 | 1997-09-11 | 同期割込み方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1185717A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2391032A1 (en) * | 2009-01-23 | 2011-11-30 | Alcatel Lucent | Synchronization method and device for real-time distributed system |
-
1997
- 1997-09-11 JP JP9247032A patent/JPH1185717A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2391032A1 (en) * | 2009-01-23 | 2011-11-30 | Alcatel Lucent | Synchronization method and device for real-time distributed system |
| EP2391032A4 (en) * | 2009-01-23 | 2014-04-30 | Alcatel Lucent | SYNCHRONIZATION PROCESS AND DEVICE FOR REAL-TIME DISTRIBUTED SYSTEM |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5548620A (en) | Zero latency synchronized method and apparatus for system having at least two clock domains | |
| KR900008178B1 (ko) | 위상동기 시스템 | |
| JPH1185717A (ja) | 同期割込み方法 | |
| US5572554A (en) | Synchronizer and method therefor | |
| JPS63232615A (ja) | クロツク切替回路 | |
| US4462031A (en) | Traffic synchronization device | |
| US5634041A (en) | Rationally clocked communication interface | |
| JPH11305812A (ja) | 分散型ｃｐｕシステムの同期方法 | |
| JPH0133864B2 (ja) | ||
| US6867631B1 (en) | Synchronous frequency convertor for timebase signal generation | |
| JP3314791B2 (ja) | マルチプロセッサシステムの同期化方式 | |
| US4521897A (en) | Apparatus for synchronizing the operation of master and slave counters | |
| KR930008421B1 (ko) | 동기회로 | |
| JP2002330121A (ja) | コントロールユニットおよびネットワークサーボ制御方法 | |
| US5943373A (en) | External protocol hooks system and method | |
| JPH0282812A (ja) | クロック切換方式 | |
| JPH0741228Y2 (ja) | デジタル信号多重化装置 | |
| JP2723270B2 (ja) | 画面重ね合わせシステムにおけるクロックスキュー調整回路 | |
| JP3018414B2 (ja) | 階層型マルチプロセッサシステム | |
| JPH07326963A (ja) | デジタルｐｌｌ回路 | |
| JPH10257040A (ja) | 位相設定回路 | |
| KR940006515B1 (ko) | 슬립방지용 동기신호 및 클럭 공급장치 | |
| JPS6058617B2 (ja) | クロツク制御方式 | |
| JPH04369940A (ja) | 同期回路 | |
| JPH098786A (ja) | 同期クロック切替方式 |