JPH10187311A - 情報処理システム - Google Patents

Abstract

(57)【要約】 【課題】 未搭載のメモリモジュール、拡張アダプタ用
のバッファＩＣの消費電力を低減し、かつアンテナパタ
ーンによる不要輻射ノイズの低減を図ることができる情
報処理システムを提供する。 【解決手段】 パーソナルコンピュータ、ワークステー
ションなどのメモリモジュールの増設、拡張アダプタの
拡張が可能なコンピュータシステムであって、演算装
置、システムコントローラ、メモリバッファ、複数のメ
モリモジュール、標準Ｉ／Ｏ、複数の拡張アダプタなど
から構成され、メモリモジュール４上のグランド信号の
１ピンを搭載／未搭載のセンス信号に使用し、このセン
ス信号線２７はメモリモジュール４が未搭載ならば電源
レベルとなり、メモリ制御線・アドレス線バッファ３
ａ、メモリデータ線バッファ３ｅの出力イネーブル端子
を電源レベルとすることにより出力をインヒビットする
ことが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パーソナルコンピ
ュータ、ワークステーションなど、メモリモジュールを
用いて記憶装置を増設するコンピュータシステム、およ
び物理的に独立した拡張（Ｉ／Ｏ：入出力装置）アダプ
タを用いてシステムを拡張することが可能なコンピュー
タシステムにおいて、特に未使用ドライバ出力の自動イ
ンヒビット方式として好適な情報処理システムに適用し
て有効な技術に関する。

【０００２】

【従来の技術】たとえば、本発明者が検討したところに
よれば、パーソナルコンピュータ、ワークステーション
などの情報処理システムにおいては、コンピュータシス
テム技術の高性能化に伴い、メモリ装置の大容量化が避
けられないものとなっている。一方、用途の多様化によ
り、個々の要求に応じたシステム構築のためにメモリの
モジュール化を図り、汎用性を持たせる傾向にある。

【０００３】また、用途の多様化に対応するため、シス
テムを一部アダプタ化することにより、システムを柔軟
なものにしている。一般的にこれらは、高速処理を実現
させるために同期化クロック信号を用いてデータ転送の
同期化を図ることなどが考えられる。

【０００４】これらのメモリのモジュール化、システム
のアダプタ化の傾向は、不要なバッファを追加したり、
アンテナパターンを出現させることになり、不要なバッ
ファの追加による消費電力の増大、アンテナパターンの
出現による不要輻射ノイズの増加の原因となっている。
この改善策の一例として、たとえば特開平７−１５２４
４９号公報には、電力管理のため、任意に、バスに接続
される周辺回路に信号の供給を停止させる技術が提案さ
れている。

【０００５】

【発明が解決しようとする課題】ところで、前記のよう
なメモリのモジュール化、システムのアダプタ化の技術
においては、システムを最大負荷に対応できるように複
数のコネクタを接続して構成するため、コネクタの１つ
にでもメモリモジュール、拡張アダプタが搭載されない
システムを構成した場合に、以下のような問題点の発生
することが考えられる。

【０００６】すなわち、最大負荷構成でないシステムを
構築した場合に、未搭載のメモリモジュール、拡張アダ
プタのコネクタに対しても、各種メモリ信号、クロック
信号を供給するために、未使用信号用のバッファＩＣ
（Integrated Circuit）を動作させることになる。これ
は、不要な電力を消費させ、消費電力の増大につながる
とともに、バッファＩＣを構成するトランジスタのスイ
ッチング動作により発熱の増加も招くことになる。

【０００７】さらに、メモリモジュール、拡張アダプタ
が搭載されない未搭載のコネクタにおいては、コネクタ
までのパターンが終端負荷のないアンテナパターンとな
る。このアンテナパターンは、デスクトップ型システム
などによっては３０ｃｍほどの長さになることもあり、
不要輻射ノイズの発生を導くもととなる。

【０００８】また、前記特開平７−１５２４４９号公報
の技術においても、周辺回路に対して信号の供給を停止
させる技術ではあるものの、不要回路への信号供給を完
全に止めてしまうものではなく、また状態管理のための
処理ルーチンが必要であるなどの問題点も考えられる。

【０００９】そこで、本発明の目的は、特別な処理など
を必要とすることなく、未搭載のメモリモジュール、拡
張（Ｉ／Ｏ）アダプタ用のバッファを出力インヒビット
にすることにより、バッファＩＣの消費電力を低減し、
かつアンテナパターンによる不要輻射ノイズの低減を図
ることができる情報処理システムを提供することにあ
る。

【００１０】

【課題を解決するための手段】本発明における情報処理
システムは、モジュール化されたメモリモジュールの増
設、アダプタ化されたＩ／Ｏアダプタの拡張が可能な情
報処理システムに適用されるものであり、メモリモジュ
ール、Ｉ／Ｏアダプタのそれぞれに１対１で対応するバ
ッファなど、これらに対する出力インヒビット機能、す
なわち出力を禁止する機能を持つ出力手段と、未搭載の
メモリモジュール、Ｉ／Ｏアダプタに対応する出力手段
の出力を禁止させる、信号線の電圧レベルの差異などに
基づいた禁止手段とを有するものである。

【００１１】すなわち、消費電力の低減、不要輻射ノイ
ズの低減を図るシステムを構築するために、メモリをモ
ジュール化して増設することが可能なシステムにおいて
は、未搭載のモジュールバッファに関して出力インヒビ
ットするものであり、また同期化クロック信号を用いる
各種拡張アダプタにおいては、未搭載のアダプタクロッ
ク信号の出力をインヒビットとするものである。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。

【００１３】（実施の形態１）図１は本発明の実施の形
態１である情報処理システムの要部を示すブロック図、
図２は本実施の形態１におけるメモリ回路部を示すブロ
ック図、図３はメモリモジュールのセンス回路を示す回
路図、図４はクロックのインヒビット回路を示す回路図
である。

【００１４】まず、図１により本実施の形態１の情報処
理システムの要部構成を説明する。

【００１５】本実施の形態１の情報処理システムは、た
とえばパーソナルコンピュータ、ワークステーションな
どのメモリモジュールの増設、拡張アダプタの拡張が可
能なコンピュータシステムとされ、演算装置１、システ
ムコントローラ２、メモリバッファ３（出力手段）、複
数のメモリモジュール４〜７、標準Ｉ／Ｏ８、複数の拡
張アダプタ９，１０（Ｉ／Ｏアダプタ）、発振器１１、
クロックバッファ１２（出力手段）から構成されてい
る。

【００１６】この情報処理システムにおいては、演算装
置１とシステムコントローラ２との間が演算装置バス１
３、システムコントローラ２とメモリバッファ３との間
がメモリ制御線バス１４、メモリアドレス線バス１５、
メモリデータ線バス１６、メモリバッファ３とメモリモ
ジュール４〜７との間がメモリモジュール用バス１７〜
２０によりそれぞれ接続されている。

【００１７】さらに、システムコントローラ２と標準Ｉ
／Ｏ８、拡張アダプタ９，１０との間がシステムバス２
１、発振器１１とクロックバッファ１２との間が原振信
号線２２、クロックバッファ１２と標準Ｉ／Ｏ８、拡張
アダプタ９，１０との間がクロック信号線２３〜２６に
よりそれぞれ接続されている。

【００１８】演算装置１は、データの演算処理を行う部
分であり、演算処理のために演算装置１とシステムコン
トローラ２との間で演算装置バス１３を介してデータの
授受が行われる。

【００１９】システムコントローラ２は、演算装置制御
部、メモリ制御部、バス制御部からなり、システムの全
体制御を司る部分である。演算装置制御部は、演算装置
１との間で演算装置バス１３を介してデータの授受が行
われる。メモリ制御部は、メモリバッファ３との間で、
メモリ制御線バス１４、メモリアドレス線バス１５を介
してメモリ制御信号、メモリアドレス信号を出力して、
メモリデータ線バス１６を介してメモリデータの授受が
行われる。バス制御部は、システムバス２１を介して標
準Ｉ／Ｏ８、拡張アダプタ９，１０のバス制御を行う。

【００２０】メモリバッファ３は、メモリモジュール用
の信号を一時的に格納する部分であり、システムコント
ローラ２のメモリ制御部からのメモリ制御信号、メモリ
アドレス信号、メモリデータ信号に基づいて、メモリモ
ジュール４〜７との間でメモリモジュール用バス１７〜
２０を介してメモリモジュール４〜７をバッファリング
し、負荷の分散を行う。

【００２１】メモリモジュール４〜７は、たとえばモジ
ュール化された４つのメモリモジュールＮＯ．１〜Ｎ
Ｏ．４からなり、それぞれがデータを記憶する部分であ
り、メモリモジュール用バス１７〜２０を介して、メモ
リバッファ３によりバッファリングされる。

【００２２】標準Ｉ／Ｏ８は、情報処理システムに標準
的に設けられている入出力回路であり、たとえば画像の
ビデオ信号、音声のオーディオ信号のコントローラなど
がシステムバス２１を介してシステムコントローラ２の
バス制御部により制御される。

【００２３】拡張アダプタ９，１０は、たとえばアダプ
タ化された２つの拡張アダプタＮＯ．１，ＮＯ．２から
なり、情報処理システムの拡張のために設けられる入出
力回路であり、たとえばネットワークに接続するための
通信コントローラなどが標準Ｉ／Ｏ８と同じようにシス
テムバス２１を介してシステムコントローラ２のバス制
御部により制御される。

【００２４】発振器１１は、情報処理システムの基準と
なるクロック信号を発生する部分であり、このクロック
信号は原振信号線２２を介してクロックバッファ１２に
送られる。

【００２５】クロックバッファ１２は、クロック信号を
一時的に格納する部分であり、標準Ｉ／Ｏ８、拡張アダ
プタ９，１０との間でクロック信号線２３〜２６を介し
て標準Ｉ／Ｏ８、拡張アダプタ９，１０をバッファリン
グして負荷を分散し、同位相のクロック信号により同期
化をかけながらデータ転送を行う。

【００２６】以上のように構成される情報処理システム
では、たとえば、メモリモジュール４〜７のうち、１つ
あるいは２つ、３つのメモリモジュールしか搭載しない
場合や、２つの拡張アダプタ９，１０のうち、一方ある
いは全ての拡張アダプタが未搭載などの場合に、従来は
未搭載のメモリモジュール、拡張アダプタにより消費電
力、不要輻射ノイズの問題発生の原因となっている。

【００２７】ところが、本実施の形態１においては、メ
モリモジュール４〜７、拡張アダプタ９，１０のうちの
未搭載による消費電力、不要輻射ノイズの問題を以下の
ようにして解決することができる。図２〜図４の図面に
基づいて詳細に説明する。

【００２８】まず、情報処理システムを構成するメモリ
回路部の自動インヒビット制御について、メモリ回路部
の詳細を示す図２を用いて説明する。

【００２９】メモリモジュール４〜７は、システムコン
トローラ２のメモリ制御部からのメモリ制御線１４ａ、
メモリアドレス線１５ａ、メモリデータ線１６ａにより
制御される。メモリモジュール４〜７上には複数の半導
体素子が搭載されているため、通常、単方向、双方向の
バッファＩＣを用いて負荷の分散を行う。

【００３０】すなわち、メモリ制御線１４ａ、およびメ
モリアドレス線１５ａ用のメモリ制御線・アドレス線バ
ッファ３ａ〜３ｄは単方向で、たとえばＴＴＬ（Transi
storTransistor Logic ）／７４２４４を想定する。メ
モリデータ線１６ａ用のメモリデータ線バッファ３ｅ〜
３ｈは双方向で、たとえばＴＴＬ／７４２４５を想定す
る。

【００３１】この２つのＴＴＬによるメモリ制御線・ア
ドレス線バッファ３ａ〜３ｄ、メモリデータ線バッファ
３ｅ〜３ｈは、出力イネーブル端子、すなわち出力を可
能にする信号端子を持ち、この信号を電源レベルとする
ことで、メモリモジュール用制御線・アドレス線１７ａ
〜２０ａ、メモリモジュール用データ線１７ｂ〜２０ｂ
を介したメモリモジュール４〜７への出力をインヒビッ
トすることが可能である。

【００３２】具体的に、メモリモジュール４〜７のセン
ス回路を示す図３を用いて、ここでは４つのメモリモジ
ュール４〜７のうち、ＮＯ．１のメモリモジュール４が
搭載されていない場合を考える。

【００３３】たとえば、メモリモジュール４上に割り当
てられるグランド信号の１ピンをメモリモジュール４の
搭載／未搭載の判別のためのセンス信号（禁止手段）に
使用し、このグランド信号の１ピンに接続されるセンス
信号線２７を、このメモリモジュール４に１対１で対応
するメモリ制御線・アドレス線バッファ３ａ、メモリデ
ータ線バッファ３ｅの出力イネーブル端子にそれぞれ接
続する。

【００３４】これにより、メモリモジュール４が搭載さ
れていれば、センス信号線２７はメモリモジュール４に
よってグランドレベルとなり、メモリ制御線・アドレス
線バッファ３ａ、メモリデータ線バッファ３ｅのイネー
ブル端子もグランドレベルになって出力イネーブルを示
す。一方、メモリモジュール４が未搭載ならば、電源レ
ベルに接続されたプルアップ抵抗２８により電源レベル
となり、メモリ制御線・アドレス線バッファ３ａ、メモ
リデータ線バッファ３ｅのイネーブル端子も電源レベル
となる。

【００３５】よって、メモリ制御線・アドレス線バッフ
ァ３ａ、メモリデータ線バッファ３ｅは、出力イネーブ
ル端子を電源レベルとすることにより出力をインヒビッ
トすることが可能となり、不要な電力の消費につながる
メモリ制御線・アドレス線バッファ３ａ、メモリデータ
線バッファ３ｅの出力を禁止するとともに、メモリモジ
ュール４のコネクタまでのメモリモジュール用制御線・
アドレス線１７ａ、メモリモジュール用データ線１７ｂ
には信号が出力されず、不要輻射ノイズを導くもととな
るアンテナパターンとなることはない。

【００３６】次に、システムクロックの自動インヒビッ
ト制御について、図４の回路図を用いて説明する。

【００３７】発振器１１によって生成されたクロック信
号はクロックバッファ１２によって負荷分けされ、標準
Ｉ／Ｏ８、および拡張アダプタ９，１０のコネクタへ供
給される。クロックバッファ１２には各素子毎に出力イ
ンヒビットが可能な、たとえばＴＴＬ／７４１２５を想
定する。このクロックバッファ１２の出力イネーブル端
子を電源レベルとすることで出力をインヒビットするこ
とが可能である。

【００３８】ここでは、２つの拡張アダプタ９，１０の
うち、ＮＯ．１の拡張アダプタ９が未搭載である場合を
考える。なお、標準Ｉ／Ｏ８は常に搭載されている状態
なので、常にクロック出力イネーブル状態とするために
イネーブル端子はグランドレベルへ接続する。

【００３９】たとえば、拡張アダプタ９上に割り当てら
れるグランド信号の１ピンを拡張アダプタ９の搭載／未
搭載の判別のためのセンス信号（禁止手段）に使用し、
このグランド信号の１ピンに接続されるセンス信号線２
９を、この拡張アダプタ９に１対１で対応するクロック
バッファ１２の出力イネーブル端子に接続する。

【００４０】これにより、拡張アダプタ９が搭載されて
いる場合、センス信号線２９は拡張アダプタ９によって
グランドレベルとなり、クロックバッファ１２のイネー
ブル端子もグランドレベルになるため、拡張アダプタ９
用のクロック信号線２５は出力イネーブルとなる。一
方、拡張アダプタ９が未搭載の場合、センス信号線２９
はプルアップ抵抗３０によって電源レベルにされ、クロ
ックバッファ１２のイネーブル端子も電源レベルになる
ため、拡張アダプタ９用のクロック信号線２５は出力が
インヒビットされる。

【００４１】よって、不要な電力の消費につながる拡張
アダプタ９用のクロックバッファ１２の出力を禁止する
とともに、拡張アダプタ９のコネクタまでのクロック信
号線２５にはクロック信号が出力されず、クロック信号
が不要輻射ノイズを導くもととなる不要なアンテナパタ
ーンとなることを防ぐことが可能となる。

【００４２】同様に、他のメモリモジュール５〜７、拡
張アダプタ１０についても、未搭載のメモリモジュール
５〜７、拡張アダプタ１０のセンス信号線が電源レベル
となることによってメモリモジュール用制御線・アドレ
ス線バッファ、メモリモジュール用データ線バッファ、
クロックバッファの出力がインヒビットされ、これらの
バッファの出力を禁止するとともに、不要なアンテナパ
ターンの形成を防止することができる。

【００４３】従って、本実施の形態１の情報処理システ
ムによれば、メモリモジュール４〜７、拡張アダプタ
９，１０に１対１で対応する出力イネーブル端子を持つ
メモリバッファ３、クロックバッファ１２を用い、メモ
リモジュール４〜７、拡張アダプタ９，１０上に割り当
てられるグランド信号の１ピンを搭載／未搭載の判別の
ためのセンス信号に使用し、このセンス信号によって未
搭載のメモリモジュール４〜７、拡張アダプタ９，１０
用のメモリバッファ３、クロックバッファ１２を出力イ
ンヒビットすることにより、バッファＩＣの不要な電力
の消費をなくし、消費電力を低減することができるとと
もに、不要なアンテナパターンをなくして不要輻射ノイ
ズを低減することができる。

【００４４】たとえば、メモリバッファ３、クロックバ
ッファ１２でよく使用されるＩＣ（ＡＢＴ１６２４５）
を考えた場合、消費電力は最大で３２ｍＡを消費する
が、出力インヒビット状態では２ｍＡとなる。たとえば
８つのバッファのうち、６つのバッファをインヒビット
状態にする状態を見た場合、３２ｍＡ×８＝２５６ｍＡ
（最大）を消費するところを３２ｍＡ×２＋２ｍＡ×６
＝７６ｍＡとなり、３分の１以下にできる。これにより
システムの発熱を抑えるのに有効である。

【００４５】また、最近のメモリ制御信号、メモリアド
レス信号、メモリデータ信号などの信号は中央処理装置
のクロック信号に同期していることが多く、これらの周
波数帯がアンテナパターンにのり、不要輻射ノイズを発
生する要因となるので、本実施の形態１のようにアンテ
ナを作らないことが効果的である。

【００４６】（実施の形態２）図５は本発明の実施の形
態２である情報処理システムの要部を示すブロック図で
ある。

【００４７】本実施の形態２の情報処理システムは、前
記実施の形態１と同様にパーソナルコンピュータ、ワー
クステーションなどのメモリモジュールの増設、拡張ア
ダプタの拡張が可能なコンピュータシステムとされ、前
記実施の形態１との相違点は、システムバスに対して全
てのＩ／Ｏをバッファリングし、サスペンド／レジュー
ムに応用するようにした点である。

【００４８】すなわち、本実施の形態２においては、図
５に示すように、システムコントローラ３１と、このシ
ステムコントローラ３１に接続される複数のバッファ３
２，３３（出力手段）と、それぞれのバッファ３２，３
３に接続される複数のメモリモジュール３４、複数の拡
張アダプタ３５（Ｉ／Ｏアダプタ）とから構成され、メ
モリモジュール３４、拡張アダプタ３５の搭載／未搭載
の判別はシステムコントローラ３１を介したアクセス動
作により検知される。なお、図５においては、メモリモ
ジュール３４、拡張アダプタ３５をそれぞれ１つずつ図
示している。

【００４９】たとえば、システムコントローラ３１から
メモリモジュール３４にアクセスして、メモリモジュー
ル３４に対して任意のデータを書き込んだ後に、このデ
ータを読み出して書き込みデータと等しければ、メモリ
モジュール３４が搭載されている状態と判別することが
できる。一方、読み出したデータが書き込みデータと異
なるときには、メモリモジュール３４が未搭載であると
判別する。

【００５０】そして、メモリモジュール３４が搭載され
ているときには、システムコントローラ３１からイネー
ブル信号を出力してバッファ３２を出力イネーブルと
し、一方、メモリモジュール３４が未搭載のときには、
システムコントローラ３１からインヒビット信号（イネ
ーブル信号の反転信号：禁止手段）を出力することによ
り、バッファ３２を出力インヒビットすることができ
る。

【００５１】同様に、拡張アダプタ３５についても、搭
載されているときにはシステムコントローラ３１からの
イネーブル信号によってバッファ３３が出力イネーブル
とされ、一方、拡張アダプタ３５が未搭載のときには、
システムコントローラ３１からインヒビット信号を出力
することにより、バッファ３３を出力インヒビットする
ことが可能となる。

【００５２】従って、本実施の形態２の情報処理システ
ムによれば、システムコントローラ３１とメモリモジュ
ール３４、拡張アダプタ３５との間の動作結果に基づい
て搭載／未搭載の判別を行い、未搭載のメモリモジュー
ル３４、拡張アダプタ３５については対応するバッファ
３２，３３を出力インヒビットすることにより、前記実
施の形態１と同様にバッファＩＣの不要な電力の消費を
なくし、消費電力を低減することができるとともに、不
要なアンテナパターンをなくして不要輻射ノイズを低減
することができ、特に本実施の形態２においては、シス
テム側の都合などに応じてメモリモジュール３４、拡張
アダプタ３５に対してサスペンド／レジュームを可能と
することができる。

【００５３】（実施の形態３）図６は本発明の実施の形
態３である情報処理システムの要部を示すブロック図で
ある。

【００５４】本実施の形態３の情報処理システムは、前
記実施の形態１と同様にパーソナルコンピュータ、ワー
クステーションなどのメモリモジュールの増設、拡張ア
ダプタの拡張が可能なコンピュータシステムとされ、前
記実施の形態１との相違点は、システム側でクロック信
号の停止を制御するようにした点である。

【００５５】すなわち、本実施の形態３においては、図
６に示すように、発振器３６と、この発振器３６に接続
されるバッファ３７（出力手段）と、このバッファ３７
に接続される複数の拡張アダプタ３８（Ｉ／Ｏアダプ
タ）と、システムコントローラ３９と、このシステムコ
ントローラ３９の制御信号と拡張アダプタ３８のセンス
信号とを入力してバッファ３７を制御する論理ゲート４
０とから構成され、拡張アダプタ３８のセンス信号とシ
ステムコントローラ３９の制御信号とでバッファ３７を
出力インヒビットすることが可能となっている。なお、
図６においては、拡張アダプタ３８を１つのみ図示して
いる。

【００５６】たとえば、拡張アダプタ３８が未搭載のと
きには、前記実施の形態１と同様にセンス信号線が電源
レベルになり、論理ゲート４０から電源レベルの信号
（禁止手段）が出力されることによってバッファ３７を
出力インヒビットすることができる。一方、拡張アダプ
タ３８が搭載されているときでも、システムコントロー
ラ３９から電圧レベルの制御信号を論理ゲート４０に入
力することにより、センス信号線がグランドレベルでも
論理ゲート４０から電源レベルの信号が出力されるの
で、システムコントローラ３９の制御によってもバッフ
ァ３７を出力インヒビットすることができる。

【００５７】従って、本実施の形態３の情報処理システ
ムによれば、拡張アダプタ３８のセンス信号を搭載／未
搭載の判別に使用するとともに、システムコントローラ
３９の制御信号でもバッファ３７を出力インヒビット可
能とすることにより、前記実施の形態１と同様にバッフ
ァＩＣの不要な電力の消費をなくし、消費電力を低減す
ることができるとともに、不要なアンテナパターンをな
くして不要輻射ノイズを低減することができ、特に本実
施の形態３においては、システム側の都合などに応じて
拡張アダプタ３８の搭載状態でもバッファ３７の出力イ
ンヒビットを可能とすることができる。

【００５８】本発明は前記実施の形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で種々変更可能で
あることはいうまでもない。たとえば、前記実施の形態
１の情報処理システムについては、バッファを既存のＴ
ＴＬを想定して説明したが、バッファ内にセンス信号用
のプルアップ抵抗を内蔵したバッファを新規に作成して
用いることもでき、この場合には部品点数を低減するこ
とができる。

【００５９】

【発明の効果】本発明によれば、未搭載のメモリモジュ
ール、拡張アダプタ用のバッファを出力インヒビットす
ることで、バッファの出力動作を停止させて消費電力の
低減が可能となり、かつ終端負荷のない発振状態のアン
テナパターンを避けることができるので、不要輻射ノイ
ズの低減が可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態１である情報処理システム
の要部を示すブロック図である。

【図２】本発明の実施の形態１におけるメモリ回路部を
示すブロック図である。

【図３】本発明の実施の形態１におけるメモリモジュー
ルのセンス回路を示す回路図である。

【図４】本発明の実施の形態１におけるクロックのイン
ヒビット回路を示す回路図である。

【図５】本発明の実施の形態２である情報処理システム
の要部を示すブロック図である。

【図６】本発明の実施の形態３である情報処理システム
の要部を示すブロック図である。

【符号の説明】

１…演算装置、２…システムコントローラ、３…メモリ
バッファ（出力手段）、４〜７…メモリモジュール、８
…標準Ｉ／Ｏ、９，１０…拡張アダプタ（Ｉ／Ｏアダプ
タ）、１１…発振器、１２…クロックバッファ（出力手
段）、１３…演算装置バス、１４…メモリ制御線バス、
１５…メモリアドレス線バス、１６…メモリデータ線バ
ス、１７〜２０…メモリモジュール用バス、２１…シス
テムバス、２２…原振信号線、２３〜２６…クロック信
号線、２７，２９…センス信号線、２８，３０…プルア
ップ抵抗。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 演算制御機能と、メモリ制御機能および
   バス制御機能の少なくとも一方とを持つ制御手段を有
   し、前記制御手段によりメモリ制御するメモリをモジュ
   ール化し、前記制御手段によりバス制御するＩ／Ｏをア
   ダプタ化して、メモリモジュールの増設、Ｉ／Ｏアダプ
   タの拡張が可能な情報処理システムであって、 前記メモリモジュール、前記Ｉ／Ｏアダプタのそれぞれ
   に１対１で対応し、前記メモリモジュール、前記Ｉ／Ｏ
   アダプタに対する出力インヒビット機能を持つ出力手段
   と、未搭載の前記メモリモジュール、前記Ｉ／Ｏアダプ
   タに対応する前記出力手段の出力を禁止させる禁止手段
   とを有することを特徴とする情報処理システム。