JPH0160941B2 - - Google Patents
Info
- Publication number
- JPH0160941B2 JPH0160941B2 JP59004327A JP432784A JPH0160941B2 JP H0160941 B2 JPH0160941 B2 JP H0160941B2 JP 59004327 A JP59004327 A JP 59004327A JP 432784 A JP432784 A JP 432784A JP H0160941 B2 JPH0160941 B2 JP H0160941B2
- Authority
- JP
- Japan
- Prior art keywords
- pads
- metal
- semiconductor element
- substrate
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 44
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000000919 ceramic Substances 0.000 abstract description 8
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 1
- 238000007789 sealing Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は、電気絶縁基板に搭載された半導体素
子への電源供給構造に関するものである。
子への電源供給構造に関するものである。
近年の半導体装置、特に計算機などに用いられ
る集積回路は高速の演算速度が要求されるように
なり、これに伴つて半導体装置も高集化がなされ
るようになつてきた。特に論理集積回路は、高集
積化とともに消費電力も大きなものとなり、半導
体素子上の電源配線を流れる電流量も多大なもの
となつている。通常、半導体素子上の配線はアル
ミニウム(Al)を主成分としたもので形成する
が、アルミニウムは、エレクトロ・アイグレーシ
ヨンを起こしやすい金属であるため、多大な電流
を1本の配線に流すと断線が生じ易くなり、ひい
ては半導体装置の信頼度や寿命の低下をきたすこ
とになる。これを防止するため、半導体素子への
電源供給は、通常は1箇所だけでなく複数箇所に
して電流値の分散化を計つている。しかし、この
電源の分散化は、半導体装置の外部リード端子も
電源用として使われる比率が高くなることを意味
し、ひいては信号の入出力用の端子の減少を意味
する。これは、半導体素子の回路数が同じであつ
ても使用範囲が限定されることになり、特にゲー
トアレイと呼ばれる半導体装置では、その汎用性
が失われることになる。
る集積回路は高速の演算速度が要求されるように
なり、これに伴つて半導体装置も高集化がなされ
るようになつてきた。特に論理集積回路は、高集
積化とともに消費電力も大きなものとなり、半導
体素子上の電源配線を流れる電流量も多大なもの
となつている。通常、半導体素子上の配線はアル
ミニウム(Al)を主成分としたもので形成する
が、アルミニウムは、エレクトロ・アイグレーシ
ヨンを起こしやすい金属であるため、多大な電流
を1本の配線に流すと断線が生じ易くなり、ひい
ては半導体装置の信頼度や寿命の低下をきたすこ
とになる。これを防止するため、半導体素子への
電源供給は、通常は1箇所だけでなく複数箇所に
して電流値の分散化を計つている。しかし、この
電源の分散化は、半導体装置の外部リード端子も
電源用として使われる比率が高くなることを意味
し、ひいては信号の入出力用の端子の減少を意味
する。これは、半導体素子の回路数が同じであつ
ても使用範囲が限定されることになり、特にゲー
トアレイと呼ばれる半導体装置では、その汎用性
が失われることになる。
本発明は、従来の半導体装置の上記の問題点を
解消するためになされたものであり、本発明によ
れば、半導体素子の集積度が高くなつても半導体
装置の電源用外部リード端子は1本で済み、従つ
て信号の入出力用端子を最大限にとることができ
る。
解消するためになされたものであり、本発明によ
れば、半導体素子の集積度が高くなつても半導体
装置の電源用外部リード端子は1本で済み、従つ
て信号の入出力用端子を最大限にとることができ
る。
本発明は、電気絶縁基板の半導体素子搭載部の
内部に金属層を設け、この金属層に2つ以上の電
源用パツドを接続することを特徴とするものであ
る。
内部に金属層を設け、この金属層に2つ以上の電
源用パツドを接続することを特徴とするものであ
る。
以下に、本発明の実施例を図面を用いて詳細に
説明する。本発明を、プラグイン(Plug−in)形
の半導体装置に適用した例を第1図aに示す。半
導体素子1は、セラミツク基板2の中央部に設け
られたキヤビテイと称する凹部3の底面に固着さ
れている。この固着は、キヤビテイの底面にタン
グステンWを主成分とした層にニツケルNiと金
Auめつきをしておけば、半導体素子1がシリコ
ンSiならばAu/Siの合金片を融かしてできる。
次に、半導体素子1の電極(図示せず)とセラミ
ツク基板上の金属パツド4,4′とをアルミニウ
ムAl線5,5′で接続する。最後に、セラミツク
基板上のシールリング6に金属キヤツプ7をかぶ
せて周囲を溶接することにより完成する。ここで
金属パツド4,4′は同一電源であるが、金属パ
ツド4のみが外部端子8に接続されている。一
方、金属パツド4,4′は、それぞれスルーホー
ル9,9′を介して金属層10に接続されている
ので、電源供給は、この1本の外部端子8から複
数箇所に行なえることになる。この様子を判り易
く説明する為に、透視斜視図をb図に示した。本
図は繁雑を避ける為にキヤビテイ3の周辺のみを
示し、更に金属パツドも電源用のみと一部の信号
入出力用のみを示した。前述のように、半導体素
子1はキヤビテイ3の底部に固着されている。電
源用の金属パツド4a〜4jと半導体素子の電源
電極とがそれぞれアルミニウム線5で接続されて
いる。金属パツド4aのみは外部端子に接続され
ているが、他の電源用金属パツド4b〜4jは外
部端子に接続されてはいない。その代わり、それ
ぞれスルーホール9a〜9jを介して、金属層1
0に接続されているので、本例では1本の外部端
子から半導体素子の10箇所に電源供給が可能とな
る。仮に、100の外部端子を有する半導体装置に
本発明を適用した場合、従来では、そのうち1割
の10端子が電源に占められていたものが、1%の
1本で済むようになり、残りの9本は信号の入出
力用に回せるので、半導体装置の汎用性はかなり
高まることになる。そして電源用の金属パツド間
の電位シフトは、アルミナAl2O3のセラミツク基
板に設ける金属層のシート抵抗が通常約10mΩ/
□であるので、第1図bの例で、金属層10を正
方形状だとすれば、金属パツド4aから一番遠い
4f迄の導通抵抗は、スルーホール9aの導通抵
抗(約10mΩ)と金属層10の導通抵抗とスルー
ホール9f(約10mΩ)の導通抵抗の和となり、
おおよそ30mΩとなる。この値は、通常の半導体
装置では、問題にはならない値である。
説明する。本発明を、プラグイン(Plug−in)形
の半導体装置に適用した例を第1図aに示す。半
導体素子1は、セラミツク基板2の中央部に設け
られたキヤビテイと称する凹部3の底面に固着さ
れている。この固着は、キヤビテイの底面にタン
グステンWを主成分とした層にニツケルNiと金
Auめつきをしておけば、半導体素子1がシリコ
ンSiならばAu/Siの合金片を融かしてできる。
次に、半導体素子1の電極(図示せず)とセラミ
ツク基板上の金属パツド4,4′とをアルミニウ
ムAl線5,5′で接続する。最後に、セラミツク
基板上のシールリング6に金属キヤツプ7をかぶ
せて周囲を溶接することにより完成する。ここで
金属パツド4,4′は同一電源であるが、金属パ
ツド4のみが外部端子8に接続されている。一
方、金属パツド4,4′は、それぞれスルーホー
ル9,9′を介して金属層10に接続されている
ので、電源供給は、この1本の外部端子8から複
数箇所に行なえることになる。この様子を判り易
く説明する為に、透視斜視図をb図に示した。本
図は繁雑を避ける為にキヤビテイ3の周辺のみを
示し、更に金属パツドも電源用のみと一部の信号
入出力用のみを示した。前述のように、半導体素
子1はキヤビテイ3の底部に固着されている。電
源用の金属パツド4a〜4jと半導体素子の電源
電極とがそれぞれアルミニウム線5で接続されて
いる。金属パツド4aのみは外部端子に接続され
ているが、他の電源用金属パツド4b〜4jは外
部端子に接続されてはいない。その代わり、それ
ぞれスルーホール9a〜9jを介して、金属層1
0に接続されているので、本例では1本の外部端
子から半導体素子の10箇所に電源供給が可能とな
る。仮に、100の外部端子を有する半導体装置に
本発明を適用した場合、従来では、そのうち1割
の10端子が電源に占められていたものが、1%の
1本で済むようになり、残りの9本は信号の入出
力用に回せるので、半導体装置の汎用性はかなり
高まることになる。そして電源用の金属パツド間
の電位シフトは、アルミナAl2O3のセラミツク基
板に設ける金属層のシート抵抗が通常約10mΩ/
□であるので、第1図bの例で、金属層10を正
方形状だとすれば、金属パツド4aから一番遠い
4f迄の導通抵抗は、スルーホール9aの導通抵
抗(約10mΩ)と金属層10の導通抵抗とスルー
ホール9f(約10mΩ)の導通抵抗の和となり、
おおよそ30mΩとなる。この値は、通常の半導体
装置では、問題にはならない値である。
外部端子8からの導通抵抗を少しでも小さくし
たければ第1図aの例で、金属層10を外部端子
8のつながるスルーホール9″迄延長部10′を設
ければ、外部端子8と金属層10間は2つの経路
が並列となり、一層導通抵抗を下げることができ
る。
たければ第1図aの例で、金属層10を外部端子
8のつながるスルーホール9″迄延長部10′を設
ければ、外部端子8と金属層10間は2つの経路
が並列となり、一層導通抵抗を下げることができ
る。
以上の例では1つの電源ラインの構造を説明し
たが、通常電源には、電流が流れ込む側と流れ出
す側とがあり、どちらも同じ数だけ電極あるいは
金属パツドを設ける。従つて、本発明の金属層
も、2層設けると一更に効果が上がる。この例を
第2図に示した。
たが、通常電源には、電流が流れ込む側と流れ出
す側とがあり、どちらも同じ数だけ電極あるいは
金属パツドを設ける。従つて、本発明の金属層
も、2層設けると一更に効果が上がる。この例を
第2図に示した。
第2図は、いわゆるDIP(Dual−in−line)形
の半導体装置の例を断面図で示した。金属パツド
4aには外部端子11aから電源が供給されるが
スルーホール9a′及び9a″と金属層10aを介し
て、前記の例と同様に他の金属パツド(図示せ
ず)にも電源供給が可能となる。一方、接地用の
金属パツド4bは外部端子11bと接続されてい
るが、同様にスルーホール9b′と9b″及び金属層
10bとを介して他の接地用金属パツド(図示せ
ず)と接続されている。即ち金属層10a,10
bは、それぞれ独立に、第1図bに示したような
構造で形成している。これから明らかなように、
金属層10aと10bとはコンデンサを形成して
おり、これは、例えば信号の出力が同時にONに
なつた時に電源ラインに流れる電流の変動による
論理誤動作を防止する役割も果たす。このコンデ
ンサの容量は、一般には大きい程良く、金属層1
0a,10bは他に支障がなければ、半導体装置
の外形一杯迄広げられる。また、その方が導通抵
抗の面からも有利である。
の半導体装置の例を断面図で示した。金属パツド
4aには外部端子11aから電源が供給されるが
スルーホール9a′及び9a″と金属層10aを介し
て、前記の例と同様に他の金属パツド(図示せ
ず)にも電源供給が可能となる。一方、接地用の
金属パツド4bは外部端子11bと接続されてい
るが、同様にスルーホール9b′と9b″及び金属層
10bとを介して他の接地用金属パツド(図示せ
ず)と接続されている。即ち金属層10a,10
bは、それぞれ独立に、第1図bに示したような
構造で形成している。これから明らかなように、
金属層10aと10bとはコンデンサを形成して
おり、これは、例えば信号の出力が同時にONに
なつた時に電源ラインに流れる電流の変動による
論理誤動作を防止する役割も果たす。このコンデ
ンサの容量は、一般には大きい程良く、金属層1
0a,10bは他に支障がなければ、半導体装置
の外形一杯迄広げられる。また、その方が導通抵
抗の面からも有利である。
金属層のパタンはそのセラミツク基板の形状に
合わせて任意でよい。導通抵抗の面からは、全面
に厚く形成することが望ましいが、支障がある場
合は、メツシユ状や格子状、あるいはリング状な
どでも構わない。
合わせて任意でよい。導通抵抗の面からは、全面
に厚く形成することが望ましいが、支障がある場
合は、メツシユ状や格子状、あるいはリング状な
どでも構わない。
以上の説明は最も一般的なセラミツク基板搭載
形の半導体装置で説明したが、そのほか、例えば
銅張りのガラス・エポキシ基板等の有機材料を積
層した電気絶縁基板を用いても、本発明を適用す
ることは可能である。
形の半導体装置で説明したが、そのほか、例えば
銅張りのガラス・エポキシ基板等の有機材料を積
層した電気絶縁基板を用いても、本発明を適用す
ることは可能である。
また、以上の説明では、半導体装置の形状がプ
ラグインとDIP型であつたが、チツプキヤリアや
SIP(Single−in line Package)など他の形状で
も本発明を適用することが可能である。
ラグインとDIP型であつたが、チツプキヤリアや
SIP(Single−in line Package)など他の形状で
も本発明を適用することが可能である。
更に、半導体装置によつては、2系統以上の電
源を有するものであるが、金属層を2層以上に増
やせば実現が可能であることは言うまでもない。
源を有するものであるが、金属層を2層以上に増
やせば実現が可能であることは言うまでもない。
以上、詳細に説明したように、本発明によれ
ば、電源あるいは接地など常に同一電位を維持す
る外部端子の数を最小限にし、その分信号の入出
力用の端子を増加することができるので、特にゲ
ート・アレイ等の論理集積回路の汎用性を大幅に
高めることが可能となる。
ば、電源あるいは接地など常に同一電位を維持す
る外部端子の数を最小限にし、その分信号の入出
力用の端子を増加することができるので、特にゲ
ート・アレイ等の論理集積回路の汎用性を大幅に
高めることが可能となる。
第1図aは本発明の一実施例の断面図、第1図
bはその主要部を示す透視斜視図、第2図は本発
明の他の実施例を断面図で示したものである。こ
こで、 1……半導体素子、2……セラミツク基板、4
……金属パツド、9……スルーホール、10……
金属層である。
bはその主要部を示す透視斜視図、第2図は本発
明の他の実施例を断面図で示したものである。こ
こで、 1……半導体素子、2……セラミツク基板、4
……金属パツド、9……スルーホール、10……
金属層である。
Claims (1)
- 1 電気絶縁基板上に半導体素子が搭載され、そ
の半導体素子の外周囲に前記電気絶縁基板に密着
して複数の金属パツドが設けられ、該金属パツド
と前記半導体素子の電極とが金属線で接続されて
いる半導体装置に於いて、前記電気絶縁基板の前
記半導体素子搭載面の下層に金属層が少なくとも
一層設けられ、この金属層に前記金属パツドの少
なくとも2つが接続されていることを特徴とする
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59004327A JPS60148148A (ja) | 1984-01-13 | 1984-01-13 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59004327A JPS60148148A (ja) | 1984-01-13 | 1984-01-13 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60148148A JPS60148148A (ja) | 1985-08-05 |
JPH0160941B2 true JPH0160941B2 (ja) | 1989-12-26 |
Family
ID=11581352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59004327A Granted JPS60148148A (ja) | 1984-01-13 | 1984-01-13 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60148148A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0626224B2 (ja) * | 1987-10-26 | 1994-04-06 | 日本電気株式会社 | 集積回路用パッケージ |
JP2878046B2 (ja) * | 1992-10-29 | 1999-04-05 | 京セラ株式会社 | 電子部品収納用パッケージ |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55165662A (en) * | 1979-06-12 | 1980-12-24 | Fujitsu Ltd | Semiconductor device |
JPS56129348A (en) * | 1980-03-14 | 1981-10-09 | Nec Corp | Semiconductor device |
JPS57107059A (en) * | 1980-12-25 | 1982-07-03 | Fujitsu Ltd | Semiconductor package |
JPS5821848A (ja) * | 1981-07-31 | 1983-02-08 | Nec Corp | 集積回路装置用容器 |
-
1984
- 1984-01-13 JP JP59004327A patent/JPS60148148A/ja active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55165662A (en) * | 1979-06-12 | 1980-12-24 | Fujitsu Ltd | Semiconductor device |
JPS56129348A (en) * | 1980-03-14 | 1981-10-09 | Nec Corp | Semiconductor device |
JPS57107059A (en) * | 1980-12-25 | 1982-07-03 | Fujitsu Ltd | Semiconductor package |
JPS5821848A (ja) * | 1981-07-31 | 1983-02-08 | Nec Corp | 集積回路装置用容器 |
Also Published As
Publication number | Publication date |
---|---|
JPS60148148A (ja) | 1985-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4021838A (en) | Semiconductor integrated circuit devices | |
US5847936A (en) | Optimized routing scheme for an integrated circuit/printed circuit board | |
US7489023B2 (en) | Semiconductor device including a semiconductor chip with signal contact areas and supply contact areas, and method for producing the semiconductor device | |
JP2001244293A (ja) | 半導体素子及びこれを用いた半導体装置 | |
JPH0362934A (ja) | 集積回路パツケージ | |
JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
CN112885808B (zh) | 封装基板以及封装结构 | |
JPH11297872A (ja) | 半導体装置 | |
US6828687B2 (en) | Cavity down ball grid array package structure and carrier thereof | |
US20080105987A1 (en) | Semiconductor device having interposer formed on chip | |
JPH01225137A (ja) | 半導体集積回路装置 | |
JPH0160941B2 (ja) | ||
EP0394878B1 (en) | Semiconductor device having multi-layered wiring structure | |
JPS61287254A (ja) | 半導体装置 | |
JPH05152505A (ja) | 電子回路実装基板 | |
JPS6256664B2 (ja) | ||
US6285070B1 (en) | Method of forming semiconductor die with integral decoupling capacitor | |
WO1999013509A1 (en) | Semiconductor device | |
JPS5910240A (ja) | 半導体装置 | |
US6730946B2 (en) | Semiconductor device | |
US20050082675A1 (en) | Integrated circuit with copper interconnect and top level bonding/interconnect layer | |
JP2007059430A (ja) | 半導体装置 | |
JP2001298039A (ja) | 半導体装置 | |
JPH05129460A (ja) | 電子回路実装基板 | |
JPS63312661A (ja) | 半導体装置用パッケ−ジ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |