JPH0626224B2 - 集積回路用パッケージ - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路用パッケージに関し、特に電源供給用
の外部リードと内部リードとの間の配線接続形態に関す
る。

〔従来の技術〕

従来の集積回路用パッケージは基本的に内部リードと外
部リードは１対１対応しており、その間を内部リード部
をそれ自身に含む内部リード接続線で接続していた。一
部の集積回路用パッケージにおいてはボンディングワイ
ヤの電流密度低減のため、集積回路のチップ側のボンデ
ィング用パッドと集積回路用パッケージの内部リードを
各々２〜３個に分割し、連続配置するものもあるが、こ
れらの内部リード接続線はごく狭い領域内で短絡され、
１外部リードへ接続されており、実質的には単一の内部
リードと見なせる。第３図は従来の集積回路用パッケー
ジの内部リードと外部リードの接続を示す配線接続平面
図である。第３図(a)は第１の配線層の平面図であり、
外部リード配線を示す。第３図(b)は第２の配線層の平
面図であり、内部リード接続線を示す。配線接続形態は
パッケージ中央に対し点対称であり、図において配線接
続は半分の領域のみを記載する。第３図(a)において外
部リード３０１〜３１４は各々接続点３１５〜３２８を
経由して第３図(b)に示す内部リード接続線３２９〜３
４２へ接続する。内部リード接続線３２９〜３４２の
内、ボンディング領域３４４に存在する部分を内部リー
ドと称し、この部分とチップ搭載領域３４３に設置され
る集積回路チップのボンディングパッドとの間にワイヤ
ーボンディングがなされる。

第３図の場合、外部リード３０１，３０７，３０８，３
１４は電源供給用外部リードであり、接続点３１５，３
２１，３２２，３２８を経由して接続する内部リード接
続線３２９，３３５，３３６，３４２は電源配線におけ
る電位降下低減のため、他の信号用内部リード接続線よ
り太幅化がなされている。

〔発明が解決しようとする問題点〕

上述した従来の集積回路用パッケージは内部リードと外
部リードが一対一対応しているが、近年において集積回
路の回路規模が大きくなり、チップサイズも拡大した結
果、集積回路チップ内の電源電圧降下を低減させるため
特にＥＣＬゲートアレイのように大電流を消費するもの
においては集積回路チップ上の多くの箇所に電源パッド
を設置するようになった。このためパッドと対応する内
部リードも電源供給用のものが増加し、一対一対応の結
果、電源供給用の外部リード数も増加することになっ
た。この場合、外部リード数が限定された集積回路装置
においては、電源供給用外部リードが増加した分だけ、
信号用として使用できる外部リード数が減少するという
欠点が生じ、信号用外部リードを確保しようとする場合
は総外部リード数の多いパッケージを使用することにな
り、集積回路装置が大型化していまうという欠点があ
る。

外部リード増加の必要性として上記では電位降下という
直流的な理由をあげたが、電流量変化による交流的な電
位変動量を低減させるために外部リード数を増加させて
いるものもある。この場合においても結果は同一であ
り、従来の方法によれば電源用外部リード数は増加し、
信号に供せられる外部リード数はその分削減されるとい
う欠点がある。

〔問題点を解決するための手段〕

本発明の多層配線構造を有する集積回路用パッケージ
は、１ないし複数個の外部リードが、一配線総の大部分
の領域を占有して布設された単一電源配線へ接続され、
同一電源印加に供する複数個の内部リード接続配線が各
々ボディング部のごく近傍で前記単一電源配線へ接続し
ている配線形態を有している。

前記内部リード接続配線の内の複数個は前記単一前記配
線を経由せずに外部リードへ達する電流経路が存在して
いない特徴も有している。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明を用いた一実施例である集積回路用パッ
ケージの配線層の平面図である。第１図(a)は外部リー
ドの配線図である第１の配線層の平面図を、第１図(b)
は内部リード接続線である第２の配線層の平面図を、第
１図(c)は本発明により設置された電源用配線である第
３の配線層の平面図を示すものである。配線接続形態は
パッケージ中央に対し点対称であり、図において配線接
続は半分の領域のみを記載している。第１図(a)におい
て外部リード１０１〜１１４は各々接続点１１５〜１２
８を経由して第１図(b)に示す内部リード接続線１２９
〜１４２へ接続する。内部リード接続線１２９〜１４２
の内、ボンディング領域１４８に存在する部分を内部リ
ードと称し、この部分とチップ搭載領域１４７に設置さ
れる集積回路チップのボンディングパッドとの間にワイ
ヤーボンディングがなされる。第１図(a)の外部リード
１０１，１０７，１０８，１１４は電源供給用外部リー
ドであり、この場合、すべて同一電源の供給に使用して
いる。

本構造を使用し、外部リード１０１，１０７，１０８，
１１４は各々接続点１１５，１２１，１２２，１２８を
経由し、第１図(c)の電源用配線１４９にも接続してい
る。また、内部リード接続線１２９，１３５，１３６，
１４２のボンディング部のごく近傍でこれらは接続点１
４３〜１４６を経由し、電源用配線１４９に接続してい
る。この結果、外部リード１０１，１０７，１０８，１
１４はパッケージ内で短絡されている。いま、各々の接
続点のインピーダンスは０であるとして、内部リード接
続線１２９，１３５，１３６，１４２へ接続するボンデ
ィングワイヤが各々２００ｍＡの平均定常電流を引き、
この電流は過渡的に電流変化が大きいものとする。ボン
ディングワイヤー１本当りの抵抗を１００ｍΩ，内部リ
ード接続線１２９，１３５，１３６，１４２の接続点１
１５，１２１，１２２，１２８および接続点１４３，１
４４，１４５，１４６間の抵抗を各々３００ｍΩ，接続
点１１５，１２１，１２２，１２８より外部接続部に至
る外部リード１０１，１０７，１０８，１１４の抵抗を
各々５０ｍΩ，接続点１１５，１２１，１２２，１２８
のすべてより接続点１４３，１４４，１４５，１４６の
各々に至る電源用配線１４９上の抵抗を６０ｍΩとする
と、外部リード１０１，１０７，１０８，１１４の外部
接続部より、集積回路チップ側のボンディングワイヤ端
末までの電位シフト量は、電源用配線１４９がない場合
は９０ｍＶとなるが、電源用配線１４９がある場合は４
０ｍＶとなる。集積回路の出力論理レベルの値が電源電
位により決定されかつその絶対値の許容幅が狭いＥＣＬ
回路においては、この差５０ｍＶの意義は大きい。上述
の電位差は定常電流値で論じたものであり、直流的な電
位シフト量であるが、この電源配線経路のインダクタン
ス成分による電流変化時に生ずる電位変動も集積回路の
動作に対するノイズマージンを減少させ、時には誤動作
を生ずる。

インダクタンス成分は抵抗成分と比較し、その経路の形
状によって異なるが、概ね抵抗成分と比例すると言え
る。このため、電源用配線１４９がない場合、 で９０ｍＶの電位変動が生じていたものが、電源配線１
４９があることにより、約４０ｍＶの電位変動量で収ま
ることになる。第１図の実施例においてはパーケージ全
体で上述した電源に供する外部リード数は８であり、そ
の他の用途に供する外部リード数は２０であるが、電源
用配線１４９を用いずに同様の効果を上げるには更に１
０の外部リードを電源供給に供する必要が生じ、その分
信号用外部リードが削減されることになり、実使用上困
難である。

第２図は本発明の他の実施例である集積回路用パッケー
ジの配線層の平面図である。第２図(a)は外部リードの
配線図である第１の配線層の平面図を、第２図(b)は内
部リード接続線である第２の配線層の平面図を、第２図
(c)は本発明により設置された電源用配線である第３の
配線層の平面図を示すものである。配線接続形態はパッ
ケージ中央に対し点対称であり、図において配線接続は
半分の領域のみを記載している。

第２図(a)において外部リード２０１〜２１４は、各々
接続点２１５〜２２８を経由して第２図(b)に示す内部
リード接続線２２９〜２４２に接続する。内部リード接
続線２４３，２４４は第２の配線層内では直接外部リー
ドへの接続線は持たない。内部リード接続線２２９〜２
４４の内、ボンディング領域２５０に存在する部分を内
部リードと称する。この部分とチップ搭載領域２４９に
設置される集積回路チップのボンディングパッドとの間
にワイヤーボディングがなされる。第２図(a)の外部リ
ード２０１，２０８は電源供給用外部リードであり、こ
の場合同一電源の供給に供している。

本構造を使用し、外部リード２０１，２０８は各々接続
点２１５，２２２を経由し、第２図(c)の電源用配線２
５１にも接続している。また、内部リード接続線２２
９，２３６，２４３，２４４のボンディング部のごく近
傍で、これらは接続点２４５，２４７，２４６，２４８
を経由して電源用配線２５１に接続している。この結
果、パッケージ内で短絡されている外部リードは、外部
リード２０１，２０８であり、第１図の実施例で示すも
のの半数となっているが、実際に集積回路チップへ電源
供給を行なう内部リード接続線は内部リード接続線２２
９，２３６，２４３，２４４と第１図の実施例と同数を
維持している。

いま、各々の接続点のインピーダンスは０であるとし、
ボンディング部から内部リード接続線２２９，２３６，
２４３，２４４の接続点２４５，２４７，２４６，２４
８に至るインピーダンスも０とする。内部リード接続線
２２９，２３６，２４３，２４４へ接続するボンディン
グワイヤが各々２００ｍＡの定常電流を引き、この電流
は過渡的な電流変化も大きいものとする。ボンディング
ワイヤー１本当りの抵抗を１００ｍΩ内部リード接続線
２２９，２３６の接続点２１５，２２２および接続点２
４５，２４７間の抵抗を各々３００ｍΩ、接続点２１
５，２２２より外部接続点へ至る外部リード２０１，２
０８の抵抗を各々５０ｍΩ、接続点２１５，２２２のす
べてより、接続点２４５，２４６，２４７，２４８の各
々に至る電源用配線２５１上の抵抗を６５ｍΩとする
と、外部リード２０１，２０８の外部接続部より、集積
回路チップ側のボンディングワイヤ末端までの電位シフ
ト量は約５２ｍＶとなる。更に、内部リード接続線２４
３，２４４と同様の内部リード接続線を一組追加すれば
この電位シフト量は約４２ｍＶとなる。この値は第１図
における実施例と同様の条件下で効果のある数値と言え
る。仮に第２図において電源用配線２５１が無い場合、
この電位シフト量は１８０ｍＶにもなる。

これらの値は直流的な電位シフト量であるが、第１図の
実施例と同様、過渡的な電流変化による電位変動量は であり、電源用配線２５１が無い場合この値が１８０ｍ
Ｖとしたとき、電源用配線２５１の付加によりこの値は
概ね５２ｍＶの電位変動量で収まることになる。

第２図の実施例においては第２の配線層により外部リー
ドへ接続しない内部リード接続線２４３，２４４をパッ
ケージ内に増設して対処した点が、第１図の実施例と異
なり、このため第１図の実施例では該当電源供給用の外
部リード数がパッケージ全体で８本、その他の用途に供
する外部リード数が２０本であったのち対し、第２の実
施例では、該当電源供給用の外部リード数がパッケージ
全体で４本、その他の用途に供する外部リード数が２４
と増加している。

〔発明の効果〕

以上説明したように本発明は、１ないし複数個の外部リ
ードから、パッケージ内の一配線層の大部分の領域を占
有して布設された単一電源配線へ配線接続し、この電源
を集積回路チップへ印加するための複数個の内部リード
接続線へ前記単一電源配線より配線接続することによ
り、パッケージ上の限られた外部リード数の内必要最小
限の外部リードを用いて外部よりの電源印加を行ない、
パッケージより集積回路チップへは必要なだけ用意され
た内部リードより電源供給を行うことができ、その結
果、より多くの外部リードを信号用として提供できるよ
うになるという効果がある。

以上の説明では外部電源として一種のものだけを説明し
てきたが、近年の集積回路装置においては正負電源混在
製品も登場し、６種の外部電源を使用するものも出てき
ている。６種の電源各々に従来方法のように８本の外部
リードを使用すると、２００ピンの外部リードを有する
パッケージにおいても信号用に使用可能な外部リードは
１５２ピンしか残らなくなる。しかし、本発明を用いる
ことにより仮に各電源供給用に各々２ピンの外部リード
を使用し、各々の電源用に独立した別配線層の単一電源
配線を経由し、パッケージ内に多くの電源供給用内部リ
ードを設置すれば総数２００ピンの外部リードのうち、
１８８ピンを信号用に使用することも可能となる。

本発明は限られた外部リード数を有効利用し、集積回路
装置を高性能化することに対し極めて効果があり、その
効果は使用電源種類数の多い集積回路用パッケージに対
しより有用となる。

【図面の簡単な説明】

第１図は本発明の第１の実施例であるパッケージ内配線
接続を示したもので、第１図(a)は第１の配線層の平面
図、第１図(b)は第２の配線層の平面図、第１図(c)は第
３の配線層の平面図、第２図は本発明の他の実施例を示
したもので、第２図(a)は第１の配線層の平面図、第２
図(b)は第２の配線層の平面図、第２図(c)は第３の配線
層の平面図、第３図は従来例であるパッケージ内配線接
続を示したもので、第３図(a)は第１の配線層の平面
図、第３図(b)は第２の配線層の平面図である。 １０１〜１１４，２０１〜２１４，３０１〜３１４……
外部リード、１１５〜１２８，１４３〜１４６，２１５
〜２２８，２４５〜２４８，３１５〜３２８……接続
点、１２９〜１４２，２２９〜２４４，３２９〜３４２
……内部リード接続線、１４７，２４９，３４３……チ
ップ搭載領域、１４８，２５０，３４４……ボンディン
グ領域、１４９，２５１……電源用配線。

Claims (1)

【特許請求の範囲】
1. 【請求項１】絶縁体上に半導体チップを搭載するチップ
   搭載領域と、このチップ搭載領域を取り囲んで設けられ
   たボンディング領域であって前記半導体チップの電極と
   それぞれ接続される複数のボンディング接続線が形成さ
   れたボンディング領域とを有し、前記複数のボンディン
   グ接続線は前記半導体チップ上の複数の電源供給電極に
   対応して設けられた複数の電源ボンディング接続線を混
   在して有しており、さらに、前記チップ搭載領域を取り
   囲みかつ前記複数の電源ボンディング接続線の各々に接
   続された電源用配線が前記絶縁体内部に埋設されている
   ことを特徴とする集積回路用パッケージ。