KR20000008157A - 고밀도 와이어 본드 패드를 구비한 반도체장치 - Google Patents

고밀도 와이어 본드 패드를 구비한 반도체장치 Download PDF

Info

Publication number
KR20000008157A
KR20000008157A KR1019980027869A KR19980027869A KR20000008157A KR 20000008157 A KR20000008157 A KR 20000008157A KR 1019980027869 A KR1019980027869 A KR 1019980027869A KR 19980027869 A KR19980027869 A KR 19980027869A KR 20000008157 A KR20000008157 A KR 20000008157A
Authority
KR
South Korea
Prior art keywords
pads
constant power
semiconductor device
power pads
pad
Prior art date
Application number
KR1019980027869A
Other languages
English (en)
Inventor
한상옥
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980027869A priority Critical patent/KR20000008157A/ko
Publication of KR20000008157A publication Critical patent/KR20000008157A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

와이어 사이에서 발생되는 인덕턴스나 저항을 감소시킬 수 있는 고밀도 패드를 구비한 반도체 장치에 관해 기재하고 있다. 본 발명에 따른 반도체 장치는, 반도체 칩과, 상기 반도체 칩의 외곽에 배치되어 전기적인 신호를 전달하고, 인터페이스 신호 인가 패드들, 제1 일정전원 패드들 및 제2 일정전원 패드들로 구성된 다수개의 패드들을 구비한다. 이때, 상기 인터페이스 신호 인가 패드들, 제1 일정전원 패드들 및 제2 일정전원 패드들 각각은 서로 다른 선상에 일렬로 나란히 배열되고, 상기 제1 일정전원 패드들은 제1 도체판을 통해 제2 일정전원 패드들은 제2 도체판을 통해 외부 회로와 전기적으로 연결된다.

Description

고밀도 와이어 본드 패드를 구비한 반도체 장치
본 발명은 반도체 장치에 관한 것으로서, 특히 와이어 사이에서 발생되는 인덕턴스나 저항을 감소시킬 수 있는 고밀도 와이어 본드 패드를 구비한 반도체 장치에 관한 것이다.
반도체 장치는 외부에서 내부로 또는 내부에서 외부로 전기적인 신호를 전달하기 위하여 다수개의 패드들을 필요로 한다. 반도체 집적회로가 보다 많은 기능과 빠른 스피드 구현을 위해 복잡해짐에 따라, 요구되는 패드의 개수는 더욱 증가하고 패드와 패드 사이의 간격은 줄어들게 되었다. 반도체 장치에 필요한 패드는 크게 전원전압 공급용 패드, 접지전압 공급용 패드, 인터페이스 신호 인가용 패드로 나뉘어질 수 있으며, 통상 반도체 칩의 외곽에 배치된다.
도 1은 종래의 패드배치를 보여주는 평면도로서, 도면 참조부호 "10"은 반도체 칩을, "15"는 패드들을 각각 나타낸다.
도 1을 참조하면, 반도체 칩(10)의 외곽에 다수개의 패드(15)들이 일렬로 배치되어 있으며, 도시된 바와 같이, 전원전압(Vdd) 공급 패드, 접지전압(Vss) 공급 패드 및 인터페이스 신호(IO) 패드 들이 서로 번갈아 가며 배치되어 있다.
도 2는 도 1에 도시된 패드가 와이어 본딩된 상태를 보여주는 단면도이고, 도 3은 상기 도 2의 원 내부에 해당되는 부분을 보여주는 평면도로서, 도면 참조부호 "20"은 칩을 감싸는 몰딩재를, "25"는 와이어(wire)를 각각 나타낸다.
도 2 및 도 3을 참조하면, 패드(15)와 계단형(T1, T2, T3) 몰딩재(20) 내의 리드 프레임(도시되지 않음)이 와이어(25)를 통해 연결되어 있다.
종래의 패드 배치나 와이어 본딩에 따르면, 집적도가 증가함에 따라 패드간의 간격이나 패드 피치는 줄어들게 되고, 와이어 간의 간격도 줄어들게 된다. 이에 따라, 이웃한 와이어 간의 인덕턴스나 저항으로 인한 노이즈가 증가하게 되며, 와이어 본딩 수율이 저하되는 문제가 발생된다.
본 발명이 이루고자 하는 기술적 과제는 와이어 사이에서 발생되는 인덕턴스나 저항을 감소시킬 수 있는 반도체 장치를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 패드 피치가 감소됨에 따른 와이어 본딩 수율 저하를 방지할 수 있는 반도체 장치를 제공하는 것이다.
도 1은 종래의 패드배치를 보여주는 평면도이다.
도 2는 도 1에 도시된 패드가 와이어 본딩된 상태를 보여주는 단면도이다.
도 3은 상기 도 2의 원 내부에 해당되는 부분을 보여주는 평면도이다.
도 4는 본 발명에 따른 반도체 장치의 패드 배치를 보여주는 평면도이다.
도 5는 도 4에 도시된 패드가 와이어 본딩된 상태를 보여주는 단면도이다.
도 6은 상기 도 5의 원 내부에 해당되는 부분을 보여주는 평면도이다.
상기 기술적 과제 및 다른 과제를 이루기 위한 본 발명에 따른 반도체 장치는, 반도체 칩과, 상기 반도체 칩의 외곽에 배치되어 전기적인 신호를 전달하고, 인터페이스 신호 인가 패드들, 제1 일정전원 패드들 및 제2 일정전원 패드들로 구성된 다수개의 패드들을 구비한다. 이때, 상기 인터페이스 신호 인가 패드들, 제1 일정전원 패드들 및 제2 일정전원 패드들 각각은 서로 다른 선상에 일렬로 나란히 배열된다.
상기 제1 일정전원 패드들은 상기 인터페이스 신호 인가 패드들보다 칩의 외곽에 배열되고, 상기 제2 일정전원 패드들은 상기 제1 일정전원 패드들보다 칩의 외곽에 배열된 것이 바람직하다.
본 발명에 따른 반도체 장치는, 상기 제1 일정전원 패드들과 제2 일정전원 패드들을 외부 회로와 전기적으로 연결하기 위해 상기 제1 일정전원 패드들 상에 접착된 제1 도체판과, 상기 제2 일정전원 패드들 상에 접착된 제2 도체판을 더 구비한다.
본 발명에 따르면, 반도체 칩 상에 형성되는 다수개의 패드들을 일정한 특성을 가진 패드별로 구분하여 배치하되, 전원 전압이나 접지 전압 패드들 각각을 동일선 상에 일렬로 나란히 배치한다. 또한, 동일선 상에 일렬로 배치된 전원전압 패드들을 제1 도체판을 이용하여 동시에 본딩하고, 마찬가지로 일렬로 배열된 접지전압 패드들을 제2 도체판을 이용하여 동시에 본딩한다. 이와 같이, 전원전압 패드나 접지전압 패드와 같은 일정전원 인가 패드를 하나의 도체판으로 본딩하기 때문에, 각각의 패드를 와이어를 이용하여 본딩하던 종래의 경우보다, 와이어 사이에서 발생되는 인덕턴스나 저항 등이 감소되며 와이어 본딩 수율 저하가 방지된다. 또한, 일정전원 패드들을 일괄적으로 본딩하기 때문에 안정적인 전원전압의 공급이 가능하며, 일정전원 패드의 개수 및 패키지 외부의 핀의 개수도 감소될 수 있다.
이하, 첨부된 도면들을 통하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 4는 본 발명에 따른 반도체 장치의 패드 배치를 보여주는 평면도로서, 도면 참조부호 "100"은 반도체 칩을, "105a, 105b, 105c"는 반도체 장치 외부에서 내부로 또는 내부에서 외부로 전기적인 신호를 전달하기 위한 패드들을 각각 나타낸다.
도 4를 참조하면, 반도체 칩(100)의 외곽에 다수개의 패드(105a, 105b, 105c)들이 배치되어 있다. 상기 패드들은 도시된 바와 같이, 인터페이스 신호 인가 패드 예컨대 IO 패드들(105a)과, 제1 일정전원 패드 예컨대 접지전압(Vss) 패드들(105b)과, 제2 일정전원 패드 예컨대 전원전압(Vdd) 패드들(105c)로 구성된다.
본 발명의 바람직한 실시예에 따르면, IO 패드들(105a)과 접지전압 패드들(105b) 및 전원전압 패드들(105c) 각각은 서로 다른 선 상에 일렬로 나란히 배열되며, 상기 접지전압(Vss) 패드들(105b)은, 상기 IO 패드들(105a) 보다 칩(100)의 외곽에 배치되고, 상기 전원전압(Vdd) 패드들(105c)은 상기 접지전압(Vss) 패드들(105b) 보다 외곽에 배치된다.
또한, 상기 IO 패드들(105a)과 접지전압 패드들(105b) 및 전원전압 패드들(105c) 각각은 도시된 바와 같이 서로 어긋나게 배치된다.
상기 인터페이스 신호 인가 패드들은, 반도체 회로에서 사용되는 일반적인 명령 신호(function signal) 패드나 입출력 신호(input/output signal) 패드를 포함한다.
도 5는 도 4에 도시된 패드가 와이어 본딩된 상태를 보여주는 단면도이고, 도 6은 상기 도 5의 원 내부에 해당되는 부분을 보여주는 평면도로서, 도 4에 도시된 도면 부호와 동일한 참조부호는 동일 부재를 나타낸다. 미설명 도면 참조부호 "120"은 칩을 감싸는 몰딩재를, "125a"는 와이어(wire)를, "125b 및 125c"는 도체판들을 각각 나타낸다.
도 5 및 도 6을 참조하면, 칩(110) 표면에 형성된 패드(105a, 105b, 105c)와 계단형(T1, T2, T3) 몰딩재(120) 내의 리드 프레임(도시되지 않음)이 와이어(125a) 및 도체판들(125b, 125c)을 통해 연결된다.
구체적으로, IO 패드들(105a)은 와이어(125a)를 통해 연결되며, 접지전압 패드들(105b)은 제1 도체판(125b)을 통해, 전원전압 패드들(105c)은 제2 도체판(125c)을 통해 연결된다.
여기서, 상기 접지전압 패드들(105b)은 동일선상에 배열되어 있으므로, 하나의 제1 도체판(125b)을 통해 리드 프레임과 연결될 수 있다. 마찬가지로, 상기 전원전압 패드들(105c) 또한 동일선 상에 배열되어 있으므로 하나의 제2 도체판(125c)을 통해 리드 프레임과 연결될 수 있다.
본 발명의 바람직한 실시예에 따른 상기 제1 및 제2 도체판들(125b 및 125c)은 금(Au) 또는 은(Ag)으로 구성될 수 있다.
제1 및 제2 도체판(125b 및 125c)과 접착되는 상기 접지 및 전원전압 패드들(105b 및 150c)은 언급된 바와 같이, 와이어(125a)가 접착되는 연결되는 IO 패드들(105a)보다 바깥쪽에 배치되어 있으므로, 본딩 공정에 유리하다.
본 발명에 따르면, 반도체 칩 상에 형성되는 다수개의 패드들을 기능에 따라 일렬로 배치하고, 일렬로 배치된 동일 기능의 패드들 예컨대 전원전압 패드나 접지전압 패드들을 하나의 도체판으로 접착하여 외부 회로와 연결한다. 이와 같이, 하나의 도체판을 이용하여 일렬로 배치된 전원전압 패드나 접지전압 패드를 본딩하기 때문에, 전원전압 패드 또는 접지전압 패드 각각을 와이어를 이용하여 본딩하던 종래의 경우보다, 일정전원 라인들 사이의 인덕턴스나 저항 등이 감소된다. 또한, 패드 피치 감소로 인한 본딩 수율 저하를 방지할 수 있으며, 안정적인 전원전압의 공급이 가능하고, 일정전원 패드의 개수 및 패키지 외부의 핀의 개수도 감소될 수 있다.
도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따르면, 일정전원 라인들 사이의 인덕턴스나 저항이 감소되며, 안정적인 전원전압의 공급이 가능할 뿐만 아니라, 일정전원 패드의 개수와 패키지의 핀의 개수도 감소될 수 있다.

Claims (6)

  1. 반도체 칩; 및
    상기 반도체 칩의 외곽에 배치되어 전기적인 신호를 전달하고, 인터페이스 신호 인가 패드들, 제1 일정전원 패드들 및 제2 일정전원 패드들로 구성된 다수개의 패드들을 구비하고,
    상기 인터페이스 신호 인가 패드들, 제1 일정전원 패드들 및 제2 일정전원 패드들 각각은 서로 다른 선상에 일렬로 나란히 배열된 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 제1 일정전원 패드들은 상기 인터페이스 신호 인가 패드들보다 칩의 외곽에 배열되고, 상기 제2 일정전원 패드들은 상기 제1 일정전원 패드들보다 칩의 외곽에 배열된 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서, 상기 반도체 장치는 상기 제1 일정전원 패드들과 제2 일정전원 패드들을 외부 회로와 전기적으로 연결하기 위해, 일렬로 배열된 상기 제1 일정전원 패드들 상에 접착된 제1 도체판과, 일렬로 배열된 제2 일정전원 패드들 상에 접착된 제2 도체판을 더 구비하는 것을 특징으로 하는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서, 상기 반도체 장치는 상기 인터페이스 신호 인가 패드들 각각을 외부 회로와 전기적으로 연결하기 위한 복수개의 와이어를 더 구비하는 것을 특징으로 하는 반도체 장치.
  5. 제3항에 있어서, 상기 제1 및 제2 도체판들은 금(Au) 또는 은(Ag)으로 이루어진 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서, 상기 제1 일정전원 패드들은 접지전압(Vss) 공급 패드들이고, 제2 일정전원 패드들은 전원전압(Vdd) 공급 패드들인 것을 특징으로 하는 반도체 장치.
KR1019980027869A 1998-07-10 1998-07-10 고밀도 와이어 본드 패드를 구비한 반도체장치 KR20000008157A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980027869A KR20000008157A (ko) 1998-07-10 1998-07-10 고밀도 와이어 본드 패드를 구비한 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980027869A KR20000008157A (ko) 1998-07-10 1998-07-10 고밀도 와이어 본드 패드를 구비한 반도체장치

Publications (1)

Publication Number Publication Date
KR20000008157A true KR20000008157A (ko) 2000-02-07

Family

ID=19543742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980027869A KR20000008157A (ko) 1998-07-10 1998-07-10 고밀도 와이어 본드 패드를 구비한 반도체장치

Country Status (1)

Country Link
KR (1) KR20000008157A (ko)

Similar Documents

Publication Publication Date Title
US5613295A (en) Semiconductor device having an interconnecting circuit board and method for manufacturing same
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
US5615089A (en) BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
US6667560B2 (en) Board on chip ball grid array
KR940007649B1 (ko) 반도체 패키지
US6291881B1 (en) Dual silicon chip package
JP2509027B2 (ja) 半導体装置
US7501709B1 (en) BGA package with wiring schemes having reduced current loop paths to improve cross talk control and characteristic impedance
JPH08111497A (ja) 樹脂封止型半導体装置
EP0214307A1 (en) Semiconducteur circuit device
KR100299560B1 (ko) 리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리
US6897555B1 (en) Integrated circuit package and method for a PBGA package having a multiplicity of staggered power ring segments for power connection to integrated circuit die
EP0447922B1 (en) Resin seal type semiconductor device
JP2001156251A (ja) 半導体装置
JPH0870090A (ja) 半導体集積回路
KR19980033282A (ko) 반도체 장치에서 칩-리드 상호 접속 구조
US5451812A (en) Leadframe for semiconductor devices
US5719748A (en) Semiconductor package with a bridge for chip area connection
KR20000008157A (ko) 고밀도 와이어 본드 패드를 구비한 반도체장치
US6838755B2 (en) Leadframe for integrated circuit chips having low resistance connections
EP0486027B1 (en) Resin sealed semiconductor device
JPH09223705A (ja) 半導体装置
JPH0382066A (ja) 半導体装置
JPS629654A (ja) 集積回路装置実装パツケ−ジ
JP2990120B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application