JP2013197517A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2013197517A JP2013197517A JP2012065989A JP2012065989A JP2013197517A JP 2013197517 A JP2013197517 A JP 2013197517A JP 2012065989 A JP2012065989 A JP 2012065989A JP 2012065989 A JP2012065989 A JP 2012065989A JP 2013197517 A JP2013197517 A JP 2013197517A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- die pad
- semiconductor element
- semiconductor device
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】半導体素子1と、ダイパッド5と、ダイパッド5上に半導体素子1を接着する接着剤10と、電源用リード2と、信号用リード3と、接地用リード4と、半導体素子1と外部との電気的接続のためのボンディングワイヤ6と、電源用リード2と接地用リード4に接続されるダイパッド5との間に、及び、信号用リード3と接地用リード4に接続されるダイパッド5との間に、挟まれた誘電体7と、半導体素子1とダイパッド5と接着剤10と電源用リード2と信号用リード3と接地用リード4とボンディングワイヤ6と誘電体7とを封止する封止樹脂8と、を備える。
【選択図】図1
Description
本発明は、上記課題に鑑みてなされ、十分な静電容量を有する容量素子を有する半導体装置を提供することを課題とする。
<第一実施形態>
図1は、半導体装置を示す斜視図である。図2は、図1の上面図である。図3は、図1の側面図である。
ダイパッド5は、例えば、銅等の金属である。ダイパッド5の厚みは、およそ0.025〜0.07mmに設定される。厚みが0.01mmよりも薄いと、ダイパッド5の機械的強度が小さくなるので、ボンディングワイヤ6の接続時にダイパッド5が破壊され易くなり、反対に、厚みが0.1mmよりも厚いと、半導体装置全体の厚みが必要以上に厚くなるからである。
図4は、半導体装置を示す斜視図である。図5は、図4の上面図である。図6は、図4の側面図である。
なお、図示しないが、信号用リード3にのみ容量素子を設けても良い。
図7は、半導体装置を示す斜視図である。図8は、図7の上面図である。図9は、図7の側面図である。
図10は、半導体装置を示す斜視図である。図11は、図10の上面図である。図12は、図10の側面図である。
なお、図示しないが、信号用リード3のみに静電容量を設けても良い。
図13は、半導体装置を示す斜視図である。図14は、図13の上面図である。図15は、図13の側面図である。
なお、リードには第三実施形態で示したつぶしを設けても良い。
図16は、半導体装置を示す斜視図である。図17は、図16の上面図である。図18は、図16の側面図である。
なお、図示しないが、信号用リード3にのみ容量素子を設けても良い。さらに、第三実施形態で示したつぶしを設けても良い。
2 電源用リード
3 信号用リード
4 接地用リード
5 ダイパッド
6 ボンディングワイヤ
7 誘電体
8 封止樹脂
9 つぶし
10 接着剤
11 ダイパッド兼接地用リード
12、12A、12B 下側電極
Claims (5)
- 半導体素子と、
前記半導体素子を搭載したダイパッドと、
前記ダイパッド上に前記半導体素子を接着している接着剤と、
前記ダイパッドの下に広がって配置された第1の下側電極を有する電源用リードと、
信号用リードと、
接地用リードと、
前記半導体素子と前記電源用リード、前記半導体素子と前記信号用リード、および前記ダイパッドと前記接地用リードをそれぞれ電気的に接続しているボンディングワイヤと、
前記第1の下側電極と前記ダイパッドとの間に、挟まれて配置された誘電体と、
前記半導体素子と前記接着剤と前記電源用リードと前記信号用リードと前記接地用リードと前記ダイパッドと前記ボンディングワイヤと前記誘電体とを、封止する封止樹脂と、
を備え、
前記ダイパッドと前記誘電体と前記第1の下側電極とが容量素子を形成している半導体装置。 - 半導体素子と、
前記半導体素子を搭載したダイパッドと、
前記ダイパッド上に前記半導体素子を接着している接着剤と、
前記ダイパッドの下に広がって配置された第2の下側電極を有する信号用リードと、
電源用リードと、
接地用リードと、
前記半導体素子と前記電源用リード、前記半導体素子と前記信号用リード、および前記ダイパッドと前記接地用リードをそれぞれ電気的に接続しているボンディングワイヤと、
前記第2の下側電極と前記ダイパッドとの間に、挟まれて配置された誘電体と、
前記半導体素子と前記接着剤と前記電源用リードと前記信号用リードと前記接地用リードと前記ダイパッドと前記ボンディングワイヤと前記誘電体とを、封止する封止樹脂と、
を備え、
前記ダイパッドと前記誘電体と前記第2の下側電極とが容量素子を形成している半導体装置。 - 前記電源用リードは前記第1の下側電極となり広がる部分の手前につぶしが設けられており、前記第1の下側電極は前記電源用リードの外部端子となる部分よりも厚さが薄くなっていることを特徴とする請求項1記載の半導体装置。
- 前記信号用リードは前記第2の下側電極となり広がる部分の手前につぶしが設けられており、前記第2の下側電極は前記電源用リードの外部端子となる部分よりも厚さが薄くなっていることを特徴とする請求項1記載の半導体装置。
- 前記ダイパッドと前記接地用リードとは一体の金属から構成されており、その一部が前記ダイパッドの幅を有したまま前記封止樹脂より露出している請求項1または2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012065989A JP5959255B2 (ja) | 2012-03-22 | 2012-03-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012065989A JP5959255B2 (ja) | 2012-03-22 | 2012-03-22 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013197517A true JP2013197517A (ja) | 2013-09-30 |
JP5959255B2 JP5959255B2 (ja) | 2016-08-02 |
Family
ID=49396054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012065989A Expired - Fee Related JP5959255B2 (ja) | 2012-03-22 | 2012-03-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5959255B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105742263A (zh) * | 2014-12-30 | 2016-07-06 | 美国亚德诺半导体公司 | 高频集成电路及其封装 |
KR20190024840A (ko) * | 2017-08-31 | 2019-03-08 | 익시스, 엘엘씨 | Pfc에의 적용을 위한 패키징된 고속 역 다이오드 성분 |
JP2019102725A (ja) * | 2017-12-06 | 2019-06-24 | 新日本無線株式会社 | 半導体装置 |
WO2023202219A1 (zh) * | 2022-04-21 | 2023-10-26 | 海南摩尔兄弟科技有限公司 | 一种芯片封装结构、雾化器、电子雾化装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63132459A (ja) * | 1986-11-25 | 1988-06-04 | Hitachi Ltd | 容量内蔵半導体パツケ−ジ |
JPH04188759A (ja) * | 1990-11-21 | 1992-07-07 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JPH1093002A (ja) * | 1996-09-11 | 1998-04-10 | Oki Electric Ind Co Ltd | 半導体デバイスパッケージングシステム |
JPH11346008A (ja) * | 1998-05-29 | 1999-12-14 | Rohm Co Ltd | 半導体装置 |
US6054754A (en) * | 1997-06-06 | 2000-04-25 | Micron Technology, Inc. | Multi-capacitance lead frame decoupling device |
JP2006013001A (ja) * | 2004-06-23 | 2006-01-12 | Rohm Co Ltd | 面実装型電子部品及びその製造方法 |
JP2008028281A (ja) * | 2006-07-25 | 2008-02-07 | Rohm Co Ltd | 半導体装置 |
-
2012
- 2012-03-22 JP JP2012065989A patent/JP5959255B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63132459A (ja) * | 1986-11-25 | 1988-06-04 | Hitachi Ltd | 容量内蔵半導体パツケ−ジ |
JPH04188759A (ja) * | 1990-11-21 | 1992-07-07 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JPH1093002A (ja) * | 1996-09-11 | 1998-04-10 | Oki Electric Ind Co Ltd | 半導体デバイスパッケージングシステム |
US6054754A (en) * | 1997-06-06 | 2000-04-25 | Micron Technology, Inc. | Multi-capacitance lead frame decoupling device |
JPH11346008A (ja) * | 1998-05-29 | 1999-12-14 | Rohm Co Ltd | 半導体装置 |
JP2006013001A (ja) * | 2004-06-23 | 2006-01-12 | Rohm Co Ltd | 面実装型電子部品及びその製造方法 |
JP2008028281A (ja) * | 2006-07-25 | 2008-02-07 | Rohm Co Ltd | 半導体装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105742263A (zh) * | 2014-12-30 | 2016-07-06 | 美国亚德诺半导体公司 | 高频集成电路及其封装 |
KR20190024840A (ko) * | 2017-08-31 | 2019-03-08 | 익시스, 엘엘씨 | Pfc에의 적용을 위한 패키징된 고속 역 다이오드 성분 |
JP2019075548A (ja) * | 2017-08-31 | 2019-05-16 | イクシス・リミテッド・ライアビリティ・カンパニーIxys, Llc | Pfc用途のためのパッケージされたファストインバースダイオード部品 |
KR102512166B1 (ko) * | 2017-08-31 | 2023-03-21 | 익시스, 엘엘씨 | Pfc에의 적용을 위한 패키징된 고속 역 다이오드 성분 |
JP2019102725A (ja) * | 2017-12-06 | 2019-06-24 | 新日本無線株式会社 | 半導体装置 |
JP7040719B2 (ja) | 2017-12-06 | 2022-03-23 | 日清紡マイクロデバイス株式会社 | 半導体装置 |
WO2023202219A1 (zh) * | 2022-04-21 | 2023-10-26 | 海南摩尔兄弟科技有限公司 | 一种芯片封装结构、雾化器、电子雾化装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5959255B2 (ja) | 2016-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6233507B2 (ja) | パワー半導体モジュールおよび複合モジュール | |
CN103457569A (zh) | 晶体振荡器 | |
US20130026616A1 (en) | Power device package module and manufacturing method thereof | |
JP5959255B2 (ja) | 半導体装置 | |
CN103329260A (zh) | 半导体元件收纳用封装体、具备其的半导体装置及电子装置 | |
US10229884B2 (en) | Semiconductor device | |
JP2012104633A (ja) | 半導体装置 | |
JP2006245618A (ja) | 受動素子内蔵半導体装置 | |
JP2012146778A (ja) | 電子制御装置 | |
JP2009232150A (ja) | 圧電デバイスおよび圧電デバイスの製造方法 | |
US8981540B2 (en) | Electronic device and package structure thereof | |
US20120194284A1 (en) | Oscillation circuit having shield wire, and electronic apparatus | |
US20160056131A1 (en) | Semiconductor device | |
JP6523663B2 (ja) | 圧電デバイス | |
JP2008251901A (ja) | 複合半導体装置 | |
KR102202471B1 (ko) | 복합 전자 부품 및 그 실장 기판 | |
KR101813364B1 (ko) | 복합 전자 부품 및 그 실장 기판 | |
CN101640249B (zh) | 一种插针式压电变压器外壳 | |
JP2014103270A (ja) | 半導体モジュール | |
JP2006054245A (ja) | 半導体装置 | |
JP2005228811A (ja) | 半導体装置 | |
US20240072025A1 (en) | Tunable Fingertip Capacitors with Enhanced Shielding in Ceramic Package | |
KR100756131B1 (ko) | 회로 장치 및 그 제조 방법 | |
JP2002203938A (ja) | ハイブリッド半導体装置 | |
US9123688B2 (en) | Semiconductor module package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151106 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160621 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5959255 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |