JPH03278551A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03278551A
JPH03278551A JP2079209A JP7920990A JPH03278551A JP H03278551 A JPH03278551 A JP H03278551A JP 2079209 A JP2079209 A JP 2079209A JP 7920990 A JP7920990 A JP 7920990A JP H03278551 A JPH03278551 A JP H03278551A
Authority
JP
Japan
Prior art keywords
layer
pad
interconnection
bonding
bonding pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2079209A
Other languages
English (en)
Other versions
JP2570457B2 (ja
Inventor
Shiyuuji Toyoda
豊田　修至
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2079209A priority Critical patent/JP2570457B2/ja
Publication of JPH03278551A publication Critical patent/JPH03278551A/ja
Application granted granted Critical
Publication of JP2570457B2 publication Critical patent/JP2570457B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多層配線構造を有する半導体装置に関し、特に
一方が空パッドである隣り合うボンディングパッド間に
配線を有する構造において、空パッド部にアルミニウム
腐食を生じていても問題の起きないボンディングパッド
構造に関する。
〔従来の技術〕
一般に、ゲートアレイではチップ周辺に多数のボンディ
ングパッドを配列させ、ワイヤーボンディングを必要と
するボンディングパッドを用いるという方法をとってい
るため、必然的にワイヤーボンディングされない空きパ
ッド（以下単に空きパッドと記す）を生じる。
また、ゲートアレイではワイヤーボンディングの容易さ
等から隣り合うボンディングパッド間に相方のボンディ
ングパッドを接続する配線（以下、パッドブリッジと記
す）を有することがあり、接続されたボンディングパッ
ドのいずれか一方が空きパッドであることが多い。
従来、前述した様な構造を有するボンディングパッド構
造としては、第４図、第５図及び第６図に示す構造があ
る。
第４図は、２層配線構造に於いて、第２（上層）金属配
線層（以下、第２アルミニウム層と記す）６のみでボン
ディングパッドも形成する場合である。この場合、パッ
ドブリッジ６′も第２アルミニウム層６で形成される。
また内部配線との接続はビアホール５により第１金属配
線層（以下第１アルミニウム層と記す）３を通して行な
う。
また、第５図は２層配線構造に於いて、第２アルミニウ
ム層６と第１アルミニウム層３の相方でボンディングパ
ッドを形成する場合である。この場合、第１アルミニウ
ム層３と第２アルミニウム層６の接続は、パッド部に形
成したビアホール５で行なう。またパッドブリッジ３′
は第１アルミニウム層３で形成する。
〔発明が解決しようとする課題〕
一般に、空きパッドはワイヤーボンディングされるパッ
ドと同様パッシベーション膜は開孔され、またボンディ
ングされたパッドに比ベアルミニウム腐食を起しやすい
。
上述した従来の構造では、空きパッド部の第２アルミニ
ウム層６がアルミニウム腐食を起こした場合、パッドブ
リッジ部まで腐食され、配線としてのパッドブリッジが
断線するという問題がある。
特に第６図に示す構造では、シリコン基板１上の絶縁膜
層２にパッドブリ、ジ３′を有し１層間絶縁膜４を介し
て第２アルミニウム層６のボンディングパッドを有し、
表面はパッシベーション膜８でおおわれている。ボンデ
ィングパッドにはボンディングワイヤー１１の先端のボ
ンディングポール１０が圧着されている。パッドブリッ
ジ３′は第１アルミニウム層３で形成されているにもか
かわらず、アルミニウム腐食がビアホール５を通して進
行するため、第１アルミニウム層３も腐食され断線とな
ってしまう。
〔課題を解決するための手段〕
本発明は、多層配線構造を有する半導体装置の単層もし
くは複数層の金属層にて形成されるボンディングパッド
構造に於いて、隣り合うボンディングパッド間に相方の
ボンディングパッドを接続するパッドブリッジを有し、
このパッドブリッジが多層配線の最上層以外の配線層で
形成され、また前記隣り合うボンディングパッドのいス
レか一方のボンディングパッドがボンディングされない
空きパッドである場合、この空きパッドに多層配線の最
上層と接続をするためのビアホールを設けない構造を有
している。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す平面図、第３図はこの
第１図のＡ−Ａ’方向の縦断面図である。
まず、シリコン基板１上に既存の方法により絶縁膜層２
を形成し、次にボンディングパッドの一部である第１ア
ルミニウム層３を形成する。この時、パッドブリッジ３
′も同時に形成する。次に、第１アルミニウム層３と第
２アルミニウム層６との層間絶縁膜４を形成し、さらに
第１アルミニウム層３と第２アルミニウム層６を接続す
るためのビアホール５を開孔する。この時、空きパッド
部にはこのビアホール５を開孔しない。次に、ボンディ
ングパッドの一部である第２アルミニウム層６を形成し
、全面にパッシベーション膜８を成長させた後、カバー
孔９を開孔し、接続を要するパッド部をボンディングし
て完成する。
前述した一実施例は、多層配線構造に於いて複数層の金
属配線層でボンディングパッドを形成する場合であるが
、第２図に多層配線構造に於いて最上層の金属配線層の
みでボンディングパッドを形成する場合の実施例につい
て示す。
まず、シリコン基板上に絶縁膜層を形成し、次に第１ア
ルミニウム層３を形成する。この時、空きパッド側にも
第１アルミニウム層３を形成し、またパッドブリッジ部
も第１アルミニウム層３′を設ける。次に、第１アルミ
ニウム層３と第２アルミニウム層６との層間絶縁膜４を
形成し、さらに、第１アルミニウム層３と第２アルミニ
ウム層６を接続するためのビアホール５を開孔する。こ
の時、パッドブリッジ部にもビアホール５を設ける。
次に、第２アルミニウム層６によりボンディングパッド
及びパッドブリッジの一部を形成した後、全面にパッシ
ベーション膜８を成長させる。次に、カバー孔９を開孔
し完成する。なお、この第２図に示す実施例は、第３図
で示す従来法に本発明を適用したものである。
〔発明の効果〕
以上説明した様に本発明ではパッドブリ、ジを多層配線
の最上層以外の金属配線層で形成し、また空きパッド部
に多層配線の最上層と接続を行なうためのビアホールを
設けないことにより、空きバ、ド部にアルミニウム腐食
を生じても配線として用いられる箇所は腐食を受けず、
断線等の問題を生じないという効果がある。
【図面の簡単な説明】
第１図、第２図は本発明の一実施例の平面図、第３図は
第１図の縦断面図である。また、第４図。 第５図は従来の方法例の平面図、第６図は第５図の縦断
面図である。 Ｉ・・・・・・シリコン基板、２・・・・・・絶縁膜層
、３，３′・・・・・・第１アルミニウム層、４・・・
・・・層間絶縁膜、５・・・・・・ビアホール、６．６
’・・・・・・第２アルミニウム層、７・・・・・・ア
ルミニウム腐食の起きた箇所、８・・・・・・パッシベ
ーション膜、９・・・・・・カバー孔、ｌＯ・・・・・
・ボンディングポール、１１・・・・・・ボンディング
ワイヤー

Claims (2)

    【特許請求の範囲】
  1. （１）多層配線構造を有する半導体装置の単層もしくは
    複数層の金属層にて形成されるボンディングパッド構造
    に於いて、隣り合うボンディングパツド間に双方のボン
    ディングパッドを接続する配線を有し、該配線が多層配
    線の最上層以外の配線層で形成されることを特徴とする
    半導体装置。
  2. （２）前記隣り合うボンディングパッドに於いて、いず
    れか一方のボンディングパッドがボンディングされない
    空きパッドであり、該空きパツドに多層配線の最上層と
    接続をするためのビアホールが設けられていないことを
    特徴とする半導体装置。
JP2079209A 1990-03-28 1990-03-28 半導体装置 Expired - Fee Related JP2570457B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2079209A JP2570457B2 (ja) 1990-03-28 1990-03-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2079209A JP2570457B2 (ja) 1990-03-28 1990-03-28 半導体装置

Publications (2)

Publication Number Publication Date
JPH03278551A true JPH03278551A (ja) 1991-12-10
JP2570457B2 JP2570457B2 (ja) 1997-01-08

Family

ID=13683553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2079209A Expired - Fee Related JP2570457B2 (ja) 1990-03-28 1990-03-28 半導体装置

Country Status (1)

Country Link
JP (1) JP2570457B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590327A (ja) * 1991-09-27 1993-04-09 Nec Ic Microcomput Syst Ltd 半導体集積回路
CN108346618A (zh) * 2017-01-25 2018-07-31 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5314557A (en) * 1976-07-26 1978-02-09 Hitachi Ltd Electrode structure in semiconductor device
JPS59403A (ja) * 1982-06-26 1984-01-05 日本道路技研株式会社 アスフアルト廃材の再生装置
JPS6164147A (ja) * 1984-09-05 1986-04-02 Nec Corp 半導体装置
JPS6220434A (ja) * 1985-07-19 1987-01-29 Mitsubishi Electric Corp 移動通信によるデイジタル伝送方式

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5314557A (en) * 1976-07-26 1978-02-09 Hitachi Ltd Electrode structure in semiconductor device
JPS59403A (ja) * 1982-06-26 1984-01-05 日本道路技研株式会社 アスフアルト廃材の再生装置
JPS6164147A (ja) * 1984-09-05 1986-04-02 Nec Corp 半導体装置
JPS6220434A (ja) * 1985-07-19 1987-01-29 Mitsubishi Electric Corp 移動通信によるデイジタル伝送方式

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590327A (ja) * 1991-09-27 1993-04-09 Nec Ic Microcomput Syst Ltd 半導体集積回路
CN108346618A (zh) * 2017-01-25 2018-07-31 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置
CN108346618B (zh) * 2017-01-25 2021-09-21 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置

Also Published As

Publication number Publication date
JP2570457B2 (ja) 1997-01-08

Similar Documents

Publication Publication Date Title
US6306749B1 (en) Bond pad with pad edge strengthening structure
JPH01280337A (ja) 半導体集積回路装置
JPH0338043A (ja) 半導体集積回路装置
JPH03278551A (ja) 半導体装置
JPH06326150A (ja) パッド構造
JP2555924B2 (ja) 半導体装置
JPH03104247A (ja) ウエハ・スケール半導体装置
JPS63293930A (ja) 半導体装置における電極
JPS63308924A (ja) 半導体装置
JPH05326621A (ja) Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置
JPS6310542A (ja) 半導体装置
JPH05251497A (ja) 半導体装置
JPS61170056A (ja) 半導体装置の電極材料
JPH0640559B2 (ja) 転写バンプ基板の形成方法
JP2001007113A (ja) 半導体装置
JPH0786281A (ja) 半導体装置および半導体装置の製造方法
JP2864684B2 (ja) 半導体集積回路
JP2505003Y2 (ja) 半導体装置
JP2770390B2 (ja) 半導体装置
JPH01255235A (ja) 半導体装置
JPS63143826A (ja) 半導体装置
JPS62237748A (ja) 半導体装置の製造方法
JPH0411735A (ja) 半導体装置
JPH01179434A (ja) 半導体集積回路装置
JPH05206198A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees