JPH05206198A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05206198A
JPH05206198A JP4014029A JP1402992A JPH05206198A JP H05206198 A JPH05206198 A JP H05206198A JP 4014029 A JP4014029 A JP 4014029A JP 1402992 A JP1402992 A JP 1402992A JP H05206198 A JPH05206198 A JP H05206198A
Authority
JP
Japan
Prior art keywords
bonding pad
bonding
internal
semiconductor device
interlayer film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4014029A
Other languages
English (en)
Inventor
Hajime Kusumi
肇 久住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4014029A priority Critical patent/JPH05206198A/ja
Publication of JPH05206198A publication Critical patent/JPH05206198A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 ボンディングパッド金属を内側とその周辺側
とに分離し、内部配線とは内側のボンディングパッドの
み接続し、ボンディングパッドの境界部分を覆うように
ボンディングすることで、ボンディングパッドに侵入す
る水分によるオープン不良を防ぐ。 【構成】 基板８上に層間膜１を形成し、その上に配線
ポリシリコン４を形成する。層間膜６の一部を除去して
配線ポリシリ４を露出させる。露出したコンタクト部分
を中心として内側ボンディングパッド３を、その周りに
ある間隔をとって外側ボンディングパッド２をパターン
ニングし、カバー膜５を形成した後に内側、外側ボンデ
ィングパッド上にボンディング線ボール１を圧着してボ
ンディングする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置におけるボ
ンディングパッドの構造に関する。
【０００２】
【従来の技術】従来、この種の半導体装置は図３に示す
様に６の層間膜２上にアルミをスパッタ法で形成して、
１０のボンディングパッド及び１１の内部配線をパター
ンニングし、アルミ製の一体化したボンディングパッド
と内部配線を形成した。次にチップ全面にカバー膜を形
成し、ボンディングパッド上のカバー膜を除去して、露
出したボンディングパッドに１の金製ボンディング線ボ
ールを圧着する構造となっていた。半導体装置外部から
の入出力信号は、ボンディング線を通って、ボンディン
グ線ボールとボンディングパッドの接続により半導体装
置の内部配線に伝達される。
【０００３】
【発明が解決しようとする課題】上述した従来の半導体
装置は、露出しているボンディングパッド部分が半導体
装置外部から侵入してくる水分により腐食され、更に進
行すると、ボンディングおよび内部配線が一体化したア
ルミで出来ているため、ボンディング線ボールの下まで
腐食され、ボンディング線ボールとボンディングパッド
の接続が保たれなくなり、オープン不良となる欠点があ
る。
【０００４】
【課題を解決するための手段】本発明の半導体装置は、
ボンディングパッドを平面上内側と外側で二重に配置
し、内側のボンディングパッドのみ内部配線のポリシリ
コンと接続されている構造を有する。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ），（ｂ）は、本発明の一実施例の半導体
装置パッド部分の断面図、平面図である。７の層間膜１
上に厚さ０．３μm でポリシリをＣＶＤ法により形成
し、幅１５μm 程度で４の配線をパターンニングし、そ
の上に厚さ０．２μm で６の層間膜２を形成する。配線
ポリシリ上の層間膜２を縦横１０μm の正方形で除去し
て９のコンタクトを形成、厚さ１μm でアルミをスパッ
タ法で形成して、コンタクトを中心として縦横５０μm
の正方形で３の内側ボンディングパッド、内側ボンディ
ングパッドから２μm 間隔をとって外側にコンタクトを
中心として縦横１００μm の正方形となる様に内側ボン
ディングパッドの回りに２の外側ボンディングパッドを
パターンニングする。
【０００６】次に全面に５のカバー膜を形成して、内
側、外側ボンディングパッドとその間の溝上のカバー膜
を除去し、露出した内側、外側ボンディングパッド上に
金製直径７０μm 程度の１のボンディング線ボールを圧
着してボンディングする。
【０００７】ボンディング線をつたわってくる半導体装
置外部から侵入した水分はボンディング線ボールの表面
から露出している外側ボンディングパッドに流れ込み、
外側ボンディングパッドは腐食していく。外側ボンディ
ングパッドと内側ボンディングパッドの間には溝がある
ため、腐食は内側ボンディングパッドまで進行せず、ボ
ンディング線ボールと内側ボンディングパッドとのオー
プン不良を防止する事が出来る。
【０００８】図２（ａ），（ｂ）は本発明の実施例２の
半導体装置パッド部分の断面図，平面図である。７の層
間膜１上に厚さ０．３μm でポリシリをＣＶＤ法により
形成し、幅１５μm 程度で４の配線をパターンニング
し、その上に厚さ０．２μm で６の層間膜２を形成す
る。配線ポリシリ上の層間膜２を縦横１０μm の正方形
で除去して９のコンタクトを形成、厚さ１μm でアルミ
をスパッタ法で形成して、コンタクトを中心として縦横
４５μm の正方形で３の内側ボンディングパッド、内側
ボンディングパッドから７μm 間隔をとって外側にコン
タクトを中心として縦横１００μm の正方形となる様に
内側ボンディングパッドの回りに２の外側ボンディング
パッドをパターンニングする。
【０００９】次に全面に５のカバー膜を形成して、内側
ボンディングパッドと外側ボンディングパッドの間のカ
バー膜を残して、内側、外側ボンディングパッド上のカ
バー膜を除去し、露出した内側、外側ボンディングパッ
ド上に金製直径７０μm 程度の１のボンディング線ボー
ルを圧着してボンディングする。
【００１０】ボンディング線をつたわってくる半導体装
置外部から侵入した水分は外側ボンディングパッドに流
れ込み、外側ボンディングパッドは腐食していく。外側
ボンディングパッドと内側ボンディングパッドの間には
カバー膜があるため、腐食は内側ボンディングパッドま
で進行せず、ボンディング線ボールと内側ボンディング
パッドとのオープン不良を防止する事が出来る。
【００１１】
【発明の効果】以上説明したように本発明は、ボンディ
ングパッドを平面上内側と外側で二重に配置し、内側の
ボンディングパッドのみ内部配線のポリシリコンと接続
する事により、半導体装置外部から侵入してくる水分に
よるボンディングパッドの腐食の進行に起因するボンデ
ィング線とボンディングパッドのオープン不良を防ぐ効
果がある。
【図面の簡単な説明】
【図１】（ａ）、（ｂ）は、本発明の実施例１の半導体
装置パッド部分の断面図および平面図である。
【図２】（ａ）、（ｂ）は、本発明の実施例２の半導体
装置パッド部分の断面図および平面図である。
【図３】（ａ）、（ｂ）は、従来の半導体装置パッド部
分の断面図および平面図である。
【符号の説明】
１ ボンディング線ボール ２ 外側ボンディングパッド ３ 内側ボンディングパッド ４ 配線ポリシリコン ５ カバー膜 ６ 層間膜２ ７ 層間膜１ ８ 基板 ９ コンタクト １０ ボンディングパッド １１ 内部配線

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 平面上、内側と外側との二重に配置され
    たボンディングパッドを有することを特徴とする半導体
    装置。
  2. 【請求項２】 内側のボンディングパッドのみ内部配線
    のポリシリコンと接続されていることを特徴とする請求
    項１記載の半導体装置。
JP4014029A 1992-01-29 1992-01-29 半導体装置 Withdrawn JPH05206198A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4014029A JPH05206198A (ja) 1992-01-29 1992-01-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4014029A JPH05206198A (ja) 1992-01-29 1992-01-29 半導体装置

Publications (1)

Publication Number Publication Date
JPH05206198A true JPH05206198A (ja) 1993-08-13

Family

ID=11849740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4014029A Withdrawn JPH05206198A (ja) 1992-01-29 1992-01-29 半導体装置

Country Status (1)

Country Link
JP (1) JPH05206198A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002001637A3 (en) * 2000-06-28 2002-09-26 Intel Corp Layout and process for a device with segmented ball limited metallurgy for the inputs and outputs
US7180195B2 (en) 2003-12-17 2007-02-20 Intel Corporation Method and apparatus for improved power routing

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002001637A3 (en) * 2000-06-28 2002-09-26 Intel Corp Layout and process for a device with segmented ball limited metallurgy for the inputs and outputs
US7033923B2 (en) 2000-06-28 2006-04-25 Intel Corporation Method of forming segmented ball limiting metallurgy
US7034402B1 (en) 2000-06-28 2006-04-25 Intel Corporation Device with segmented ball limiting metallurgy
US7180195B2 (en) 2003-12-17 2007-02-20 Intel Corporation Method and apparatus for improved power routing

Similar Documents

Publication Publication Date Title
JPH07114214B2 (ja) 半導体装置
JPH05226339A (ja) 樹脂封止半導体装置
JPH05206198A (ja) 半導体装置
JPH03153049A (ja) 半導体装置
JPH05235085A (ja) 半導体装置
JP2570457B2 (ja) 半導体装置
JPH06333977A (ja) 半導体装置及びその製造方法
JPH01241832A (ja) 電子部品におけるワイヤボンディング構造
JPH02281743A (ja) ボールボンディング用電極を備えた半導体装置
JP3405697B2 (ja) 半導体チップ
JPH0669270A (ja) 半導体集積回路装置
JPH0329333A (ja) 半導体集積回路装置
JPS6232636A (ja) 半導体装置
JPH05251497A (ja) 半導体装置
JPH0648696B2 (ja) 半導体装置
JPH0462176B2 (ja)
JPH08167634A (ja) 半導体装置
JPS62217622A (ja) 半導体装置
JPH0290637A (ja) 半導体集積回路装置
JPH01255235A (ja) 半導体装置
JP2819614B2 (ja) 樹脂封止型半導体装置
JPH01179434A (ja) 半導体集積回路装置
JPH0652746B2 (ja) 半導体装置
JP2622988B2 (ja) 半導体装置
JP2806538B2 (ja) 集積回路装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990408