JP2005527968A5 - - Google Patents

Download PDF

Info

Publication number
JP2005527968A5
JP2005527968A5 JP2003577333A JP2003577333A JP2005527968A5 JP 2005527968 A5 JP2005527968 A5 JP 2005527968A5 JP 2003577333 A JP2003577333 A JP 2003577333A JP 2003577333 A JP2003577333 A JP 2003577333A JP 2005527968 A5 JP2005527968 A5 JP 2005527968A5
Authority
JP
Japan
Prior art keywords
region
bond
interconnect
layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003577333A
Other languages
English (en)
Other versions
JP5283300B2 (ja
JP2005527968A (ja
Filing date
Publication date
Priority claimed from US10/097,036 external-priority patent/US6844631B2/en
Application filed filed Critical
Publication of JP2005527968A publication Critical patent/JP2005527968A/ja
Publication of JP2005527968A5 publication Critical patent/JP2005527968A5/ja
Application granted granted Critical
Publication of JP5283300B2 publication Critical patent/JP5283300B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (5)

  1. 能動回路構成部および外周を有する基板と、
    前記基板上の複数の相互接続層と、
    記複数の相互接続層上に位置し、銅からなる最終層パッドと複数の相互接続ラインとを有する相互接続最終層と
    前記相互接続最終層上に位置し、前記最終層パッド上に開口部を有するパッシベーション層と、
    アルミニウムからなり、前記最終層パッド上に位置するとともに同最終層パッドに電気的に接続するボンドパッドであって、該ボンドパッドは第1領域および第2領域を有し、前記第1領域は第2領域と前記外周との間に位置し、第1領域および第2領域は実質的に重なり合うことなく隣接しており、第1領域はプローブ領域およびワイヤボンド領域の一方として機能し、第2領域はプローブ領域およびワイヤボンド領域のうち第1領域がそれとして機能しないもう一方として機能し、前記ボンドパッドは、能動回路構成部上と、前記ボンドパッドと関係していない相互接続ラインの最終層の相互接続ライン上とに直接配置される、ボンドパッドとを備える集積回路。
  2. 能動回路構成部を有する基板と、
    前記基板上の第1の複数の相互接続層と、
    前記第1の複数の相互接続層上に位置する銅からなる最終層パッドと、
    前記最終層パッドに対応する複数の開口部を有するパッシベーション層と、
    前記開口部を通って前記最終層パッドに結合されたアルミニウムからなる複数のボンドパッドであって、前記開口部上に第1の部分を有し、前記パッシベーション層上に第2の部分を有し、前記第2の部分が前記第1の部分より面積が大きいボンドパッドとを備え、前記複数のボンドパッドは、前記能動回路構成部と、前記ボンドパッドと関係していない相互接続ラインの最終層の相互接続ラインとの上に直接延在し、前記第2部分は前記第1部分よりも有意に大きく、第1部分はワイヤボンディング用の領域であり、第2部分はプローブ用の領域である、集積回路。
  3. 能動回路構成部を有する基板と、
    前記基板上の複数の相互接続層と、
    前記複数の相互接続層上に位置する相互接続最終層であって、前記基板の外周の周りに
    位置する複数の最終層パッドと複数の相互接続ラインとを有する相互接続最終層と、
    前記相互接続最終層上に位置し、複数の開口部を有するパッシベーション層であって、複数の開口部の各々は前記複数の最終層パッドのうちの一つの最終層パッドに対応し、かつ複数の開口部の各々はそれが対応する最終層パッド上に位置する、パッシベーション層と、
    複数のボンドパッドであって、該複数のボンドパッドの各ボンドパッドは前記複数の開口部のうちの一つの開口部に対応し、各ボンドパッドはそれが対応する開口の上に位置し、各ボンドパッドは、第1領域および第2領域を有し、各ボンドパッドの第1領域は各ボンドパッドの第2領域よりも前記基板の外周に近接しており、隣接するボンドパッドの各第1領域はプローブ領域とワイヤボンド領域とを交互になしている、複数のボンドパッドとを備える集積回路。
  4. 能動回路構成部を有する基板を提供する工程と、
    前記基板上に複数の相互接続層を形成する工程と、
    前記複数の相互接続層上に、前記基板の外周の周囲に複数の最終層パッドを有し、かつ複数の相互接続ラインを有する最終相互接続層を形成する工程と、
    前記最終相互接続層上に、複数の開口部を有するパッシベーション層を形成する工程であって、前記複数の開口部のそれぞれが前記複数の最終層パッドの最終層パッドに対応し、前記複数の開口部のそれぞれが、それが対応する最終層パッド上にある工程と、
    前記開口部を通って前記最終層パッドに結合する複数のボンドパッドを形成する工程とを備え、前記複数のボンドパッドの各ボンドパッドが、
    前記複数の開口部の1個の開口部に対応し、
    それが対応する開口部上の第1の部分およびパッシベーション層上の第2の部分を有し、前記第2の部分の方が第1の部分より面積が大きく、
    さらに各ボンドパッドは、実質的に重なり合わない第1の領域および第2の領域を有し、各ボンドパッドの前記第1の領域の方が各ボンドパッドの前記第2の領域より前記基板の外周に近く、隣接するボンドパッドの第1の領域がプローブ領域とワイヤボンド領域との間で交互配置されている集積回路の形成方法。
  5. 能動回路構成部および外周を有する基板と、
    前記基板上に形成され、最終相互接続層を有する複数の相互接続層と、
    前記最終相互接続層上に形成された複数のボンドパッドであって、前記複数のボンドパッドのそれぞれが第1の領域および第2の領域を有し、前記第1の領域がプローブ領域としてのみ使用され、前記第2の領域がワイヤボンド領域としてのみ使用され、前記複数の相互接続層および能動回路構成部が前記複数のボンドパッドの下にあるボンドパッドと、
    前記最終相互接続層上に形成され、複数の開口部を有するパッシベーション層であって、前記複数の開口部のそれぞれが前記複数のボンドパッドの一つに対応しているパッシベーション層とを備える集積回路。
JP2003577333A 2002-03-13 2003-03-12 ボンドパッドを有する半導体装置およびそのための方法 Expired - Fee Related JP5283300B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/097,036 US6844631B2 (en) 2002-03-13 2002-03-13 Semiconductor device having a bond pad and method therefor
US10/097,036 2002-03-13
PCT/US2003/007782 WO2003079437A2 (en) 2002-03-13 2003-03-12 Semiconductor device having a bond pad and method therefor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010181954A Division JP5432083B2 (ja) 2002-03-13 2010-08-16 ボンドパッドを有する半導体装置およびそのための方法

Publications (3)

Publication Number Publication Date
JP2005527968A JP2005527968A (ja) 2005-09-15
JP2005527968A5 true JP2005527968A5 (ja) 2006-08-31
JP5283300B2 JP5283300B2 (ja) 2013-09-04

Family

ID=28039099

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003577333A Expired - Fee Related JP5283300B2 (ja) 2002-03-13 2003-03-12 ボンドパッドを有する半導体装置およびそのための方法
JP2010181954A Expired - Fee Related JP5432083B2 (ja) 2002-03-13 2010-08-16 ボンドパッドを有する半導体装置およびそのための方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010181954A Expired - Fee Related JP5432083B2 (ja) 2002-03-13 2010-08-16 ボンドパッドを有する半導体装置およびそのための方法

Country Status (8)

Country Link
US (2) US6844631B2 (ja)
EP (1) EP1483787A2 (ja)
JP (2) JP5283300B2 (ja)
KR (1) KR100979081B1 (ja)
CN (1) CN100435327C (ja)
AU (1) AU2003218145A1 (ja)
TW (1) TWI266402B (ja)
WO (1) WO2003079437A2 (ja)

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936531B2 (en) * 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US6495442B1 (en) 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US7381642B2 (en) * 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US7405149B1 (en) 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US7932603B2 (en) * 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
US6844631B2 (en) * 2002-03-13 2005-01-18 Freescale Semiconductor, Inc. Semiconductor device having a bond pad and method therefor
US6921979B2 (en) 2002-03-13 2005-07-26 Freescale Semiconductor, Inc. Semiconductor device having a bond pad and method therefor
JP2003338519A (ja) * 2002-05-21 2003-11-28 Renesas Technology Corp 半導体装置及びその製造方法
US6777318B2 (en) * 2002-08-16 2004-08-17 Taiwan Semiconductor Manufacturing Company Aluminum/copper clad interconnect layer for VLSI applications
JP3724464B2 (ja) * 2002-08-19 2005-12-07 株式会社デンソー 半導体圧力センサ
US6781150B2 (en) * 2002-08-28 2004-08-24 Lsi Logic Corporation Test structure for detecting bonding-induced cracks
US6765228B2 (en) * 2002-10-11 2004-07-20 Taiwan Semiconductor Maunfacturing Co., Ltd. Bonding pad with separate bonding and probing areas
JP4426166B2 (ja) * 2002-11-01 2010-03-03 ユー・エム・シー・ジャパン株式会社 半導体装置の設計方法、半導体装置設計用プログラム、及び半導体装置
WO2004093191A1 (ja) * 2003-04-11 2004-10-28 Fujitsu Limited 半導体装置
JP4213672B2 (ja) * 2003-04-15 2009-01-21 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
DE10328007A1 (de) * 2003-06-21 2005-01-13 Infineon Technologies Ag Strukturiertes Halbleiterelement zur Reduzierung von Chargingeffekten
US6937047B2 (en) 2003-08-05 2005-08-30 Freescale Semiconductor, Inc. Integrated circuit with test pad structure and method of testing
US6967111B1 (en) 2003-08-28 2005-11-22 Altera Corporation Techniques for reticle layout to modify wafer test structure area
US6960803B2 (en) * 2003-10-23 2005-11-01 Silicon Storage Technology, Inc. Landing pad for use as a contact to a conductive spacer
US7091613B1 (en) * 2003-10-31 2006-08-15 Altera Corporation Elongated bonding pad for wire bonding and sort probing
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
JP4938983B2 (ja) * 2004-01-22 2012-05-23 川崎マイクロエレクトロニクス株式会社 半導体集積回路
JP4242336B2 (ja) * 2004-02-05 2009-03-25 パナソニック株式会社 半導体装置
US20050194683A1 (en) * 2004-03-08 2005-09-08 Chen-Hua Yu Bonding structure and fabrication thereof
JP4803966B2 (ja) * 2004-03-31 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置
JP4780926B2 (ja) * 2004-04-27 2011-09-28 京セラ株式会社 半導体素子及びその特性検査方法
WO2005117109A1 (en) * 2004-05-28 2005-12-08 Koninklijke Philips Electronics N.V. Chip having two groups of chip contacts
TWI283443B (en) 2004-07-16 2007-07-01 Megica Corp Post-passivation process and process of forming a polymer layer on the chip
JPWO2006011292A1 (ja) * 2004-07-28 2008-05-01 松下電器産業株式会社 半導体装置
DE102004041961B3 (de) * 2004-08-31 2006-03-30 Infineon Technologies Ag Integrierte Halbleiterschaltung mit integrierter Kapazität zwischen Kontaktanscluss und Substrat und Verfahren zu ihrer Herstellung
US7833896B2 (en) * 2004-09-23 2010-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Aluminum cap for reducing scratch and wire-bond bridging of bond pads
US7115985B2 (en) * 2004-09-30 2006-10-03 Agere Systems, Inc. Reinforced bond pad for a semiconductor device
US7411135B2 (en) * 2004-10-12 2008-08-12 International Business Machines Corporation Contour structures to highlight inspection regions
JP4585327B2 (ja) * 2005-02-08 2010-11-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102006008454B4 (de) * 2005-02-21 2011-12-22 Samsung Electronics Co., Ltd. Kontaktstellenstruktur, Kontaktstellen-Layoutstruktur, Halbleiterbauelement und Kontaktstellen-Layoutverfahren
TWI269420B (en) 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
US7157734B2 (en) * 2005-05-27 2007-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor bond pad structures and methods of manufacturing thereof
JP4761880B2 (ja) * 2005-08-09 2011-08-31 パナソニック株式会社 半導体装置
US8319343B2 (en) * 2005-09-21 2012-11-27 Agere Systems Llc Routing under bond pad for the replacement of an interconnect layer
JP2007103792A (ja) * 2005-10-06 2007-04-19 Kawasaki Microelectronics Kk 半導体装置
JP5148825B2 (ja) 2005-10-14 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
TWI339419B (en) * 2005-12-05 2011-03-21 Megica Corp Semiconductor chip
US7504728B2 (en) * 2005-12-09 2009-03-17 Agere Systems Inc. Integrated circuit having bond pad with improved thermal and mechanical properties
US7402442B2 (en) * 2005-12-21 2008-07-22 International Business Machines Corporation Physically highly secure multi-chip assembly
CN100348377C (zh) * 2006-01-18 2007-11-14 河北工业大学 二自由度解耦球面并联机构
US8344524B2 (en) * 2006-03-07 2013-01-01 Megica Corporation Wire bonding method for preventing polymer cracking
KR100834828B1 (ko) * 2006-03-17 2008-06-04 삼성전자주식회사 정전방전 특성을 강화한 반도체 장치
JP5050384B2 (ja) * 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US7808117B2 (en) * 2006-05-16 2010-10-05 Freescale Semiconductor, Inc. Integrated circuit having pads and input/output (I/O) cells
US8420520B2 (en) * 2006-05-18 2013-04-16 Megica Corporation Non-cyanide gold electroplating for fine-line gold traces and gold pads
US7741195B2 (en) 2006-05-26 2010-06-22 Freescale Semiconductor, Inc. Method of stimulating die circuitry and structure therefor
US7679195B2 (en) * 2006-06-20 2010-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. PAD structure and method of testing
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
US7960825B2 (en) * 2006-09-06 2011-06-14 Megica Corporation Chip package and method for fabricating the same
US7397127B2 (en) * 2006-10-06 2008-07-08 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding and probing pad structures
US8072076B2 (en) * 2006-10-11 2011-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structures and integrated circuit chip having the same
KR100772903B1 (ko) 2006-10-23 2007-11-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP5111878B2 (ja) * 2007-01-31 2013-01-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8193636B2 (en) * 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
JP4774071B2 (ja) 2007-04-05 2011-09-14 ルネサスエレクトロニクス株式会社 プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置
US8030733B1 (en) 2007-05-22 2011-10-04 National Semiconductor Corporation Copper-compatible fuse target
US7964934B1 (en) 2007-05-22 2011-06-21 National Semiconductor Corporation Fuse target and method of forming the fuse target in a copper process flow
US20090014717A1 (en) * 2007-07-11 2009-01-15 United Microelectronics Corp. Test ic structure
TWI368286B (en) 2007-08-27 2012-07-11 Megica Corp Chip assembly
JP5027605B2 (ja) * 2007-09-25 2012-09-19 パナソニック株式会社 半導体装置
US7888257B2 (en) * 2007-10-10 2011-02-15 Agere Systems Inc. Integrated circuit package including wire bonds
KR101360815B1 (ko) * 2007-10-31 2014-02-11 에이저 시스템즈 엘엘시 반도체 디바이스를 위한 본드 패드 지지 구조체
JP2009239259A (ja) * 2008-03-04 2009-10-15 Elpida Memory Inc 半導体装置
JP2009246218A (ja) 2008-03-31 2009-10-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US20100013109A1 (en) * 2008-07-21 2010-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Fine pitch bond pad structure
WO2010015388A1 (en) * 2008-08-07 2010-02-11 Stmicroelectronics S.R.L. Circuit for the parallel supplying of power during testing of a plurality of electronic devices integrated on a semiconductor wafer
FR2935195B1 (fr) * 2008-08-22 2011-04-29 St Microelectronics Sa Dispositif semi-conducteur a paires de plots
US7709956B2 (en) * 2008-09-15 2010-05-04 National Semiconductor Corporation Copper-topped interconnect structure that has thin and thick copper traces and method of forming the copper-topped interconnect structure
JP5331610B2 (ja) 2008-12-03 2013-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP5820437B2 (ja) * 2008-12-03 2015-11-24 ルネサスエレクトロニクス株式会社 半導体装置
KR101576955B1 (ko) * 2009-01-20 2015-12-11 삼성전자주식회사 본딩 패드를 구비한 반도체 장치 및 이를 포함하는 반도체 패키지
JP5249080B2 (ja) * 2009-02-19 2013-07-31 セイコーインスツル株式会社 半導体装置
KR20100110613A (ko) * 2009-04-03 2010-10-13 삼성전자주식회사 반도체 장치 및 그 제조방법
US8115321B2 (en) * 2009-04-30 2012-02-14 Lsi Corporation Separate probe and bond regions of an integrated circuit
EP2290686A3 (en) 2009-08-28 2011-04-20 STMicroelectronics S.r.l. Method to perform electrical testing and assembly of electronic devices
JP5313854B2 (ja) * 2009-12-18 2013-10-09 新光電気工業株式会社 配線基板及び半導体装置
JP5557100B2 (ja) 2010-07-23 2014-07-23 株式会社ジェイテクト 電動モータ駆動用の半導体素子
DE102011004106A1 (de) * 2010-12-28 2012-06-28 Robert Bosch Gmbh Leiterplatte, Verfahren zum Herstellen einer Leiterplatte und Prüfvorrichtung zum Prüfen einer Leiterplatte
CN102760726B (zh) * 2011-04-27 2015-04-01 中芯国际集成电路制造(上海)有限公司 半导体检测结构及其形成方法、检测方法
US9129973B2 (en) 2011-12-07 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit probing structures and methods for probing the same
US8685761B2 (en) * 2012-02-02 2014-04-01 Harris Corporation Method for making a redistributed electronic device using a transferrable redistribution layer
ITTO20120374A1 (it) 2012-04-27 2013-10-28 St Microelectronics Srl Struttura a semiconduttore con regioni conduttive a bassa temperatura di fusione e metodo per riparare una struttura a semiconduttore
US9646899B2 (en) * 2012-09-13 2017-05-09 Micron Technology, Inc. Interconnect assemblies with probed bond pads
JP5772926B2 (ja) 2013-01-07 2015-09-02 株式会社デンソー 半導体装置
US9455226B2 (en) 2013-02-01 2016-09-27 Mediatek Inc. Semiconductor device allowing metal layer routing formed directly under metal pad
US9536833B2 (en) 2013-02-01 2017-01-03 Mediatek Inc. Semiconductor device allowing metal layer routing formed directly under metal pad
JP6149503B2 (ja) * 2013-05-17 2017-06-21 住友電気工業株式会社 半導体装置
US9780051B2 (en) 2013-12-18 2017-10-03 Nxp Usa, Inc. Methods for forming semiconductor devices with stepped bond pads
US9508618B2 (en) * 2014-04-11 2016-11-29 Globalfoundries Inc. Staggered electrical frame structures for frame area reduction
CN105084298B (zh) * 2014-05-07 2019-01-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
JP6348009B2 (ja) * 2014-07-15 2018-06-27 ラピスセミコンダクタ株式会社 半導体装置
JP6012688B2 (ja) * 2014-10-24 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置
KR20160056379A (ko) * 2014-11-10 2016-05-20 삼성전자주식회사 트리플 패드 구조를 이용하는 칩 및 그것의 패키징 방법
EP3131118B1 (en) * 2015-08-12 2019-04-17 MediaTek Inc. Semiconductor device allowing metal layer routing formed directly under metal pad
JP6767789B2 (ja) * 2016-06-29 2020-10-14 ローム株式会社 半導体装置
US10262926B2 (en) 2016-10-05 2019-04-16 Nexperia B.V. Reversible semiconductor die
JP2019169639A (ja) * 2018-03-23 2019-10-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN108565223A (zh) * 2018-05-17 2018-09-21 上海华虹宏力半导体制造有限公司 芯片的电路管脚结构及测试方法
WO2020098623A1 (en) * 2018-11-12 2020-05-22 Changxin Memory Technologies, Inc. Semiconductor device, pad structure and fabrication method thereof
JPWO2022018961A1 (ja) * 2020-07-20 2022-01-27
KR20220026435A (ko) 2020-08-25 2022-03-04 삼성전자주식회사 반도체 패키지
KR20220030640A (ko) * 2020-09-03 2022-03-11 삼성전자주식회사 반도체 패키지
TWI737498B (zh) * 2020-09-21 2021-08-21 丁肇誠 具有能態層的半導體測試晶片,及具有能態層之半導體測試晶片的製作方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4475191A (en) * 1982-12-10 1984-10-02 At&T Bell Laboratories Distributed time division multiplexing bus
JPH06326109A (ja) * 1993-05-13 1994-11-25 Oki Electric Ind Co Ltd 半導体装置のパッド構造およびそれを用いた特性試験方法
US5554940A (en) * 1994-07-05 1996-09-10 Motorola, Inc. Bumped semiconductor device and method for probing the same
US5514892A (en) * 1994-09-30 1996-05-07 Motorola, Inc. Electrostatic discharge protection device
US5506499A (en) * 1995-06-05 1996-04-09 Neomagic Corp. Multiple probing of an auxilary test pad which allows for reliable bonding to a primary bonding pad
JP2730529B2 (ja) * 1995-10-31 1998-03-25 日本電気株式会社 半導体装置およびその製造方法
JP3305211B2 (ja) * 1996-09-10 2002-07-22 松下電器産業株式会社 半導体装置及びその製造方法
US5783868A (en) * 1996-09-20 1998-07-21 Integrated Device Technology, Inc. Extended bond pads with a plurality of perforations
JP3351706B2 (ja) 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
US6144100A (en) * 1997-06-05 2000-11-07 Texas Instruments Incorporated Integrated circuit with bonding layer over active circuitry
JP3022819B2 (ja) * 1997-08-27 2000-03-21 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
KR100238593B1 (ko) * 1997-12-19 2000-01-15 윤종용 인쇄 품질 개선 방법
WO1999036984A1 (en) 1998-01-14 1999-07-22 Int Labs, Inc. Method and apparatus for enabling the transmission of multiple wide bandwidth electrical signals
JPH11307601A (ja) * 1998-04-16 1999-11-05 Mitsubishi Electric Corp 半導体装置
JP2000012804A (ja) 1998-06-24 2000-01-14 Matsushita Electron Corp 半導体記憶装置
US6232662B1 (en) * 1998-07-14 2001-05-15 Texas Instruments Incorporated System and method for bonding over active integrated circuits
US6373143B1 (en) * 1998-09-24 2002-04-16 International Business Machines Corporation Integrated circuit having wirebond pads suitable for probing
JP3843624B2 (ja) * 1998-11-27 2006-11-08 松下電器産業株式会社 半導体集積回路装置及び半導体集積回路装置の組立方法
TW445616B (en) * 1998-12-04 2001-07-11 Koninkl Philips Electronics Nv An integrated circuit device
US6295323B1 (en) 1998-12-28 2001-09-25 Agere Systems Guardian Corp. Method and system of data transmission using differential and common mode data signaling
ATE285588T1 (de) * 1999-06-17 2005-01-15 3M Innovative Properties Co Retroreflektierender gegenstand mit einer farbigen schicht, die reflektierende blättchen und einen kovalent an ein polymer gebundenen farbstoff enthält
JP2001015516A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置及びその製造方法
US6451681B1 (en) * 1999-10-04 2002-09-17 Motorola, Inc. Method of forming copper interconnection utilizing aluminum capping film
US6303459B1 (en) * 1999-11-15 2001-10-16 Taiwan Semiconductor Manufacturing Company Integration process for Al pad
JP3531863B2 (ja) * 2000-01-13 2004-05-31 ユナイテッド マイクロエレクトロニクス コープ ウェーハ・レベルの集積回路の構造およびそれを製造するための方法
JP2001264391A (ja) * 2000-03-17 2001-09-26 Mitsubishi Materials Corp 電極端子及び該電極端子を有する回路素子
JP2001284394A (ja) * 2000-03-31 2001-10-12 Matsushita Electric Ind Co Ltd 半導体素子
US20020016070A1 (en) * 2000-04-05 2002-02-07 Gerald Friese Power pads for application of high current per bond pad in silicon technology
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP4979154B2 (ja) * 2000-06-07 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置
JP2002016069A (ja) * 2000-06-29 2002-01-18 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6844631B2 (en) * 2002-03-13 2005-01-18 Freescale Semiconductor, Inc. Semiconductor device having a bond pad and method therefor

Similar Documents

Publication Publication Date Title
JP2005527968A5 (ja)
JP2005520342A5 (ja)
KR100979080B1 (ko) 와이어 본드 패드를 가진 반도체 소자 및 그 제조 방법
JP2006507686A5 (ja)
JP2004063767A5 (ja)
WO1996013855A1 (en) A leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die
JP2009277916A5 (ja)
JP2007235009A5 (ja)
JP3898350B2 (ja) 半導体装置
TWI419281B (zh) 半導體裝置
TWI232482B (en) Semiconductor device
JP2002093949A5 (ja)
US6369331B1 (en) Printed circuit board for semiconductor package and method of making same
JP2004063540A (ja) 半導体装置
TWM534895U (zh) 多層晶片封裝結構
JP4813786B2 (ja) 集積回路および集積回路アセンブリ
JP2008187050A (ja) システムインパッケージ装置
JP2003163267A (ja) 半導体装置
TWI260078B (en) Chip structure
JP2570457B2 (ja) 半導体装置
JP2005093635A (ja) 樹脂封止型半導体装置
JP2006229175A5 (ja)
JP2009004528A (ja) 半導体装置
JP2864684B2 (ja) 半導体集積回路
JP2005150294A5 (ja)