ITTO20120374A1 - Struttura a semiconduttore con regioni conduttive a bassa temperatura di fusione e metodo per riparare una struttura a semiconduttore - Google Patents

Description

“STRUTTURA A SEMICONDUTTORE CON REGIONI CONDUTTIVE A BASSA TEMPERATURA DI FUSIONE E METODO PER RIPARARE UNA STRUTTURA A SEMICONDUTTOREâ€

La presente invenzione à ̈ relativa a una struttura a semiconduttore con regioni conduttive a bassa temperatura di fusione e ad un metodo per riparare una struttura a semiconduttore.

Come à ̈ noto, la produzione di dispositivi integrati prevede fasi di test che permettono di verificare la corretta funzionalità dei componenti realizzati. Test di questo tipo, come ad esempio EWS (Electrical Wafer Sort) o WS (Wafer Sort), vengono normalmente eseguiti a livello di fetta di semiconduttore (“wafer†), collegando una macchina di test ATE (“Automatic Test Equipment†) a piazzole (“pads†) di contatto dei dispositivi DUT (“Devices Under Test†) presenti sulla fetta medesima. Le piazzole possono essere dedicate specificamente ai test, ma più spesso vengono impiegate anche una parte o l’intero insieme delle piazzole dei dispositivi, che dovranno in seguito servire per la connessione dei dispositivi per poter essere utilizzati nell’applicazione finale.

Per collegare la macchina di test alla fetta da investigare, vengono generalmente impiegate schede di interfaccia o “probe-cards†comprendenti in genere una scheda a circuiti stampati o PCB (“Printed Circuit Board†) provvista di elettrodi-sonda, i quali devono essere disposti in contatto con le piazzole con una pressione determinata per assicurare ovunque l’accoppiamento elettrico.

Dopo le fasi di test elettrico, le fette, singole o composite, vengono tagliate in piastrine ("chips" o "dice") e assemblate in strutture di incapsulamento (“packaging†). Quindi, le piazzole vengono accoppiate elettricamente con piedini delle strutture di incapsulamento per la connessione con dispositivi esterni. L’accoppiamento elettrico à ̈ spesso ottenuto mediante tecnica di “wirebonding†, con cui vengono realizzate connessioni a filo fra le piazzole e i piedini, oppure si possono usare protuberanze sporgenti di contatto (“bump†).

Le stesse piazzole devono dunque servire sia per il test, sia per la connessione elettrica verso l’esterno.

L’azione meccanica degli elettrodi-sonda provoca però danni superficiali alle piazzole, che possono deteriorare la qualità delle connessioni elettriche ottenibili in fase di assemblaggio fino a rendere le piazzole stesse inservibili. Tra l’altro, in diversi casi non à ̈ sufficiente una singola sequenza di test e devono essere utilizzate diverse macchine, eseguendo diverse sequenze di test. Ciò rende evidentemente necessario posizionare più volte la scheda o le schede di interfaccia, aumentando il rischio di danni alle piazzole.

Per ovviare a questo inconveniente, sono state proposte diverse soluzioni, nessuna delle quali risulta però del tutto soddisfacente.

In US 6,844,631, ad esempio, à ̈ stato proposto di realizzare metallizzazioni ausiliarie che si estendono, oltre che sulle piazzole, anche sopra parte dello strato di passivazione circondante le piazzole. In questo modo, una parte della metallizzazione ausiliaria (ad esempio sopra lo strato di passivazione) può essere dedicata esclusivamente alla contattatura in fase di test. La restante parte della metallizzazione ausiliaria, che non entra in contatto con gli elettrodi-sonda, non viene danneggiata e può essere utilizzata per ottenere una connessione elettrica di elevata qualità tramite wire-bondng o altra tecnica. In alternativa, la metallizzazione ausiliaria può essere rimossa chimicamente dopo la fase di test, lasciando le piazzole libere e prive di danni.

Se la qualità dei contatti può essere in questo modo preservata, à ̈ stato tuttavia notato che le regioni sottostanti le metallizzazioni attorno alle piazzole sono soggette a rotture, specialmente quando sono presenti linee metalliche in rame, che possono essere esposte all’azione ossidante dell’aria. Inoltre, l’area destinata a ciascuna piazzola deve essere aumentata per consentire la realizzazione delle metallizzazioni ausiliarie. La densità delle piazzole risulta quindi svantaggiosamente ridotta.

Altre varianti sopperiscono in parte ai limiti della soluzione descritta, ma richiedono numerose fasi di lavorazione aggiuntive, che sono piuttosto complesse e comportano un significativo aumento del costo unitario di fabbricazione dei dispositivi prodotti.

Secondo una diversa soluzione, descritta in US 5,391,516, le piazzole di contatto vengono riparate dopo la fase di test mediante un fascio laser che riscalda le piazzole stesse oltre il punto di fusione (per l’alluminio 660°C). Tralasciando gli evidenti effetti di un possibile cattivo allineamento del fascio laser, il fortissimo gradiente termico prodotto dal riscaldamento concentrato può facilmente causare rotture per la dilatazione termica non uniforme.

Scopo della presente invenzione à ̈ fornire una struttura a semiconduttore e un metodo per riparare una struttura a semiconduttore che siano privi delle limitazioni descritte.

Secondo la presente invenzione vengono realizzati una struttura a semiconduttore e un metodo per riparare una struttura a semiconduttore come definiti rispettivamente nelle rivendicazioni 1 e 15.

Per una migliore comprensione dell’invenzione, ne verranno ora descritte alcune forme di realizzazione, a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:

- la figura 1 Ã ̈ una sezione trasversale attraverso una struttura a semiconduttore in accordo a una forma di realizzazione della presente invenzione;

- la figura 2 mostra un particolare ingrandito della struttura a semiconduttore di figura 1;

- la figura 3 Ã ̈ una sezione trasversale attraverso porzione di una struttura a semiconduttore in accordo a una diversa forma di realizzazione della presente invenzione;

- la figura 4 à ̈ una sezione trasversale attraverso porzione di una struttura a semiconduttore in accordo a un’ulteriore forma di realizzazione della presente invenzione;

- la figura 5 à ̈ una sezione trasversale attraverso porzione di una struttura a semiconduttore in accordo a un’ulteriore forma di realizzazione della presente invenzione;

- la figura 6 mostra il particolare di figura 2 durante una fase di test elettrico;

- la figura 7 mostra il particolare di figura 2 al termine del test elettrico;

- la figura 8 mostra il particolare di figura 2 durante l’esecuzione di un metodo per riparare strutture a semiconduttore secondo la presente invenzione;

- la figura 9 mostra una fase del metodo secondo una forma di realizzazione dell’invenzione;

- la figura 10 Ã ̈ uno schema a blocchi semplificato relativo a un metodo in accordo a una forma di realizzazione della presente invenzione;

- la figura 11 Ã ̈ uno schema a blocchi semplificato relativo a un metodo in accordo a una diversa forma di realizzazione della presente invenzione;

- la figura 12 à ̈ uno schema a blocchi semplificato relativo a un metodo in accordo a un’ulteriore forma di realizzazione della presente invenzione;

- la figura 13 Ã ̈ una sezione trasversale attraverso un dispositivo ottenuto dal taglio della struttura a semiconduttore di figura 1;

- la figura 14 mostra una variante di un particolare ingrandito del dispositivo di figura 10;

- la figura 15 mostra un’ulteriore variante di un particolare ingrandito del dispositivo di figura 10;

- la figura 16 mostra una fase di un metodo per riparare strutture a semiconduttore secondo una diversa forma di realizzazione dell’invenzione;

- la figura 17 mostra una sezione trasversale attraverso una struttura a semiconduttore in accordo a un’ulteriore forma di realizzazione della presente invenzione, non assemblata;

- la figura 18 à ̈ uno schema a blocchi semplificato relativo a un metodo in accordo a un’ulteriore forma di realizzazione della presente invenzione;

- la figura 19 mostra una sezione trasversale attraverso la struttura a semiconduttore di figura 14 assemblata;

- la figura 20 mostra una sezione trasversale attraverso una struttura a semiconduttore in accordo a un’ulteriore forma di realizzazione della presente invenzione, non assemblata;

- la figura 21 mostra un particolare ingrandito della struttura a semiconduttore di figura 16;

- la figura 22 mostra una variante del particolare di figura 17; e

- la figura 23 mostra una sezione trasversale attraverso la struttura a semiconduttore di figura 16 assemblata.

In figura 1 à ̈ mostrata una porzione di una fetta semiconduttrice 1, avente una superficie principale 1a (ossia una faccia di area maggiore) e incorporante una pluralità di dispositivi integrati 2. I dispositivi integrati 2 possono essere di qualsiasi tipo realizzabile con tecniche di lavorazione utilizzate nel settore della microelettronica e, in particolare, possono essere circuiti integrati di qualsiasi genere (analogici, digitali, ad alta tensione o a bassa tensione), dispositivi microelettromeccanici (sensori, trasduttori, attuatori) o combinazioni di componenti circuitali e strutture microelettromeccaniche.

La porzione della fetta 1 alloggiante i dispositivi integrati 2 sarà nel seguito indicata come porzione strutturale 3 e comprende una pluralità di strati e strutture di materiale semiconduttore, in cui possono essere incorporati strati e strutture e di materiali dielettrici e metallici, secondo quanto richiesto per realizzare i dispositivi integrati 2. La porzione strutturale 3 della fetta 1 à ̈ ricoperta con uno strato di passivazione 4 di materiale dielettrico.

I dispositivi integrati 2 sono provvisti di rispettive piazzole 5 di contatto per il collegamento verso l’esterno tramite tecniche convenzionali, come ad esempio “wirebonding†o “bump†. Inoltre, sulla fetta 1 possono essere realizzate ulteriori piazzole 6 di contatto, collegate a rispettivi dispositivi integrati o TEG (Test Element Group, non mostrati) e specificamente dedicate all’esecuzione di particolari test elettrici di tipo principalmente parametrico, in genere per valutare i parametri del processo di realizzazione della fetta 1. In una forma di realizzazione, le piazzole 6 sono essere realizzate su linee di taglio ("scribe lines") 7 della fetta 1, poiché possono essere sacrificate una volta che sono stati eseguiti i test richiesti. Le connessioni delle piazzole 5, 6 ai rispettivi dispositivi integrati sono realizzate in modo di per sé noto e non sono illustrate, per semplicità.

Lo strato di passivazione 4 presenta aperture di piazzola (“pad openings†) per consentire l’accesso alla piazzola 5, 6.

Una delle piazzole 5 à ̈ illustrata più in dettaglio in figura 2. La piazzola 5 si trova a un’estremità di una linea di connessione elettrica 9, che, in una forma di realizzazione, à ̈ realizzata mediante tecnica “damascene†sulla superficie della porzione strutturale 3 della fetta 1.

La piazzola 5 à ̈ metallica ed à ̈ ad esempio realizzata in alluminio, rame, oro, platino, nickel o palladio, oppure può comprendere un multistrato di due o più metalli distinti, ad esempio fra quelli appena elencati o altri materiali conduttivi.

La piazzola 5 à ̈ depressa rispetto a una superficie 4a dello strato di passivazione 4 opposta alla porzione strutturale 3. Lo strato di passivazione 4 e la piazzola 5 formano una struttura di confinamento definente un recesso 8 a tazza nella fetta 1. Più precisamente, il recesso 8 à ̈ delimitato lateralmente dallo strato di passivazione 4 e sul fondo da una superficie 5a della piazzola 5.

Uno strato protettivo 10 di materiale conduttivo a bassa temperatura di fusione copre la piazzola 5 nel recesso 8. Inoltre, lo strato protettivo 10 ha uno spessore T inferiore alla profondità D del recesso 8, che à ̈ definita dalla distanza fra la superficie 5a della piazzola 5 a contatto con lo strato protettivo 10 e la superficie 4a dello strato di passivazione 4. Di conseguenza, lo strato protettivo 10 à ̈ interamente contenuto nel recesso 8.

Il materiale che forma lo strato protettivo 10 ha temperatura di fusione inferiore rispetto al materiale che forma la struttura di confinamento (ossia lo strato di passivazione 4 e le piazzole 5, 6) e le linee di connessione elettrica 9. Ad esempio, la temperatura di fusione del materiale formante lo strato protettivo à ̈ inferiore a 400°C e preferibilmente inferiore a 300°C. In una forma di realizzazione, la temperatura di fusione del materiale formante lo strato protettivo 10 à ̈ inferiore alla massima temperatura a cui deve essere scaldata la fetta 1 durante le fasi di test. Lo strato protettivo 10 può essere realizzato ad esempio in una lega di saldatura (del tipo utilizzato per la saldatura di componenti su schede a circuito stampato) o in una lega eutettica, ad esempio, ma non limitativamente, scelta fra:

tantalio - oro con oro al 28% (temperatura di fusione di 131ºC);

stagno - zinco con zinco al 9% (temperatura di fusione di 199ºC);

stagno - oro con oro al 10% (temperatura di fusione di 217ºC);

oro - stagno con stagno al 20% (temperatura di fusione di 280ºC);

zinco - stagno con stagno al 5% (temperatura di fusione di 382ºC).

In alternativa, possono essere utilizzate anche leghe non eutettiche come, ad esempio, ma non limitativamente: stagno - argento con argento al 4% (temperatura di fusione compresa fra 221°C e 229ºC);

stagno - rame con rame allo 0.7% (temperatura di fusione di 227ºC);

zinco - stagno con stagno al 30% (temperatura di fusione compresa fra 199°C e 376ºC).

Naturalmente le percentuali delle composizioni dei vari materiali possono essere modificate per variare ad esempio la temperatura di fusione o le loro proprietà meccaniche e/o elettriche. Ad esempio, si possono avere composizioni in cui le percentuali dei materiali variano fino al 30% e preferibilmente fino al 20% rispetto alla loro composizione eutettica, anche se per specifiche esigenze non si esclude la possibilità di avere variazioni superiori.

Ancora in alternativa, possono essere utilizzati metalli non in lega come:

stagno (temperatura di fusione 232°C);

indio (temperatura di fusione 156°C).

Lo strato protettivo 10 può essere realizzato usando processi noti, come ad esempio processi di tipo elettrolitico o electroless.

In una forma di realizzazione (figura 3), una struttura protettiva 10’ comprende una pila di strati, qui un primo strato 10a’ e un secondo strato 10b’. Il primo strato 10a’ o strato interno à ̈ a contatto con la piazzola 5, mentre il secondo strato 10b’ o strato esterno ha una superficie esposta. Lo spessore complessivo T’ della struttura protettiva 10’ à ̈ comunque inferiore alla distanza D fra la superficie 5a della piazzola 5 e la superficie 4a dello strato di passivazione 4.

Almeno lo strato esterno 10b’ à ̈ realizzato in un materiale a bassa temperatura di fusione, ossia con temperatura di fusione inferiore rispetto ai materiali che formano la struttura di confinamento (strato di passivazione 4 e piazzole 5, 6). In particolare, il materiale formante lo strato esterno 10b’ fonde a temperatura inferiore rispetto alle piazzole 5, 6. Ad esempio, può essere utilizzato uno qualsiasi fra i materiali sopra elencati.

In una forma di realizzazione (figura 4), una struttura di passivazione 4†avente aperture sulle piazzole 5 comprende una pluralità (due nell’esempio illustrato) di strati di passivazione 4a†, 4b†. La struttura di passivazione 4†e le piazzole 5 formano una struttura di confinamento definente nella porzione strutturale 3 della fetta 1 recessi 8†a tazza delimitati lateralmente dalla struttura di passivazione 4†e sul fondo da rispettive piazzole 5. All’interno dei recessi 8†, ciascuna piazzola 5 à ̈ ricoperta da un rispettivo strato protettivo 10†di materiale a bassa temperatura di fusione, che può essere piuttosto spesso grazie alla presenza di molteplici strati di passivazione 4a†, 4b†.

In una forma di realizzazione (figura 5), una struttura dielettrica 4’’’ avente aperture sopra le piazzole 5 comprende uno strato dielettrico 4a’’’, ad esempio di ossido TEOS, ricoperto da uno strato di passivazione 4b’’’. La struttura dielettrica 4’’’ e le piazzole 5 formano una struttura di confinamento definente nella porzione strutturale 3 della fetta 1 recessi 8’’’ a tazza delimitati lateralmente dalla struttura di passivazione 4’’’ e sul fondo da rispettive piazzole 5.

Inoltre, le piazzole 5 sono ricoperte con una griglia protettiva 11’’’ di materiale isolante o dielettrico, ad esempio ossido di silicio.

Anche in questo caso, à ̈ possibile formare in ciascun recesso 8’’’ uno strato protettivo 10’’’ piuttosto spesso di materiale a bassa temperatura di fusione, che penetra attraverso la griglia protettiva 11’’’ ed à ̈ in contatto con la rispettiva piazzola 5. In particolare, il materiale formante lo strato protettivo 10’’’ ha temperatura di fusione inferiore rispetto ai materiali che formano la struttura di confinamento (strato di passivazione 4 e, in particolare, piazzole 5, 6). Ad esempio, può essere utilizzato uno qualsiasi fra i materiali sopra elencati.

Quando viene eseguito un test elettrico dei dispositivi 2 integrati nella fetta 1 (ad esempio un test EWS), elettrodi-sonda 15 vengono accoppiati elettricamente a rispettive piazzole 5, 6, come mostrato in figura 6 (la figura 6 si riferisce alla forma di realizzazione delle figure 1 e 2, ma quanto descritto si applica indifferentemente anche a tutte le altre forme di realizzazione dell’invenzione).

In dettaglio, gli elettrodi-sonda 15 (qui del tipo a mensola o “cantilever†) sono disposti meccanicamente a contatto con gli strati protettivi 10 delle rispettive piazzole 5, 6 necessarie per il test con una pressione sufficiente a evitare la perdita dell’accoppiamento. Poiché gli strati protettivi 10 sono in materiale conduttivo, gli elettrodi-sonda 15 sono elettricamente connessi alle rispettive piazzole 5, 6.

Per effetto della pressione, la superficie degli strati protettivi 10 viene scalfita e le estremità degli elettrodi-sonda 15 affondano in parte negli strati protettivi 10, danneggiandoli e lasciando una scalfittura o segno sonda (“probe mark†).

Una volta terminata la fase di test, gli strati protettivi 10 delle piazzole 5, 6 possono essere riparati mediante un procedimento termico. Quando vengono rimossi gli elettrodi-sonda 15, gli strati protettivi 10 presentano segni sonda 16 (figura 7). La fetta 1 viene riscaldata a una temperatura superiore alla temperatura di fusione del materiale formante gli strati protettivi 10 (e inferiore alla temperatura di fusione del materiale o dei materiali di cui à ̈ fatta la struttura di confinamento, in particolare le piazzole 5, 6). Durante la fase di riscaldamento, la fetta 1 viene mantenuta in posizione orizzontale (più precisamente con la superficie principale 1a orizzontale) per consentire al materiale fuso di distribuirsi in modo uniforme, riparando le scalfitture 16 e ripristinando l’integrità superficiale degli strati protettivi 10, come mostrato in figura 8. Grazie al fatto che gli strati protettivi 10 sono interamente contenuti nei recessi 8 definiti lateralmente dallo strato di passivazione 4, che funge da struttura di confinamento, e sul fondo dalle rispettive piazzole 5, 6, à ̈ sufficiente che la fetta 1 rimanga orizzontale per evitare che il materiale fuso si disperda.

La fetta 1 viene poi lasciata raffreddare, sempre in posizione orizzontale, finché gli strati protettivi 10 solidificano.

In una forma di realizzazione, il riscaldamento della fetta 1 viene effettuato in un forno 17, come mostrato in figura 9. In questo caso, una pluralità di fette 1 vengono caricate in speciali supporti 18 ("wafer carriers") che permettono di conservare la corretta disposizione orizzontale. I supporti 18 vengono introdotti in forno per il tempo necessario a fondere il materiale formante gli strati protettivi 10.

Durante tutta la procedura di test, le piazzole 5 restano protette, non subiscono fenomeno di ossidazione, e non subiscono danni. Inoltre, eventuali danni agli strati protettivi 10 possono essere agevolmente riparati come descritto con un conseguente miglioramento della qualità e della resa di produzione.

Il procedimento termico di ripristino della superficie degli strati protettivi 10 delle piazzole 5, 6 (blocco 1050 in figura 10) che segue fasi di test elettrico (blocchi 1000, 1020) può vantaggiosamente essere preceduto da una fase di lavaggio (blocco 1040) per rimuovere eventuali particelle e sostanze contaminanti.

Oltre che al termine del test dei dispositivi integrati 2 (blocchi 1120, 1130 in figura 11), il lavaggio (blocchi 1100, 1140) e il procedimento termico di ripristino (blocchi 1110, 1150) possono essere realizzati prima dell’inizio, per eliminare eventuali difetti di fabbricazione e contaminazioni presenti sulla superficie dei medesimi strati protettivi 10. Inoltre, se sono previste più sequenze di test (blocchi 1200, 1230, figura 12), , il lavaggio (blocchi 1210, 1240) e il procedimento termico di ripristino (blocchi 1220, 1250) possono essere ripetuti dopo ogni sequenza.

Se il processo di test causa una riduzione di spessore degli strati protettivi 10, Ã ̈ sempre possibile reintegrare il materiale mancante.

Una volta terminato il test elettrico e il processo termico di riparazione, la fetta 1 viene tagliata in “dice†20, ciascuno dei quali contiene un dispositivo integrato 2 con le rispettive piazzole 5, come mostrato in figura 13. Le piazzole 6 realizzate nelle linee di taglio e dedicate esclusivamente al test elettrico parametrico possono essere sacrificate. A questo punto, gli strati protettivi 10 offrono una superficie sostanzialmente priva di imperfezioni e possono essere vantaggiosamente utilizzati per realizzare connessioni 21 del dispositivo, ad esempio mediante wire-bonding o bumping.

Poiché la tecnica di wire-bonding prevede di scaldare il materiale formante le connessioni 21, gli strati protettivi 10 possono essere nuovamente fusi e le connessioni possono affondare anche fino a raggiungere le piazzole 5 (figura 14) oppure penetrare solo in parte negli strati protettivi 10 (figura 15).

In una forma di realizzazione (non mostrata), gli strati protettivi 10 possono essere rimossi dopo il completamento della procedura di test elettrico. In questo caso, le connessioni elettriche sono realizzate direttamente sulle piazzole 5.

In una forma di realizzazione (non mostrata), gli strati protettivi 10 possono essere connessi a bump dopo il completamento della procedura di test elettrico. Tali bump possono essere di materiale simile al materiale degli strati protettivi 10.

In un’ulteriore forma di realizzazione, il materiale formante gli strati protettivi 10 ha temperatura di fusione inferiore alla massima temperatura a cui deve essere portata la fetta 1 durante la fase di test, che può prevedere condizioni di stress termico, come il procedimento EWS o il processo WLBI (“Wafer Level Burn-In†), in cui viene effettuato un test elettrico in temperatura. In questo caso, gli strati protettivi 10 fondono già durante il test ed à ̈ sufficiente separare gli elettrodi-sonda 15 dalla fetta 1 prima che avvenga la solidificazione. In pratica, la fase termica di riparazione degli strati protettivi 10 delle piazzole 5, 6 à ̈ almeno in parte effettuata durante la stessa procedura di test elettrico in temperatura. Gli strati protettivi 10 in questo caso non presentano segni sonda. Durante la fase di test elettrico in temperatura, gli elettrodi-sonda 15 entrano in contatto con le piazzole 5, 6 e penetrano almeno in parte all’interno degli strati protettivi 10. Il materiale fuso circonda l’estremità degli elettrodi-sonda 15, migliorando anche la resistenza di contatto. La superficie di contatto fra gli elettrodi-sonda 15 e le piazzole 5, 6 infatti aumenta, grazie al materiale degli strati protettivi 10 che avvolge l’estremità degli elettrodi-sonda 15. Inoltre, la riduzione della resistenza di contatto aumenta il limite di corrente massima che l’estremità della sonda può sopportare, migliorando la resa elettrica.

Gli stessi vantaggi si hanno anche quando il materiale formante gli strati protettivi 10 ha temperatura di fusione maggiore alla temperatura a cui deve essere portata la fetta 1 durante la fase di test, ma il riscaldamento locale dovuto al passaggio di corrente attraverso le estremità degli elettrodi-sonda 15 à ̈ sufficiente a causare la fusione degli strati protettivi 10.

La fusione degli strati protettivi 10 può essere raggiunta anche utilizzando elettrodi-sonda 25 provvisti di elementi riscaldanti 26 (si veda in proposito la figura 16). Gli elementi riscaldanti 26 possono essere ad esempio termoresistenze di forma anulare calzati su rispettivi elettrodi-sonda 25.

Gli elettrodi-sonda 25 vengono accoppiati a rispettive piazzole 5, 6 e i test elettrici vengono eseguiti come di consueto. Una volta terminate le operazioni di test, gli elementi riscaldanti 26 vengono attivati per fondere gli strati protettivi 10 delle piazzole 5, 6. Gli elettrodisonda 25 vengono poi ritratti e gli strati protettivi 10 vengono lasciati solidificare in posizione orizzontale.

Gli elementi riscaldanti 26 possono essere scorrevoli fra una posizione di riposo e una posizione di lavoro, in cui si trovano in prossimità o a contatto degli strati protettivi 10 delle piazzole 5, 6, in modo da rendere efficienti l’accoppiamento termico e il trasferimento di energia.

In alternativa, gli elementi riscaldanti 26 sono in posizione fissa a distanza dagli strati protettivi 10 delle piazzole 5, 6. In questo caso, l’accoppiamento termico à ̈ ottenuto attraverso gli elettrodi-sonda 25.

La struttura descritta con riferimento a una qualsiasi delle forme di realizzazione presentate, con piazzole ricoperte da strati protettivi di materiale conduttivo a bassa temperatura di fusione e realizzate in recessi delimitati da una struttura di confinamento, può essere utilizzata anche per incrementare la resa nei processi di fabbricazione di dispositivi integrati cosiddetti 3D. Dispositivi di questo tipo comprendono una pluralità di piastrine semiconduttrici (“chip†o “die†) incorporanti ciascuna una rispettiva porzione di dispositivo e impilate e saldate una sull’altra a formare dispositivi o circuiti integrati 3D “3D IC†. Le piastrine sono provviste di vie passanti nel substrato che permettono di connettere secondo necessità porzioni di dispositivo realizzate in piastrine distinte e poste in modo tale da creare una pila (“stack†) fra loro. Per realizzare le connessioni, terminali di vie passanti di una delle piastrine devono essere saldati a corrispondenti piazzole di una piastrina adiacente.

Secondo uno dei procedimenti più utilizzati, vengono creati collegamenti metallici ("metal-to-metal bonding"), ad esempio in rame, mediante processi di termocompressione o saldatura a ultrasuoni.

La saldatura può inoltre essere effettuata a livello di fetta ("wafer-to-wafer bonding"), di die ("die-to-die bonding") oppure, in modo ibrido, dice possono essere saldati su fette ("die-to-wafer bonding").

Specialmente per quanto riguarda la saldatura a livello di fetta, l’allineamento dei componenti à ̈ problematico e può risultare imperfetto. Può così accadere che dispositivi già testati e correttamente funzionanti diano luogo a dispositivi 3D, completi o anche parziali, che sono difettosi. In altri casi, uno dei dispositivi può essere affetto da imperfezioni che non vengono rilevate durante il test individuale, ma che si evidenziano in test successivi sulla pila parziale o sul dispositivo finale.

Il processo di saldatura à ̈ però irreversibile e quindi l’intera pila difettosa deve essere eliminata, con grave danno in termini di resa.

La struttura descritta in precedenza permette invece di rendere reversibile la saldatura. Una pila può quindi essere riparata e, eventualmente, almeno uno dei dispositivi che formano la pila che à ̈ stato riconosciuto come difettoso può essere eliminato e sostituito da un altro dispositivo.

Con riferimento alla figura 17, una prima fetta 100 semiconduttrice avente una superficie principale 100a comprende una pluralità di primi dispositivi integrati 101, realizzati in una porzione strutturale 103 e adiacenti a una faccia 100a della prima fetta 100. La porzione strutturale 103 della prima fetta 100 à ̈ ricoperta con uno strato dielettrico 104.

I primi dispositivi integrati 101 sono provvisti di una pluralità di piazzole 105, disposte in aree dove lo strato dielettrico 104 presenta aperture. Le piazzole 105 sono metalliche, ad esempio realizzate in alluminio, rame, oro, platino, nickel o palladio, oppure possono essere formate da multistrati di due o più metalli distinti, ad esempio fra quelli appena elencati o da leghe.

Le piazzole 105 sono ricoperte da rispettivi strati protettivi 106 in materiale conduttivo a bassa temperatura di fusione.

Le piazzole 105 sono depresse rispetto a una superficie 104a dello strato dielettrico 104 destinata ad accoppiarsi con un’ulteriore fetta semiconduttrice (“wafer†) o una piastrina semiconduttrice (“chip†o “die†) per creare una pila. Inoltre, gli strati protettivi 106 sono interamente contenuti in rispettivi recessi 108 a tazza definiti lateralmente dallo strato dielettrico 104, e sul fondo da superfici 105a delle piazzola 105, che insieme formano strutture di confinamento.

Il materiale che forma gli strati protettivi 106 ha temperatura di fusione inferiore rispetto al materiale che forma le piazzole 105. Ad esempio, la temperatura di fusione del materiale formante gli strati protettivi 106 Ã ̈ inferiore a 400°C e preferibilmente inferiore a 300°C. Gli strati protettivi 106 possono essere realizzati ad esempio in una lega di saldatura (del tipo utilizzato per la saldatura di componenti su schede a circuiti stampati) o in una lega eutettica, ad esempio, ma non limitativamente, scelta fra:

tantalio - oro con oro al 28% (temperatura di fusione di 131ºC);

stagno - zinco con zinco al 9% (temperatura di fusione di 199ºC);

stagno - oro con oro al 10% (temperatura di fusione di 217ºC);

oro - stagno con stagno al 20% (temperatura di fusione di 280ºC);

zinco - stagno con stagno al 5% (temperatura di fusione di 382ºC).

In alternativa, possono essere utilizzate anche leghe non eutettiche come, ad esempio, ma non limitativamente: stagno - argento con argento al 4% (temperatura di fusione compresa fra 221°C e 229ºC);

stagno - rame con rame allo 0.7% (temperatura di fusione di 227ºC);

zinco - stagno con stagno al 30% (temperatura di fusione compresa fra 199°C e 376ºC).

Ancora in alternativa, possono essere utilizzati metalli non in lega come:

stagno (temperatura di fusione 232°C);

indio (temperatura di fusione 156°C).

Naturalmente le percentuali delle composizioni dei vari materiali possono essere modificate per variare ad esempio la temperatura di fusione o le loro proprietà meccaniche e/o elettriche. Ad esempio si possono avere composizioni in cui le percentuali dei materiali variano fino al 30% e preferibilmente fino al 20% rispetto alla loro composizione eutettica, anche se per specifiche esigenze non si esclude la possibilità di avere variazioni superiori.

Una seconda fetta 110 semiconduttrice comprende una pluralità di secondi dispositivi integrati 111 e una pluralità di vie passanti 113 ("Through Silicon Vias", TSV), isolate da porzioni circostanti della seconda fetta 110 e collegate ai primi dispositivi integrati 111 mediante linee conduttive 114 metalliche, ad esempio in alluminio o rame.

Le vie passanti 113 attraversano la seconda fetta 110 e hanno rispettivi terminali 113a sporgenti da una faccia 110a della seconda fetta 110 destinata a essere accoppiata alla prima fetta 100. I terminali 113a sporgenti possono ad esempio essere realizzati congiuntamente con le vie passanti 113, oppure successivamente come “bumps†o come multistrati metallici. Inoltre, le vie passanti 113 sono realizzate in posizioni corrispondenti a rispettive piazzole 105 della prima fetta 100, in modo da formare contatti quando la prima fetta 100 e la seconda fetta 110 vengono allineate e unite per la saldatura.

Naturalmente anche la seconda fetta 110 potrà avere piazzole (qui non mostrate) del tutto simili alle piazzole 105 della prima fetta 100.

Qui (ma ciò vale anche per le successive figure) sono mostrate vie passanti 113 secondo un approccio “via-last†, ma sono possibili anche altri approcci di realizzazione delle vie passanti qui non mostrati, come ad esempio le “via-middle†, che si estendono da uno strato di metallizzazione intermedio (qui non illustrato in dettaglio) del dispositivo integrato 111 verso la faccia 110a, le “via- first†, che vengono realizzate prima di creare gli strati di metallizzazione del dispositivo integrato 111, e le “via-back†, che sono realizzate sul retro della seconda fetta 110a a partire dalla faccia 110a e si collegano al dispositivo integrato 111.

I primi dispositivi integrati 101 e i secondi dispositivi integrati 111 vengono inizialmente testati a livello di fetta (blocchi 1500 in figura 18). Dopo che i terminali 113a sono stati esposti sulla faccia 110a della seconda fetta 110 (ad esempio tramite lappatura della seconda fetta 110 e successivo attacco chimico), la prima fetta 100 e la seconda fetta 110 vengono quindi allineate in modo che i terminali 113a delle vie passanti 113 della seconda fetta 110 corrispondano a rispettive piazzole 105 della prima fetta 100.

Si procede quindi alla saldatura (figura 19), ottenendo così una pila 120 comprendente la prima fetta 100 e la seconda fetta 110 (blocco 1520, figura 18). In questa fase, in particolare, i terminali 113a delle vie passanti 113 vengono saldati agli strati protettivi 106 di corrispondenti piazzole 105.

Se, in seguito a un test a livello di pila 120 (blocco 1540), vengono rilevati malfunzionamenti, ad esempio imputabili ai secondi dispositivi integrati 111 della seconda fetta 110, viene eseguita una procedura di riparazione (blocco 1550), mediante la quale la seconda fetta 110 difettosa viene sostituita. La pila 120 viene riscaldata fino a provocare la fusione del materiale formante gli strati protettivi 106. La prima fetta 100 e la seconda fetta 110 possono così essere separate l’una dall’altra e la fetta difettosa (in questo caso la seconda fetta 110) viene sostituita con un nuovo esemplare correttamente funzionante.

L’operazione di sostituzione degli elementi individuati come difettosi può essere ripetuta anche più volte. Da un lato, infatti, il riscaldare la pila fino a fondere gli strati protettivi non provoca sollecitazioni termiche importanti. Dall’altro, gli strati protettivi possono essere ripristinati semplicemente lasciando raffreddare le fette in posizione orizzontale dopo la separazione. Il materiale formante gli strati protettivi rimane infatti all’interno delle strutture di confinamento e non viene disperso. Una volta che il materiale à ̈ solidificato, gli strati di protezione riprendono la loro conformazione originale.

Naturalmente quanto detto qui relativamente al caso "wafer-to-wafer bonding" può essere esteso ai casi "die-todie bonding" e "die-to-wafer bonding".

Secondo una forma di realizzazione, illustrata in figura 20, una prima fetta 100’ semiconduttrice avente una superficie principale 100a’ comprende una pluralità di primi dispositivi integrati 101’ e prime vie passanti 105’. Le prime vie passanti 105’ comprendono spine ("plugs") conduttive 105a’ circondate da regioni isolanti 105b’ cave (ad esempio cilindriche) e così separate da un substrato 103’ della prima fetta 100’. Le spine conduttive 105a’ possono essere sia semiconduttrici, sia metalliche. Nel primo caso, le spine conduttive 105a’ possono essere monocristalline, ad esempio realizzate da porzioni del substrato 103’ opportunamente drogate, oppure policristalline, ad esempio realizzate mediante scavo del substrato 103’ e successivo riempimento con materiale deposto. Nel caso di spine conduttive 105a’ metalliche, realizzate per riempimento, possono essere utilizzati materiali quali ad esempio alluminio, rame, tungsteno o nickel.

Una porzione superficiale delle spine conduttive 105a’ à ̈ scavata per formare recessi 108’ in cui sono alloggiati strati di connessione 106’ (figura 21). Le spine conduttive 105a’ (in una variante insieme con porzioni delle regioni isolanti 105b’, figura 22) formano strutture di confinamento per gli strati di connessione 106’.

Gli strati di connessione 106’ sono realizzati in un materiale avente temperatura di fusione inferiore rispetto alla struttura di confinamento definita dalla porzione scavata delle spine conduttive 105a’ (ed eventualmente da porzioni delle regioni isolanti 105b’). In particolare, può essere utilizzato uno qualsiasi dei materiali sopra menzionati.

Una seconda fetta 110’ comprende secondi dispositivi integrati 111’ e una pluralità di seconde vie passanti 113’, che attraversano la fetta 110’ e hanno rispettivi terminali 113a’ sporgenti da una faccia 110a’ della seconda fetta 110’ destinata a essere accoppiata alla prima fetta 100’. Le seconde vie passanti 113’ sono realizzate in posizioni corrispondenti a rispettive prime vie passanti 105’ della prima fetta 100’, e sono collegate ai secondi dispositivi integrati 111’ mediante linee conduttive 114’ metalliche, ad esempio in alluminio, rame, tungsteno o nickel.

Naturalmente, anche se non à ̈ mostrato, anche le prime vie passanti 105’ della prima fetta 100’ possono essere collegate con i primi dispositivi integrati 101’ mediante linee conduttive simili alle linee conduttive 114’ della seconda fetta 110’.

Ovviamente anche la prima fetta 100’ può avere vie passanti 105’ con terminali, non mostrati, simili ai terminali 113a’ della seconda fetta 110’.

I primi dispositivi integrati 101’ e i secondi dispositivi integrati 111’ vengono inizialmente testati a livello di fetta. In questa fase, anche le prime vie passanti 105’ e le seconde vie passanti 113’ possono essere verificate utilizzando elettrodi-sonda.

Dopo la fase di test, può essere eseguito un procedimento termico, come già descritto, che permette di ripristinare la configurazione originaria di tutte le piazzole di connessione eventualmente presenti (non mostrate) e, inoltre, anche degli strati di connessione 106’ delle seconde vie passanti 113’.

La prima fetta 100’ e la seconda fetta 110’ vengono poi allineate in modo che i terminali 113a’ delle vie passanti 113’ della seconda fetta 110’ corrispondano a rispettive prime vie passanti 105’ della prima fetta 100’.

Quando la prima fetta 100’ e la seconda fetta 110’ vengono unite per formare una pila 120’ (figura 23), terminali 113a’ di seconde vie passanti 113’ della seconda fetta 110’ vengono saldati agli strati di connessione 106’ di corrispondenti prime vie passanti 105’ della prima fetta 100’. La saldatura à ̈ reversibile, come già descritto, perché la pila 120’ può essere facilmente riscaldata fino a causare la fusione del materiale formante gli strati di connessione 106’, per separare le fette formanti la pila 120’ stessa.

Alle strutture a semiconduttore e al metodo di riparazione descritti possono essere apportate modifiche e varianti, senza uscire dall’ambito della presente invenzione, come definita nelle rivendicazioni allegate.

In particolare, à ̈ chiaro che possono essere realizzate pile comprendenti più di due fette semiconduttrici, ciascuna delle quali può comprendere sia piazzole ricoperte di strati protettivi, sia vie passanti aventi strati di conduttivi di connessione come descritto.

Inoltre, la riparazione può essere eseguita non solo a livello di fetta (singola o pila), ma anche a livello di singolo “die†.

Claims (24)

1. RIVENDICAZIONI 1. Struttura a semiconduttore comprendente: almeno un primo corpo (1; 100; 100’) semiconduttore; una struttura di confinamento (4, 5; 4†, 5; 4’’’, 5; 104, 105; 105a’; 105a’, 105b’) delimitante un recesso (8; 8†; 8’’’; 108; 108’) a tazza nel primo corpo (1; 100; 100’); una regione conduttiva (10; 10b’; 10†; 10’’’; 105; 105a’) nel recesso (8; 8†; 8’’’; 108; 108’); in cui la regione conduttiva (10; 10b’; 10†; 10’’’; 105; 105a’) à ̈ realizzata in un materiale a bassa temperatura di fusione, avente temperatura di fusione inferiore rispetto ai materiali formanti la struttura di confinamento (4, 5; 4†, 5; 4’’’, 5; 104, 105; 105a’; 105a’, 105b’).
2. 2. Struttura secondo la rivendicazione 1, in cui il materiale a bassa temperatura di fusione ha temperatura di fusione inferiore a 400°C, preferibilmente inferiore a 300°C.
3. 3. Struttura secondo la rivendicazione 1 o 2, in cui il materiale a bassa temperatura di fusione à ̈ una lega eutettica.
4. 4. Struttura secondo una qualsiasi delle rivendicazioni precedenti, in cui il materiale a bassa temperatura di fusione à ̈ selezionato nel gruppo composto da: lega di tantalio e oro con oro al 28%; lega di stagno e zinco con zinco al 9%; lega di stagno e oro con oro al 10%; lega di oro e stagno con stagno al 20%; lega di zinco e stagno con stagno al 5%; lega di stagno e argento con argento al 4%; lega di stagno e rame con rame allo 0.7%; lega di zinco e stagno con stagno al 30%; stagno; indio; materiali di saldatura.
5. 5. Struttura secondo una qualsiasi delle rivendicazioni precedenti, in cui la regione conduttiva (10) ha spessore (T) minore di una profondità (D) del recesso (8).
6. 6. Struttura secondo una qualsiasi delle rivendicazioni precedenti, in cui il primo corpo (1; 100) comprende almeno una piazzola (5; 105) di contatto delimitante in parte il recesso (8; 8†; 8’’’; 108) e la regione conduttiva (10; 10b’; 10†; 10’’’; 106) comprende uno strato protettivo ricoprente la piazzola (5; 105) nel recesso (8; 8†; 8’’’; 108).
7. 7. Struttura secondo la rivendicazione 6, in cui il materiale a bassa temperatura di fusione ha temperatura di fusione inferiore rispetto al materiale formante la piazzola (5; 105).
8. 8. Struttura secondo la rivendicazione 6 o 7, in cui la struttura di confinamento (4, 5; 4†, 5; 4’’’, 5; 104, 105;) comprende una struttura dielettrica (4; 4†; 4’’’; 104) ricoprente il primo corpo (1; 100) e delimitante lateralmente il recesso (8; 8†; 8’’’; 108).
9. 9. Struttura secondo una qualsiasi delle rivendicazioni da 6 a 8, comprendente un secondo corpo (110) unito al primo corpo (100) in modo da formare una pila (120); e in cui il secondo corpo (110) comprende almeno una via passante (113), realizzata in una posizione corrispondente alla piazzola (105) del primo corpo (100) e avente un terminale (113a) sporgente dal secondo corpo (110) e saldato allo strato protettivo (106) ricoprente la piazzola (105).
10. 10. Struttura secondo una qualsiasi delle rivendicazioni da 6 a 9, in cui la piazzola (5) à ̈ ricoperta da una griglia protettiva (11’’’) di materiale dielettrico e lo strato protettivo (10’’’) penetra attraverso la griglia protettiva (11’’’) ed à ̈ in contatto con la piazzola (5).
11. 11. Struttura secondo una qualsiasi delle rivendicazioni precedenti, in cui il primo corpo (100’) comprende almeno una prima via passante (105’) avente una porzione conduttiva passante (105a’) e una porzione isolante (105b’) circondante la porzione conduttiva passante (105a’) e in cui il recesso (108’) à ̈ delimitato almeno in parte dalla porzione conduttiva passante (105a’).
12. 12. Struttura secondo la rivendicazione 11, in cui il recesso (108’) à ̈ delimitato in parte dalla porzione isolante (105b’) della prima via passante (105’).
13. 13. Struttura secondo la rivendicazione 11 o 12, comprendente un secondo corpo (110’) unito al primo corpo (100’) in modo da formare una pila (120’); e in cui il secondo corpo (110’) comprende almeno una seconda via passante (113’), realizzata in una posizione corrispondente alla prima via passante (105’) del primo corpo (100’) e avente un terminale (113a’) sporgente dal secondo corpo (110’) e saldato alla regione conduttiva (106’) nel recesso (108’) della prima via passante (105’).
14. 14. Struttura secondo una qualsiasi delle rivendicazioni precedenti, comprendente un dispositivo integrato (2; 101, 106; 101’, 106’) alloggiato nel primo corpo (1; 100, 105; 100’, 105’).
15. 15. Metodo per riparare una struttura a semiconduttore, in cui la struttura a semiconduttore comprende: almeno un primo corpo (1; 100; 100’) semiconduttore; una struttura di confinamento (4, 5; 4†, 5; 4’’’, 5; 104, 105; 105a’; 105a’, 105b’) delimitante un recesso (8; 8†; 8’’’; 108; 108’) a tazza nel primo corpo (1; 100; 100’); una regione conduttiva (10; 10b’; 10†; 10’’’; 105; 105a’) nel recesso (8; 8†; 8’’’; 108; 108’); in cui la regione conduttiva (10; 10b’; 10†; 10’’’; 105; 105a’) à ̈ realizzata in un materiale a bassa temperatura di fusione, avente temperatura di fusione inferiore rispetto ai materiali formanti la struttura di confinamento (4, 5; 4†, 5; 4’’’, 5; 104, 105; 105a’; 105a’, 105b’); il metodo comprendendo riscaldare la regione conduttiva (10; 10b’; 10†; 10’’’; 105; 105a’) a una temperatura superiore alla temperatura di fusione della regione conduttiva (10; 10b’; 10†; 10’’’; 105; 105a’) e inferiore a temperature di fusione dei materiali formanti la struttura di confinamento (4, 5; 4†, 5; 4’’’, 5; 104, 105; 105a’; 105a’, 105b’), fino a fondere la regione conduttiva (10; 10b’; 10†; 10’’’; 105; 105a’).
16. 16. Metodo secondo la rivendicazione 15, comprendente solidificare la regione conduttiva (10; 10b’; 10†; 10’’’; 105; 105a’) mantenendo il primo corpo (1; 100; 100’) con una superficie principale (1a; 100a; 100a’) orizzontale.
17. 17. Metodo secondo la rivendicazione 15 o 16, in cui riscaldare la regione conduttiva (10; 10b’; 10†; 10’’’; 105; 105a’) comprende disporre il primo corpo (1; 100; 100’) in un forno.
18. 18. Metodo secondo la rivendicazione 15 o 16, in cui riscaldare la regione conduttiva (106) comprende disporre un elettrodo-sonda (25) provvisto di un elemento riscaldante (26) a contatto con la regione conduttiva (106) e attivare l’elemento riscaldante (26).
19. 19. Metodo secondo una qualsiasi delle rivendicazioni da 15 a 18, in cui la struttura a semiconduttore comprende un secondo corpo (110; 110’) unito al primo corpo (100; 100’) in modo da formare una pila (120; 120’); e in cui il secondo corpo (110; 110’) comprende almeno una via passante (113; 113’), realizzata in una posizione corrispondente alla regione conduttiva (106; 106’) del primo corpo (100; 100’) e avente un terminale (113a; 113a’) sporgente dal secondo corpo (110; 110’) e saldato alla regione conduttiva (106; 106’); il metodo comprendendo separare il primo corpo (100; 100’) e il secondo corpo (110; 110’) dopo la fase di riscaldare la regione conduttiva (10; 10b’; 10†; 10’’’; 105; 105a’).
20. 20. Metodo secondo una qualsiasi delle rivendicazioni da 15 a 19, comprendente eseguire una procedura di pulitura prima di riscaldare la regione conduttiva (10; 10b’; 10†; 10’’’; 105; 105a’).
21. 21. Metodo secondo una qualsiasi delle rivendicazioni da 15 a 20, in cui il materiale a bassa temperatura di fusione ha temperatura di fusione inferiore a 400°C, preferibilmente inferiore a 300°C.
22. 22. Metodo secondo una qualsiasi delle rivendicazioni da 15 a 21, in cui il materiale a bassa temperatura di fusione à ̈ una lega eutettica.
23. 23. Metodo secondo una qualsiasi delle rivendicazioni da 15 a 22, in cui il materiale a bassa temperatura di fusione à ̈ selezionato nel gruppo composto da: lega di tantalio e oro con oro al 28%; lega di stagno e zinco con zinco al 9%; lega di stagno e oro con oro al 10%; lega di oro e stagno con stagno al 20%; lega di zinco e stagno con stagno al 5%; lega di stagno e argento con argento al 4%; lega di stagno e rame con rame allo 0.7%; lega di zinco e stagno con stagno al 30%; stagno; indio; materiali di saldatura.
24. 24. Metodo secondo una qualsiasi delle rivendicazioni da 15 a 23, comprendente rimuovere la regione conduttiva (105; 105a’).