JP2003163267A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003163267A JP2003163267A JP2001363551A JP2001363551A JP2003163267A JP 2003163267 A JP2003163267 A JP 2003163267A JP 2001363551 A JP2001363551 A JP 2001363551A JP 2001363551 A JP2001363551 A JP 2001363551A JP 2003163267 A JP2003163267 A JP 2003163267A
- Authority
- JP
- Japan
- Prior art keywords
- buffer circuit
- semiconductor device
- wiring
- bonding pad
- bonding pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 セル部を囲むように形成されたバッファ回路
を備えた半導体装置において、ボンディングパッドの狭
ピッチ化に対応し、信頼性を向上することができる半導
体装置を得ることを目的とする。 【解決手段】 セル部１０と、セル部１０を囲むように
形成されたバッファ回路部２とを備えた半導体装置にお
いて、複数のボンディングパッド１は、バッファ回路部
２の外周部上、および、バッファ回路部２上にそれぞれ
形成され、バッファ回路部２の外周部上、および、バッ
ファ回路部２上に、千鳥状に配置されたものである。
を備えた半導体装置において、ボンディングパッドの狭
ピッチ化に対応し、信頼性を向上することができる半導
体装置を得ることを目的とする。 【解決手段】 セル部１０と、セル部１０を囲むように
形成されたバッファ回路部２とを備えた半導体装置にお
いて、複数のボンディングパッド１は、バッファ回路部
２の外周部上、および、バッファ回路部２上にそれぞれ
形成され、バッファ回路部２の外周部上、および、バッ
ファ回路部２上に、千鳥状に配置されたものである。
Description
【０００１】
【発明の属する技術分野】この発明は、ボンディングパ
ッドを備えた半導体装置に関し、特に、狭ピッチ化に対
応し、信頼性を向上することができるものである。
ッドを備えた半導体装置に関し、特に、狭ピッチ化に対
応し、信頼性を向上することができるものである。
【０００２】
【従来の技術】図９は従来の半導体装置の構成を示す平
面図、図１０は図に示した半導体装置の一部を拡大した
部分拡大図、図１１は図１０のＡ−Ａ線断面を示す断面
図である。図において、２０はセル部、１２はこのセル
部２０を囲むように形成されたバッファ回路部、１１は
このバッファ回路部１２の外周を囲むように千鳥状に配
設されたボンディングパッド、１３はこのボンディング
パッド１１とバッファ回路部１２とを接続するための第
１の配線で、バッファ回路部１２とボンディングパッド
１１とが別層にて形成されているため、接続部１３ａ
（図１１参照）を有している。１４はバッファ回路部１
２とセル部２０とを接続するための第２の配線である。
面図、図１０は図に示した半導体装置の一部を拡大した
部分拡大図、図１１は図１０のＡ−Ａ線断面を示す断面
図である。図において、２０はセル部、１２はこのセル
部２０を囲むように形成されたバッファ回路部、１１は
このバッファ回路部１２の外周を囲むように千鳥状に配
設されたボンディングパッド、１３はこのボンディング
パッド１１とバッファ回路部１２とを接続するための第
１の配線で、バッファ回路部１２とボンディングパッド
１１とが別層にて形成されているため、接続部１３ａ
（図１１参照）を有している。１４はバッファ回路部１
２とセル部２０とを接続するための第２の配線である。
【０００３】上記のように構成された従来の半導体装置
は、ボンディングパッド１１が狭ピッチになっているた
め、バッファ回路部１２の外周を囲むように千鳥状にボ
ンディングパッド１１を配置し、狭ピッチに対応してい
る。
は、ボンディングパッド１１が狭ピッチになっているた
め、バッファ回路部１２の外周を囲むように千鳥状にボ
ンディングパッド１１を配置し、狭ピッチに対応してい
る。
【０００４】
【発明が解決しようとする課題】従来の半導体装置は上
記のように構成され、バッファ回路部の外周において千
鳥状にボンディングパッドを形成しているが、更に狭ピ
ッチ化が進んでおり、隣接するボンディングパッド間の
マージンがなくなるという問題点があった。
記のように構成され、バッファ回路部の外周において千
鳥状にボンディングパッドを形成しているが、更に狭ピ
ッチ化が進んでおり、隣接するボンディングパッド間の
マージンがなくなるという問題点があった。
【０００５】また、現時点においても、隣接するボンデ
ィングパッド間に、ボンディングパッドとバッファ回路
部とを接続する第１の配線が形成されており、配線の幅
を十分に確保することができず信頼性が低下するという
問題点があった。
ィングパッド間に、ボンディングパッドとバッファ回路
部とを接続する第１の配線が形成されており、配線の幅
を十分に確保することができず信頼性が低下するという
問題点があった。
【０００６】この発明は、上記のような問題点を解消す
るためになされたもので、隣接するボンディングパッド
間の間隔を確保し、信頼性が向上する半導体装置を提供
することを目的とする。
るためになされたもので、隣接するボンディングパッド
間の間隔を確保し、信頼性が向上する半導体装置を提供
することを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る請求項１
の半導体装置は、セル部と、セル部を囲むように形成さ
れたバッファ回路部とを備え、複数のボンディングパッ
ドは、バッファ回路部の外周部上または／および内周部
上、および、バッファ回路部上にそれぞれ形成されたも
のである。
の半導体装置は、セル部と、セル部を囲むように形成さ
れたバッファ回路部とを備え、複数のボンディングパッ
ドは、バッファ回路部の外周部上または／および内周部
上、および、バッファ回路部上にそれぞれ形成されたも
のである。
【０００８】また、この発明に係る請求項２の半導体装
置は、請求項１において、複数のボンディングパッド
は、バッファ回路部の外周部上または／および内周部
上、および、バッファ回路部上に、千鳥状に配置された
ものである。
置は、請求項１において、複数のボンディングパッド
は、バッファ回路部の外周部上または／および内周部
上、および、バッファ回路部上に、千鳥状に配置された
ものである。
【０００９】また、この発明に係る請求項３の半導体装
置は、請求項１または請求項２において、バッファ回路
部上に電源配線と接地配線とを形成する場合、バッファ
回路部上に形成されたボンディングパッドを挟んで形成
するものである。
置は、請求項１または請求項２において、バッファ回路
部上に電源配線と接地配線とを形成する場合、バッファ
回路部上に形成されたボンディングパッドを挟んで形成
するものである。
【００１０】
【発明の実施の形態】実施の形態１．図１はこの発明の
実施の形態１である半導体装置の構成を示す平面図、図
２は図に示した半導体装置の一部を拡大した部分拡大
図、図３は図２のＡ−Ａ線断面を示す断面図である。図
において、１０はセル部、２はこのセル部１０を囲むよ
うに形成されたバッファ回路部、１はこのバッファ回路
部２の外周部上およびバッファ回路部２上にそれぞれ形
成された複数のボンディングパッドで、バッファ回路部
２の外周部上およびバッファ回路部２上に、千鳥状に配
設されている。
実施の形態１である半導体装置の構成を示す平面図、図
２は図に示した半導体装置の一部を拡大した部分拡大
図、図３は図２のＡ−Ａ線断面を示す断面図である。図
において、１０はセル部、２はこのセル部１０を囲むよ
うに形成されたバッファ回路部、１はこのバッファ回路
部２の外周部上およびバッファ回路部２上にそれぞれ形
成された複数のボンディングパッドで、バッファ回路部
２の外周部上およびバッファ回路部２上に、千鳥状に配
設されている。
【００１１】３はこのボンディングパッド１とバッファ
回路部２とを接続するための第１の配線で、バッファ回
路部２とボンディングパッド１とが別層にて形成されて
いるため、接続部３ａ（図３参照）を有している。４は
バッファ回路部２とセル部１０とを接続するための第２
の配線である。
回路部２とを接続するための第１の配線で、バッファ回
路部２とボンディングパッド１とが別層にて形成されて
いるため、接続部３ａ（図３参照）を有している。４は
バッファ回路部２とセル部１０とを接続するための第２
の配線である。
【００１２】上記のように構成された実施の形態１の半
導体装置のボンディングパッド１のうち、バッファ回路
部２の外周部上に形成されているものは従来と同様に
（図１０と同様の構成）形成されている。また、バッフ
ァ回路部２上に形成されているボンディングパッド３は
図３に示すように、接続部３ａを介してバッファ回路部
２と接続するように形成されている。
導体装置のボンディングパッド１のうち、バッファ回路
部２の外周部上に形成されているものは従来と同様に
（図１０と同様の構成）形成されている。また、バッフ
ァ回路部２上に形成されているボンディングパッド３は
図３に示すように、接続部３ａを介してバッファ回路部
２と接続するように形成されている。
【００１３】上記のように構成された実施の形態１の半
導体装置は、ボンディングパッドがバッファ回路部の外
周部上と、バッファ回路部上とに形成されているため、
狭ピッチ化となっても、隣接するボンディングパッド間
の間隔を十分に確保することができる。このため、ボン
ディングパッドが狭ピッチ化になったとしても十分にマ
ージンを確保することができる。また、ボンディングパ
ッド間に形成されるボンディングパッドとバッファ回路
部とを接続する第１の配線の配線幅も十分に確保するこ
とができ、信頼性の高い半導体装置を得ることができ
る。
導体装置は、ボンディングパッドがバッファ回路部の外
周部上と、バッファ回路部上とに形成されているため、
狭ピッチ化となっても、隣接するボンディングパッド間
の間隔を十分に確保することができる。このため、ボン
ディングパッドが狭ピッチ化になったとしても十分にマ
ージンを確保することができる。また、ボンディングパ
ッド間に形成されるボンディングパッドとバッファ回路
部とを接続する第１の配線の配線幅も十分に確保するこ
とができ、信頼性の高い半導体装置を得ることができ
る。
【００１４】また、図１０と図３とを比較しても判るよ
うに、ボンディングパッドをバッファ回路部上に形成す
ることにより工程を増やしたり、または、工程が複雑に
なるというようなことが生じない。
うに、ボンディングパッドをバッファ回路部上に形成す
ることにより工程を増やしたり、または、工程が複雑に
なるというようなことが生じない。
【００１５】尚、上記実施の形態１においては、バッフ
ァ回路部の外周部上にボンディングパッドを形成する例
を示したが、これに限られることはなく、例えば図４お
よび図５に示すように、バッファ回路部の内周部上にボ
ンディングパッドを形成する場合にも対応できる。この
場合、バッファ回路部の内周部上と、バッファ回路部上
とにそれぞれボンディングパッドを形成し、バッファ回
路部の内周部上、および、バッファ回路部上に、千鳥状
に配置すれば上記実施の形態１と同様の効果を奏するこ
とはいうまでもない。
ァ回路部の外周部上にボンディングパッドを形成する例
を示したが、これに限られることはなく、例えば図４お
よび図５に示すように、バッファ回路部の内周部上にボ
ンディングパッドを形成する場合にも対応できる。この
場合、バッファ回路部の内周部上と、バッファ回路部上
とにそれぞれボンディングパッドを形成し、バッファ回
路部の内周部上、および、バッファ回路部上に、千鳥状
に配置すれば上記実施の形態１と同様の効果を奏するこ
とはいうまでもない。
【００１６】実施の形態２．図６はこの発明の実施の形
態２である半導体装置の構成を示す平面図、図７は図６
に示した半導体装置の一部を拡大した部分拡大図、図８
は図７のＡ−Ａ線断面を示す断面図である。この実施の
形態２においては、バッファ回路部２上に電源配線と接
地配線とを備え、各配線がボンディングパッドと接続す
るものを例に説明する。
態２である半導体装置の構成を示す平面図、図７は図６
に示した半導体装置の一部を拡大した部分拡大図、図８
は図７のＡ−Ａ線断面を示す断面図である。この実施の
形態２においては、バッファ回路部２上に電源配線と接
地配線とを備え、各配線がボンディングパッドと接続す
るものを例に説明する。
【００１７】図において、上記実施の形態１と同様の部
分は同一符号を付して説明を省略する。５はバッファ回
路部２上に形成された電源配線、６はバッファ回路部２
上に形成された接地配線、各配線５、６はバッファ回路
部２上に形成されたボンディングパッド１を挟んで形成
されている。８はボンディングパッド１と電源配線５と
を接続するための第３の配線、７はボンディングパッド
１と接地配線６とを接続するための第４の配線である。
分は同一符号を付して説明を省略する。５はバッファ回
路部２上に形成された電源配線、６はバッファ回路部２
上に形成された接地配線、各配線５、６はバッファ回路
部２上に形成されたボンディングパッド１を挟んで形成
されている。８はボンディングパッド１と電源配線５と
を接続するための第３の配線、７はボンディングパッド
１と接地配線６とを接続するための第４の配線である。
【００１８】尚、図８に示すように、接地配線６とボン
ディングパッド１とは同一層にて形成されている。ま
た、電源配線５とボンディングパッド１とも同一層にて
形成されているものである。
ディングパッド１とは同一層にて形成されている。ま
た、電源配線５とボンディングパッド１とも同一層にて
形成されているものである。
【００１９】上記のように構成された実施の形態２の半
導体装置のボンディングパッド１のうち、バッファ回路
部２の外周部上に形成されているものは従来と同様に
（図１０と同様の構成）形成されている。また、バッフ
ァ回路部２上に形成されているボンディングパッド３は
図８に示すように、接地配線６または電源配線５と接続
するように形成されている。
導体装置のボンディングパッド１のうち、バッファ回路
部２の外周部上に形成されているものは従来と同様に
（図１０と同様の構成）形成されている。また、バッフ
ァ回路部２上に形成されているボンディングパッド３は
図８に示すように、接地配線６または電源配線５と接続
するように形成されている。
【００２０】上記のように構成された実施の形態２の半
導体装置は、ボンディングパッドがバッファ回路部の外
周部上と、バッファ回路部上とに形成されているため、
狭ピッチ化になっても、隣接するボンディングパッド間
の間隔を十分に確保することができる。このため、ボン
ディングパッドが狭ピッチ化になったとしても十分にマ
ージンを確保することができる。
導体装置は、ボンディングパッドがバッファ回路部の外
周部上と、バッファ回路部上とに形成されているため、
狭ピッチ化になっても、隣接するボンディングパッド間
の間隔を十分に確保することができる。このため、ボン
ディングパッドが狭ピッチ化になったとしても十分にマ
ージンを確保することができる。
【００２１】また、ボンディングパッド間に形成される
ボンディングパッドとバッファ回路部とを接続する第１
の配線、ボンディングパッドと電源配線とを接続する第
４の配線、ボンディングパッドと接地配線とを接続する
第３の配線の各配線幅も十分に確保することができ、信
頼性の高い半導体装置を得ることができる。
ボンディングパッドとバッファ回路部とを接続する第１
の配線、ボンディングパッドと電源配線とを接続する第
４の配線、ボンディングパッドと接地配線とを接続する
第３の配線の各配線幅も十分に確保することができ、信
頼性の高い半導体装置を得ることができる。
【００２２】
【発明の効果】以上のように、この発明の請求項１によ
れば、セル部と、セル部を囲むように形成されたバッフ
ァ回路部とを備え、複数のボンディングパッドは、バッ
ファ回路部の外周部上または／および内周部上、およ
び、バッファ回路部上にそれぞれ形成されたので、隣接
するボンディングパッド間の間隔を広く確保することが
できる半導体装置を提供することが可能となる。
れば、セル部と、セル部を囲むように形成されたバッフ
ァ回路部とを備え、複数のボンディングパッドは、バッ
ファ回路部の外周部上または／および内周部上、およ
び、バッファ回路部上にそれぞれ形成されたので、隣接
するボンディングパッド間の間隔を広く確保することが
できる半導体装置を提供することが可能となる。
【００２３】また、この発明の請求項２によれば、請求
項１において、複数のボンディングパッドは、バッファ
回路部の外周部上または／および内周部上、および、バ
ッファ回路部上に、千鳥状に配置されているので、隣接
するボンディングパッド間の間隔を確実に広く確保する
ことができる半導体装置を提供することが可能となる。
項１において、複数のボンディングパッドは、バッファ
回路部の外周部上または／および内周部上、および、バ
ッファ回路部上に、千鳥状に配置されているので、隣接
するボンディングパッド間の間隔を確実に広く確保する
ことができる半導体装置を提供することが可能となる。
【００２４】また、この発明の請求項３によれば、請求
項１または請求項２において、バッファ回路部上に電源
配線と接地配線とを形成する場合、バッファ回路部上に
形成されたボンディングパッドを挟んで形成するので、
電源配線および接地配線とボンディングパッドとの接続
を容易に行うことができる半導体装置を提供することが
可能となる。
項１または請求項２において、バッファ回路部上に電源
配線と接地配線とを形成する場合、バッファ回路部上に
形成されたボンディングパッドを挟んで形成するので、
電源配線および接地配線とボンディングパッドとの接続
を容易に行うことができる半導体装置を提供することが
可能となる。
【図１】 この発明の実施の形態１における半導体装置
の構成を示す平面図である。
の構成を示す平面図である。
【図２】 図１に示した半導体装置の一部を拡大した部
分拡大平面図である。
分拡大平面図である。
【図３】 図２に示した半導体装置のＡ−Ａ線断面を示
す断面図である。
す断面図である。
【図４】 この発明の実施の形態１における他の半導体
装置の構成を示す平面図である。
装置の構成を示す平面図である。
【図５】 図４に示した半導体装置の一部を拡大した部
分拡大平面図である。
分拡大平面図である。
【図６】 この発明の実施の形態２における半導体装置
の構成を示す平面図である。
の構成を示す平面図である。
【図７】 図６に示した半導体装置の一部を拡大した部
分拡大平面図である。
分拡大平面図である。
【図８】 図７に示した半導体装置のＡ−Ａ線断面を示
す断面図である。
す断面図である。
【図９】 従来の半導体装置の構成を示す平面図であ
る。
る。
【図１０】 図９に示した半導体装置の一部を拡大した
部分拡大平面図である。
部分拡大平面図である。
【図１１】 図１０に示した半導体装置のＡ−Ａ線断面
を示す断面図である。
を示す断面図である。
１ ボンディングパッド、２ バッファ回路部、３ 第
１の配線、５ 電源配線、６ 接地配線、１０ セル
部。
１の配線、５ 電源配線、６ 接地配線、１０ セル
部。
Claims (3)
- 【請求項１】 セル部と、上記セル部を囲むように形成
されたバッファ回路部とを備え、複数のボンディングパ
ッドは、上記バッファ回路部の外周部上または／および
内周部上、および、上記バッファ回路部上にそれぞれ形
成されたことを特徴とする半導体装置。 - 【請求項２】 複数のボンディングパッドは、バッファ
回路部の外周部上または／および内周部上、および、上
記バッファ回路部上に、千鳥状に配置されたことを特徴
とする請求項１に記載の半導体装置。 - 【請求項３】 バッファ回路部上に電源配線と接地配線
とを形成する場合、上記バッファ回路部上に形成された
ボンディングパッドを挟んで形成することを特徴とする
請求項１または請求項２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001363551A JP2003163267A (ja) | 2001-11-29 | 2001-11-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001363551A JP2003163267A (ja) | 2001-11-29 | 2001-11-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003163267A true JP2003163267A (ja) | 2003-06-06 |
Family
ID=19173874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001363551A Pending JP2003163267A (ja) | 2001-11-29 | 2001-11-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003163267A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005083767A1 (ja) * | 2004-02-26 | 2005-09-09 | Renesas Technology Corp. | 半導体装置 |
| WO2006035787A1 (ja) * | 2004-09-28 | 2006-04-06 | Kabushiki Kaisha Toshiba | 半導体装置 |
| JP2006202866A (ja) * | 2005-01-19 | 2006-08-03 | Nec Electronics Corp | 半導体装置 |
| US7335992B2 (en) | 2004-03-29 | 2008-02-26 | Nec Electronics Corporation | Semiconductor apparatus with improved yield |
| US7663163B2 (en) | 2006-07-13 | 2010-02-16 | Nec Electronics Corporation | Semiconductor with reduced pad pitch |
| CN101685818A (zh) * | 2005-11-30 | 2010-03-31 | 株式会社瑞萨科技 | 半导体器件 |
| US7863652B2 (en) | 2007-01-15 | 2011-01-04 | Renesas Electronics Corporation | Semiconductor integrated circuit device |
-
2001
- 2001-11-29 JP JP2001363551A patent/JP2003163267A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7701063B2 (en) | 2004-02-26 | 2010-04-20 | Renesas Technology Corp. | Semiconductor device |
| US8178981B2 (en) | 2004-02-26 | 2012-05-15 | Renesas Electronics Corporation | Semiconductor device |
| WO2005083767A1 (ja) * | 2004-02-26 | 2005-09-09 | Renesas Technology Corp. | 半導体装置 |
| US7335992B2 (en) | 2004-03-29 | 2008-02-26 | Nec Electronics Corporation | Semiconductor apparatus with improved yield |
| WO2006035787A1 (ja) * | 2004-09-28 | 2006-04-06 | Kabushiki Kaisha Toshiba | 半導体装置 |
| JP2006100436A (ja) * | 2004-09-28 | 2006-04-13 | Toshiba Corp | 半導体装置 |
| US7550838B2 (en) | 2004-09-28 | 2009-06-23 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2006202866A (ja) * | 2005-01-19 | 2006-08-03 | Nec Electronics Corp | 半導体装置 |
| US7595561B2 (en) | 2005-01-19 | 2009-09-29 | Nec Electronics Corporation | Semiconductor device including multiple rows of peripheral circuit units |
| US7714357B2 (en) | 2005-11-30 | 2010-05-11 | Renesas Technology Corp. | Semiconductor device |
| CN101685818A (zh) * | 2005-11-30 | 2010-03-31 | 株式会社瑞萨科技 | 半导体器件 |
| CN101685818B (zh) * | 2005-11-30 | 2013-08-28 | 瑞萨电子株式会社 | 半导体器件 |
| US8552561B2 (en) | 2005-11-30 | 2013-10-08 | Renesas Electronics Corporation | Semiconductor device with output circuit arrangement |
| US8946770B2 (en) | 2005-11-30 | 2015-02-03 | Renesas Electronics Corporation | Semiconductor device with output circuit and pad |
| US9093283B2 (en) | 2005-11-30 | 2015-07-28 | Renesas Electronics Corporation | Semiconductor devices with output circuit and pad |
| US9343460B2 (en) | 2005-11-30 | 2016-05-17 | Renesas Electronics Corporation | Semiconductor device with output circuit and pad arrangements |
| US9515019B2 (en) | 2005-11-30 | 2016-12-06 | Renesas Electronics Corporation | Semiconductor device |
| US8017943B2 (en) | 2006-07-13 | 2011-09-13 | Renesas Electronics Corporation | Semiconductor device with reduced pad pitch |
| US7663163B2 (en) | 2006-07-13 | 2010-02-16 | Nec Electronics Corporation | Semiconductor with reduced pad pitch |
| US7863652B2 (en) | 2007-01-15 | 2011-01-04 | Renesas Electronics Corporation | Semiconductor integrated circuit device |
| US8067789B2 (en) | 2007-01-15 | 2011-11-29 | Renesas Electronics Corporation | Semiconductor integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004128155A (ja) | 半導体パッケージ | |
| JP2005527968A5 (ja) | ||
| JP2008166823A (ja) | 半導体パッケージ及びこれを搭載するためのモジュールプリント回路基板 | |
| JP3898350B2 (ja) | 半導体装置 | |
| JP2003163267A (ja) | 半導体装置 | |
| JP2003100891A (ja) | 半導体集積回路装置 | |
| JP2010003953A (ja) | 半導体集積回路 | |
| US6407460B1 (en) | Multilayer circuit board | |
| JP3745176B2 (ja) | プリント配線板 | |
| US6191491B1 (en) | Semiconductor integrated circuit device | |
| JP2005026679A (ja) | 半導体装置 | |
| JP4518289B2 (ja) | 半導体集積回路及び半導体集積回路の配線レイアウト方法 | |
| JP2000349238A (ja) | 半導体装置 | |
| JP2008187050A (ja) | システムインパッケージ装置 | |
| JP2004103751A (ja) | 半導体装置 | |
| TWI246132B (en) | Semiconductor device | |
| CN100362657C (zh) | 半导体集成电路的内连焊盘 | |
| JP4257154B2 (ja) | 半導体装置 | |
| JP2000022079A (ja) | 半導体集積回路 | |
| JP2004079559A (ja) | 半導体チップ | |
| JP2009010187A (ja) | 半導体実装用基板および半導体パッケージ | |
| JP3025357B2 (ja) | 半導体装置 | |
| JPH0770666B2 (ja) | 集積回路装置実装パツケ−ジ | |
| JP2003179177A (ja) | Ｂｇａ積層半導体モジュール | |
| JPH04162669A (ja) | 半導体集積回路 |