CN101685818B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101685818B
CN101685818B CN2009102052584A CN200910205258A CN101685818B CN 101685818 B CN101685818 B CN 101685818B CN 2009102052584 A CN2009102052584 A CN 2009102052584A CN 200910205258 A CN200910205258 A CN 200910205258A CN 101685818 B CN101685818 B CN 101685818B
Authority
CN
China
Prior art keywords
wiring
bonding welding
welding pad
zone
misfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009102052584A
Other languages
English (en)
Other versions
CN101685818A (zh
Inventor
林崇弘
丰岛俊辅
坂本和夫
森野直纯
田中一雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN101685818A publication Critical patent/CN101685818A/zh
Application granted granted Critical
Publication of CN101685818B publication Critical patent/CN101685818B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0614—Circular array, i.e. array with radial symmetry
    • H01L2224/06143—Circular array, i.e. array with radial symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H01L2224/06163—Random array, i.e. array with no symmetry with a staggered arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明的目的在于提供一种能够减小半导体器件的平面尺寸的技术。输入/输出电路形成在半导体衬底上方，接地布线和电源布线通过输入/输出电路上方，且用于键合焊盘的导电层形成在其上方。输入/输出电路由用作保护元件的nMISFET形成区域和pMISFET形成区域中的MISFET元件、电阻元件形成区域中的电阻元件以及二极管元件形成区域中的二极管元件形成。连接到保护元件并置于接地布线和电源布线下方的布线在nMISFET形成区域和pMISFET形成区域之间以及在接地布线和电源布线之间的引出区域中引出，以连接到导电层。

Description

半导体器件
本申请是申请日为2006年11月29日、申请号为200610162907.3、发明名称为“半导体器件”的发明专利申请的分案申请。
相关申请的交叉引用
本申请要求于2005年11月30日提交的日本专利申请No.2005-345347的优先权，据此将其内容通过参考引入到本申请中。
技术领域
本发明涉及一种半导体器件，且特别地涉及一种可应用于具有键合焊盘的半导体器件的有效技术。
背景技术
在由例如单晶硅等制成的半导体晶片上形成各种半导体集成电路，且然后通过划片将半导体晶片分割成半导体芯片，从而制造出芯片形状的半导体器件。在半导体器件的主表面上，沿着半导体器件的外围提供了作为外部端子的多个键合焊盘。
日本未审专利公开No.Hei 09(1997)-283632(专利文件1)阐述了这样的技术：在具有三个或多个布线层的半导体器件中，在所述布线层上沿着半导体芯片的外围交错了多行键合焊盘，其中将内行中的键合焊盘电连接到内部电路的第一引线布线由至少包括最上层的布线的一个或多个布线层形成，而将外行中的键合焊盘电连接到内部电路的第二引线布线由与第一引线布线不同的多个布线形成。
日本未审专利公开No.2003-163267(专利文件2)公开了这样的技术：在设置有单元部分和形成为围绕该单元部分的缓冲电路的半导体器件中，将多个键合焊盘形成在缓冲电路的外围上方和缓冲电路上方，并在缓冲电路的外围上方和缓冲电路上方交错。
(专利文件1)日本未审专利公开No.Hei 09(1997)-283632
(专利文件2)日本未审专利公开No.2003-163267
发明内容
本发明人的研究公开如下。
近年来，出现了对半导体器件小型化和增加其端子的需求。使键合焊盘交错缩短了键合焊盘的有效间距，这样能够针对同样大小的半导体器件形成更多的键合焊盘并增加其端子的数目。
在每个键合焊盘上设置输入/输出电路，且沿着半导体器件的外围形成电源布线。该输入/输出电路包括在构成半导体器件的半导体衬底上形成的各种元件。该输入/输出电路根据需要连接到键合焊盘和电源布线。由于键合焊盘通过最上面的金属层形成，所以要连接到构成输入/输出电路的元件的布线需要被上引，以连接到用于键合焊盘的金属层。如果上引部分设置在输入/输出电路形成区域的端部，且键合焊盘比上引部分布置地更靠外，则由于该键合焊盘而需要增加半导体器件的平面尺寸。特别地，如果使键合焊盘交错，则可以将外围内侧上的键合焊盘布置得比上述上引部分更靠内，而外围外侧上的键合焊盘需要布置得比上引部分更靠外，从而由于外围外侧上的键合焊盘而需要增加半导体器件的平面尺寸。这对于使半导体器件小型化而言是不利的。
当通过同一层的金属层来形成电源布线和键合焊盘时，如果通过绕输入/输出电路的迂回来布置电源布线，则电源布线的宽度减小，这降低了电流密度。如果增加电源布线的宽度以保持电流密度，则增加了平面尺寸。这对于使半导体器件小型化而言也是不利的。
本发明的目的是提供一种能够减小半导体器件的尺寸或平面尺寸的技术。
从说明书和附图的描述，本发明的以上和其他目的以及新颖特征将变得更清楚。
以下是对本申请中公开的发明的典型发明的概要的简要描述。
在本发明中，第一和第二电源布线经过形成在半导体衬底上并电连接到键合焊盘的保护元件的上方，位于第一和第二电源布线下方并电连接到保护元件的第一布线在第一和第二电源布线之间的引出区域中的第一和第二电源布线上方引出，以电连接到用于第一和第二电源布线上方的键合焊盘的第一导电层。
在本发明中，形成在半导体衬底上方并电连接到键合焊盘的保护元件包括MISFET元件。MISFET元件形成在第一和第二MISFET形成区域中。位于电源布线下方并电连接到保护元件的第一布线在第一和第二MISFET形成区域之间的引出区域中的电源布线上方引出，以电连接到用于键合焊盘的第一导电层。
以下是对从本申请中公开的发明的典型发明获得的有益效果的简要描述。
可以减小半导体器件的尺寸(平面尺寸)。
附图说明
图1是示出根据本发明一个实施例的半导体器件的顶视图；
图2是示出根据本发明一个实施例的半导体器件的主要元件的顶视图；
图3是示出根据本发明一个实施例的半导体器件的主要元件的顶视图；
图4是示出根据本发明一个实施例的半导体器件的主要元件的顶视图；
图5是示出根据本发明一个实施例的半导体器件的主要元件的顶视图；
图6是示出根据本发明一个实施例的半导体器件的主要元件的横截面；
图7是示出根据本发明一个实施例的半导体器件的主要元件的横截面；
图8是示出根据本发明一个实施例的半导体器件的主要元件的横截面；
图9是示出根据本发明一个实施例的半导体器件的主要元件的横截面；
图10是示出根据本发明一个实施例的半导体器件的输入/输出电路的电路图；
图11是示出根据本发明另一实施例的半导体器件的主要元件的顶视图；
图12是示出根据本发明另一实施例的半导体器件的主要元件的顶视图；
图13是示出根据本发明另一实施例的半导体器件的主要元件的顶视图；
图14是示出根据本发明另一实施例的半导体器件的主要元件的横截面；
图15是示出根据本发明另一实施例的半导体器件的主要元件的横截面；
图16是示出根据本发明另一实施例的半导体器件的输入/输出电路的电路图；
图17是示出根据本发明另一实施例的半导体器件的主要元件的顶视图；
图18是示出根据本发明另一实施例的半导体器件的主要元件的顶视图；
图19是示出根据本发明另一实施例的半导体器件的主要元件的顶视图；
图20是示出根据本发明另一实施例的半导体器件的主要元件的顶视图；
图21是示出根据本发明另一实施例的半导体器件的主要元件的横截面；
图22是示出根据本发明另一实施例的半导体器件的主要元件的横截面；
图23是示出根据本发明另一实施例的半导体器件的输入/输出电路的电路图；以及
图24是示出根据本发明另一实施例的半导体器件的输入/输出电路的电路图。
具体实施方式
在以下实施例中，为方便起见，根据需要将描述分成多个部分或实施例。然而，除了在对其它一些效果进行了明确陈述的情况外，这些描述是彼此相关的，且以下的描述是其它一些描述的部分或全部的修改、进一步的细节或补充。当在以下实施例中涉及元件数目等(包括数目、数值、数量和范围)时，除非对效果进行了明确陈述并且在原理上该数目明显地限于特定数目，否则该数目不需要是所陈述的数目。该数目可以高于或低于所陈述的数目。此外，在以下实施例中，除非对此效果进行了明确陈述并且在原理上元件明显被认为是必需的，否则不用说这些构成元件(包括要素步骤)并非总是需要的。类似地，当在以下实施例中涉及构成元件的形状、位置关系等时，除非对此效果进行了明确陈述并且原理上并非明显如此，否则该形状等应包括与该形状等基本相同或相似的那些形状等。这对于数值和范围也适用。
以下参考附图来详细描述本发明的实施例。在用于描述实施例的所有附图中，对具有相同功能的部件给出相同的参考标号和符号，并省略对其的重复描述。
在实施例中使用的附图中，有时从横截面中省略阴影线以易于观察。另一方面，有时在顶视图或透视图中画出阴影线以易于观察。
(第一实施例)
图1是示出根据本发明一个实施例的半导体器件1的顶视图(整个顶视图)。图1是顶视图，然而在电源布线5、接地布线6、接地布线7和电源布线8中画出了阴影线以使它们易于观察。
半导体器件(半导体芯片)1以下列的方式形成：将各种半导体集成电路和键合焊盘4形成在例如由单晶硅等制成的半导体衬底(半导体晶片)上，且然后通过划片将半导体衬底分割成芯片形状的每个半导体器件(半导体芯片)1。因此，半导体器件1是半导体芯片。
核心区域(单元部分和内部电路形成区域)3布置在半导体器件1的主表面2的中心部分中。各种半导体集成电路(内部电路)形成在核心区域3中。通过布置大量基本单元来配置核心区域3，其中该基本单元通过以矩阵形式对预定量的例如n沟道MISFET和p沟道MISFET进行组合而构成。基于逻辑设计将基础单元中的MISFET和基础单元彼此连接，实现期望的逻辑功能。
沿着半导体器件1的主表面2上的外围，布置多个键合焊盘(焊盘电极、外部端子和外部连接端子)4。键合焊盘4能够用作半导体器件1的外部端子(外部连接端子和输入/输出电路端子)，以建立对外部器件的电连接。
在半导体器件1的主表面2上的核心区域3外部，布置用于核心区域3的电源布线5和接地布线6。在其更外部，布置用于输入/输出(I/O)的接地布线7和电源布线8。电源布线5、接地布线6、接地布线7和电源布线8沿着半导体器件1的主表面2的外围延伸(也就是说，在后面描述的Y方向中)，并布置在核心区域3外部(在半导体器件1的主表面2的外围侧上，即，在端部2a侧上)。用于核心区域3的电源布线5和接地布线6布置在用于输入/输出的接地布线7和电源布线8的内部(在半导体器件1的主表面2的内侧上)。例如，将电源布线5、接地布线6、接地布线7和电源布线8以此次序从内到外地布置。
用于核心区域3的电源布线5是用于将电源电位(固定电位和参考电位)供给到核心区域3的电路和元件的布线。用于核心区域3的接地布线6是用于将接地电位供给到核心区域3的电路和元件的布线。接地布线7是用于将接地电位供给到后面描述的输入/输出电路11的布线。电源布线8是用于将电源电位(固定电位和参考电位)供给到输入/输出电路11的布线。接通半导体器件1的电源，将恒定电压施加到电源布线5、接地布线6、接地布线7和电源布线8。例如，接通半导体器件1的电源，将接地电位施加到接地布线6和7，并将彼此不同的电源电位(固定电位和参考电位)施加到电源布线5和8。
更优选地，将接地电位供给到接地布线6和7，但也可以供给非接地电位或电源电位(固定电位和参考电位)。在此处，至少将与要施加到电源布线5的电位不同的电源电位施加到接地布线6，并将与要施加到电源布线8之间的电位不同的电源电位施加到接地布线7。因此，不仅电源布线5和8而且接地布线6和7也可以视作电源布线。例如，可以将接地布线7和电源布线8中的一个视作第一电源布线(在第一电位下的电源布线)而将另一个视作第二电源布线(在与第一电位不同的第二电位下的电源布线)。另外，可以将电源布线5和接地布线6中的一个视作第三电源布线(在第三电位下的电源布线)而将另一个视作第四电源布线(在与第三电位不同的第四电位下的电源布线)。
在半导体器件1的主表面2上设置的多个键合焊盘4沿着半导体器件1的各侧布置成两行。键合焊盘4的位置在行之间偏移(displace)半间距，换句话说，键合焊盘4交错。例如，多个键合焊盘4沿着半导体器件1的各侧布置成两行，且键合焊盘4的位置在行之间偏移半间距。在半导体器件1的端部2a附近的第一键合焊盘4a和比第一键合焊盘4a更靠内地设置的第二键合焊盘4b交替布置。使键合焊盘4交错缩短了键合焊盘4的有效间距，允许在同样大小的半导体器件上形成更多的键合焊盘，这样能够增加半导体器件的端子数目。
图2至图5是示出根据本实施例的半导体器件1的主要元件的顶视图，并图示了半导体器件1的外围。图6至图9是示出根据本实施例的半导体器件1的主要元件的横截面。图10是示出根据本实施例的半导体器件1的输入/输出电路11的电路图(等效电路图)。图2至图5示出了同一区域。图2示出了电路15和输入/输出电路11的平面布局。图3对应于向图2添加了电源布线5、接地布线6、接地布线7和电源布线8的图。图4对应于向图2添加了电源布线5、接地布线6、导电层51和键合焊盘4的图。图5示出了键合焊盘4、导电层51、电源布线8、接地布线7、接地布线6、电源布线5和输入/输出电路11的平面布局。沿着图2中的线A-A的横截面对应于图6。沿着图2中的线B-B的横截面对应于图7。沿着图2中的线C-C的横截面对应于图8。沿着图2中的线D-D的横截面对应于图9。
沿着半导体器件1的主表面2的外围布置多个输入/输出电路11(输入/输出电路部分、输入/输出缓冲电路、缓冲电路、I/O电路和I/O缓冲电路)。对应于输入/输出电路11的键合焊盘4布置在其附近并分别电连接到输入/输出电路11。多个键合焊盘4和多个输入/输出电路11布置成使得在核心区域3的周围围绕核心区域3。
通过图10中的电路图可以看出，输入/输出电路11包括用于输出的n沟道MISFET Qn1(此后称为“nMISFET Qn1”)(用于输出控制和输入/输出控制)、用于输出的p沟道MISFET Qp1(此后称为“pMISFET Qp1”)(用于输出控制和输入/输出控制)、以及用于保护的电阻元件R1和R2和用于保护的二极管元件D1和D2。键合焊盘4通过输入/输出电路11电连接到接地布线7和电源布线8。
键合焊盘4电连接到输入/输出电路11并通过输入/输出电路11电连接到接地布线7和电源布线8。具体地，键合焊盘4通过电阻元件R1电连接到nMISFET Qn1的源极或漏极中的一个(此例中为漏极)，并通过电阻元件R2电连接到pMISFET Qp1的源极或漏极中的一个(此例中为漏极)。nMISFET Qn1的源极或漏极中的另一个(此例中为源极)电连接到用于输入/输出的接地布线7，并且pMISFETQp1的源极和漏极中的另一个(此例中为源极)电连接到用于输入/输出的电源布线8。nMISFET Qn1和pMISFET Qp1的栅电极电连接到电路15、或核心区域3中的电路或元件。键合焊盘4经由二极管D1电连接到接地布线7，并经由二极管D2电连接到电源布线8。
在构成输入/输出电路11的元件中的二极管D1和D2以及电阻元件R1和R2能够用作用于保护的元件(保护元件)。例如，当电涌(ESD电涌)输入到键合焊盘4中时，电阻元件R1和R2阻止将电涌输入到nMISFET Qn1和pMISFET Qp1中，以通过二极管D1或D2将其传递到接地布线7或电源布线8。换句话说，二极管D1和D2以及电阻元件R1和R2阻止将电涌(ESD电涌)输入到nMISFET Qn1和pMISFET Qp1中，这允许对nMISFET Qn1和pMISFET Qp1进行保护。因而将保护元件(二极管D1和D2以及电阻元件R1和R2)电连接到键合焊盘4。这些保护元件形成在后面讨论的半导体衬底30上。
在构成输入/输出电路11的元件中的nMISFET Qn1和pMISFETQp1能够用作用于输出控制的元件(用于输入/输出控制)。例如，使nMISFET Qn1导通和截止以及/或者使pMISFET Qp1导通和截止允许对键合焊盘4的输出(输入/输出)进行控制。
优选地，当输入/输出电路11用作输出电路且键合焊盘4用作用于输出信号的键合焊盘时，应用在图10中所示的nMISFET Qn1和pMISFET Qp1之间的连接关系。当输入/输出电路11用作输入电路且键合焊盘4用作用于输入信号的键合焊盘时，可以将nMISFET Qn1和pMISFET Qp1之间的连接关系从图10中的关系进行改变。例如，键合焊盘4可以通过电阻元件R1电连接到nMISFET Qn1的栅极，或通过电阻元件R2电连接到pMISFET Qp1的栅极。在这种情况下，nMISFET Qn1的源极或漏极中的一个可以电连接到接地布线7，pMISFET Qp1的源极或漏极中的一个可以电连接到电源布线8，nMISFET Qn1的源极或漏极中的另一个和p沟道MISFET Qp1的源极或漏极中的另一个可以电连接到电路15或核心区域3的电路或元件。因而，即使改变在nMISFET Qn1和pMISFET Qp1之间的连接关系，本实施例也是可以应用的。由此，优选地，在键合焊盘4用于输入/输出或用于输入/输出信号时，应用本实施例。
如图2至图9所示，nMISFET形成区域21、电阻元件形成区域22、二极管元件形成区域23、引出区域24、二极管元件形成区域25、电阻元件形成区域26以及pMISFET形成区域27按照这一顺序在从内(半导体器件1的主表面2的内侧)到外(半导体器件1的主表面2的端部2a侧)的方向上即图2至图6中的X方向上，布置在半导体器件1的主表面2的外围上。图2至图6中的Y方向是沿着半导体器件1的主表面2的四侧(端部2a)的(平行)方向，且X方向是与Y方向正交(相交)的方向。沿着X方向(平行)，依次布置nMISFET形成区域21、电阻元件形成区域22、二极管元件形成区域23、引出区域24、二极管元件形成区域25、电阻元件形成区域26以及pMISFET形成区域27。由于接地布线7和电源布线8延伸于Y方向，所以nMISFET形成区域21、电阻元件形成区域22、二极管元件形成区域23、引出区域24、二极管元件形成区域25、电阻元件形成区域26以及pMISFET形成区域27以此顺序在与接地布线7和电源布线8延伸的方向(Y方向)相交(优选为正交)的方向(X方向)上进行布置。
nMISFET形成区域21是形成对应于nMISFET Qn1的金属绝缘体半导体场效应晶体管(MISFET)的区域。电阻元件形成区域22是形成对应于电阻元件R1的电阻元件的区域。二极管元件形成区域23是形成对应于二极管D 1的二极管元件的区域。二极管元件形成区域25是形成对应于二极管D2的二极管元件的区域。电阻元件形成区域26是形成对应于电阻元件R2的电阻元件的区域。pMISFET形成区域27是形成对应于pMISFET Qp1的MISFET的区域。因而，输入/输出电路11由nMISFET形成区域21(nMISFET Qn1)、电阻元件形成区域22(电阻元件R1)、二极管元件形成区域23(二极管D1)、二极管元件形成区域25(二极管D2)、电阻元件形成区域26(电阻元件R2)以及pMISFET形成区域27(pMISFET Qp1)而形成。输入/输出电路11设置在每个键合焊盘4上。
电路15是形成例如电平移位器、输入/输出(I/O)控制逻辑部分等的电路区域，并设置在半导体器件1的主表面2上的输入/输出电路11的更内侧。电源布线5和接地布线6在电路15上方延伸。
参考图2至图9，对半导体器件1的外围配置进行进一步的详细描述。
nMISFET形成区域21、电阻元件形成区域22、二极管元件形成区域23、二极管元件形成区域25、电阻元件形成区域26以及pMISFET形成区域27布置在主要由例如p型单晶硅构成的半导体衬底(半导体晶片)30的主表面上方。这些区域通过形成在半导体衬底30的主表面上方的元件隔离区域31而彼此电隔离。元件隔离区域31包括诸如氧化硅等的绝缘材料(场绝缘膜或掩埋绝缘膜)，且可以通过浅沟槽隔离(STI)方法或硅的局部氧化(LOCOS)方法来形成。
p型阱(p型半导体区域)32和n型阱(n型半导体区域)33形成在半导体衬底30的主表面上。p型阱32形成在二维地包括nMISFET形成区域21、电阻元件形成区域22和二极管元件形成区域23的区域中。n型阱33形成在二维地包括二极管元件形成区域25、电阻元件形成区域26以及pMISFET形成区域27的区域中。
多个栅电极34通过栅绝缘膜(未示出)形成在p型阱32的上方，使得在nMISFET形成区域21中在X方向上延伸。作为源极和漏极的n型半导体区域(n型扩散层)35形成在栅电极34两侧上的区域中。在n型半导体区域35中，n型半导体区域35d用作源极或漏极之一(此例中为漏极区域)且n型半导体区域35s用作源极或漏极之一(此例中为源极区域)。多个栅电极34包括例如低电阻多晶硅(掺杂多晶硅)膜，并通过布线(未示出)而彼此电连接。构成nMISFET Qn1的n沟道MISFET通过栅电极34、在栅电极34下方的栅绝缘膜(未示出)以及作为源极和漏极的n型半导体区域35(35d和35s)而形成。
pMISFET形成区域27在配置上与导电类型相反的nMISFET形成区域21几乎相同。也就是说，多个栅电极36通过栅绝缘膜(未示出)形成在n型阱33的上方，使得在pMISFET形成区域27中在X方向上延伸。作为源极和漏极的p型半导体区域(p型扩散层)37形成在栅电极36的两侧上的区域中。在p型半导体区域37中，p型半导体区域37d用作源极或漏极之一(此例中为漏极区域)，且p型半导体区域37s用作源极或漏极之一(此例中为源极区域)。多个栅电极36包括例如低电阻多晶硅(掺杂多晶硅)膜，并通过布线(未示出)而彼此电连接。构成pMISFET Qp1的p沟道MISFET通过栅电极36、在栅电极36下方的栅绝缘膜(未示出)以及作为源极和漏极的p型半导体区域37(37d和37s)而形成。
在整个电阻元件形成区域22上方形成元件隔离区域31，其上形成多个电阻元件38(构成电阻元件R1的电阻元件38)，该多个电阻元件38包括例如其中引入了杂质的多晶硅(掺杂多晶硅)膜。
电阻元件形成区域26与电阻元件形成区域22在配置上基本相同。即，在整个电阻元件形成区域26上方形成元件隔离区域31，其上形成多个电阻元件39(构成电阻元件R2的电阻元件39)，该多个电阻元件39包括例如其中引入了杂质的多晶硅(掺杂多晶硅)膜。
电阻元件38和39可以以下列方式形成：在半导体衬底30上方形成其中引入了杂质的多晶硅膜，并通过光刻方法和干法刻蚀方法进行构图。通过对引入到构成电阻元件38和39的多晶硅膜中的杂质的浓度、构成电阻元件38和39的多晶硅膜的尺寸以及在连接到电阻元件38和39的接触(塞PG)之间的距离进行调整，将电阻元件38和39的电阻值控制在期望值内。
在二极管元件形成区域23中，n型半导体区域(n型扩散层)41和p型半导体区域(p型扩散层)42彼此相邻地二维形成在p型阱32上。例如，在Y方向上交替布置在X方向上延伸的n型半导体区域41和p型半导体区域42。通过在n型半导体区域41和p型半导体区域42之间的PN结形成二极管元件(构成二极管元件D1的二极管元件)。顺便提及，p型半导体区域42可以由p型阱32的一部分构成。
二极管元件形成区域25与导电类型相反的二极管元件形成区域23在配置上基本相同。即，在二极管元件形成区域25中，p型半导体区域(p型扩散层)43和n型半导体区域(n型扩散层)44彼此相邻地二维形成在n型阱33上。通过在p型半导体区域43和n型半导体区域44之间的PN结形成二极管元件(构成二极管元件D2的二极管元件)。例如，在Y方向上交替布置在X方向上延伸的p型半导体区域43和n型半导体区域44。顺便提及，n型半导体区域44可以由p型阱33的一部分构成。
在半导体衬底30的主表面2上，在nMISFET形成区域21和二极管元件形成区域23的周围形成作为保护环(guard ring)的p型半导体区域(p型扩散层)46。另外，在半导体衬底30的主表面2上，在pMISFET形成区域27和二极管元件形成区域25的周围形成作为保护环的n型半导体区域(n型扩散层)47。p型半导体区域46可以由p型阱32的一部分构成。另外，n型半导体区域47可以由n型阱33的一部分构成。
图6和图8示出了经过nMISFET形成区域21中的n型半导体区域35d(漏极区域)、电阻元件形成区域22中的电阻元件38、二极管元件形成区域23中的n型半导体区域41、二极管元件形成区域25中的p型半导体区域43、电阻元件形成区域26中的电阻元件39和pMISFET形成区域27中的p型半导体区域37d(漏极区域)的横截面(在X方向上)。另外，图7和图9示出了经过nMISFET形成区域21中的n型半导体区域35s(源极区域)、在电阻元件形成区域22中没有形成电阻元件38的区域、二极管元件形成区域23中的p型半导体区域42、二极管元件形成区域25中的n型半导体区域44、在电阻元件形成区域26中没有形成电阻元件39的区域和pMISFET形成区域27中的p型半导体区域37s(源极区域)的横截面(在X方向上)。
多个层间绝缘膜和多个布线层形成在半导体衬底30上方。半导体器件1在半导体衬底30上方具有多层布线结构。图6至图9中所示的横截面一体地图示了作为绝缘膜50的最上层保护膜(表面保护膜和绝缘膜)和多个层间绝缘膜，以使得它们易于观察。
如图6至图9中所示，在半导体衬底30的主表面2上，依次从底部形成第一、第二、第三、第四、第五、第六和第七层布线M1、M2、M3、M3、M4、M5、M6和M7。第一层布线M1由例如构图的钨膜等形成。第二、第三、第四、第五、第六和第七层布线M2、M3、M4、M5、M6和M7由通过大马士革方法(单或双大马士革方法)形成的掩埋铜布线形成。作为另一实施例，布线M2至M7可以由在其上构图了布线M2至M7的铝合金膜制成的铝形成。
包括二氧化硅膜或低介电常数的绝缘膜(所谓低k膜)的层间绝缘膜(绝缘膜50)形成在半导体衬底30与布线M1至M7中的第一层布线M1之间。布线M1至M7根据需要通过形成在层间绝缘膜中的导电塞PG相互电连接。如果布线M2至M7通过双大马士革方法形成，则塞PG与布线M2至M7一体地形成。第一层布线M1根据需要通过在层间绝缘膜中形成的导电塞PG电连接到形成在半导体衬底30的主表面上的元件(半导体元件或无源元件)。
用于键合焊盘4的导电层(导电膜、金属层)51形成在第七层布线M7的上方，作为最上面的金属层(布线层，第八层布线)。导电层51形成键合焊盘4。导电层51由例如构图的铝合金膜(金属层)形成。层间绝缘膜(未示出)形成在导电层51和第七层布线之间。在导电层51上，形成由绝缘材料制成的保护膜(绝缘膜50)，以作为半导体器件1的最上层的膜(表面膜)。键合焊盘4由从形成在保护膜上的开口52露出的导电膜51的一部分形成。由此，键合焊盘4与导电层51一体地形成，且导电层51的一部分是键合焊盘4。换句话说，键合焊盘4通过导电层51的一部分形成。
接地布线7和电源布线8通过第四、第五、第六和第七层布线M4、M5、M6和M7以及在布线M4、M5、M6和M7之间连接的塞PG形成。接地布线7和电源布线8沿着半导体器件1的外围(四侧)即沿着Y方向延伸。
大马士革方法是这样的技术：其中将导电膜形成在要掩埋到在层间绝缘膜中形成的布线开口中的层间绝缘膜上，并通过CMP方法等来去除在布线开口外的导电膜，以掩埋在布线开口中，从而形成掩埋布线。过宽的布线开口会导致CMP时的凹陷(dishing)。为此，在图6至图9中，在形成接地布线7的布线中同一层上的布线分成多个布线并合起来构成接地布线7。类似地，在形成接地布线8的布线中同一层上的布线分成多个布线并合起来构成接地布线8。这样在大马士革方法中能在CMP时避免凹陷。顺便提及，在图3和图5中，将接地布线7和电源布线8图示为一体的图形，以使得它们易于观察。如果接地布线7和电源布线8由铝布线形成，而不使用大马士革方法，则可以将形成接地布线7的布线中同一层上的布线一体地形成，且类似地，可以将形成接地布线8的布线中同一层上的布线一体地形成。
另外，接地布线7和电源布线8延伸，以在Y方向上经过用于形成输入/输出电路11的区域的上方。换句话说，接地布线7和电源布线8沿着半导体器件1的外围在Y方向上延伸，以经过构成输入/输出电路11的nMISFET形成区域21、电阻元件形成区域22、二极管元件形成区域23、二极管元件形成区域25、电阻元件形成区域26和pMISFET形成区域27的上方。在本实施例中，接地布线7和电源布线8都沿着半导体器件1的主表面2延伸，且电源布线8布置在接地布线7外部(在半导体器件1的主表面2的外围侧上)。为此，接地布线7经过nMISFET形成区域21、电阻元件形成区域22和二极管元件形成区域23的上方，并且电源布线8经过二极管元件形成区域25、电阻元件形成区域26和pMISFET形成区域27的上方。作为另一实施例，接地布线7在位置上可以与电源布线8互换(即，电源布线8在内而接地布线7在外)，在该情况下，更优选地，nMISFET形成区域21、电阻元件形成区域22、二极管元件形成区域23、二极管元件形成区域25、电阻元件形成区域26和pMISFET形成区域27以相反的顺序布置。
用于形成键合焊盘4的导电层51和键合焊盘4位于接地布线7和电源布线8的上方。导电层51可以视为位于接地布线7和电源布线8上方并电连接到键合焊盘4的导电层。
如图2至图9中所示，键合焊盘4、接地布线7、电源布线8、nMISFET形成区域21中的MISFET、电阻元件形成区域22和26中的电阻元件38(R1)和39(R2)、二极管元件形成区域23和25中的二极管元件(D1和D2)以及在pMISFET形成区域27中的MISFET根据需要通过塞PG、布线M1至M7以及导电层51彼此电连接，形成具有图10中所示电路配置的输入/输出电路11。
接地布线7和电源布线8沿着半导体器件1的外围在Y方向上延伸。在本实施例中，用于布线53的引出区域(布线引出区域、布线上引区域、布线取出区域以及焊盘取出部分)24设置在接地布线7和电源布线8之间。引出区域24是将布线53(第一布线)在接地布线7和电源布线8的上方引出(取出并上引)并连接到用于键合焊盘4的导电层51的区域(部分)，该布线53电连接到形成在半导体衬底30上并位于接地布线7和电源布线8下方的元件(其中，为保护元件的电阻元件R1和R2以及二极管元件D1和D2构成输入/输出电路11)。
也就是说，布线53通过塞PG电连接到构成形成在半导体衬底30上的输入/输出电路11的保护元件(电阻元件形成区域22和26中的电阻元件38(R1)和39(R2)以及二极管元件形成区域23和25中的二极管元件D1和D2)。布线53位于键合焊盘4、导电层51、接地布线7和电源布线8下方，并由例如第一、第二和第三层布线M1、M2和M3以及连接布线M1、M2和M3的塞PG形成。
布线53置于接地布线7和电源布线8下方，然而，在通过塞PG连接到布线53的半导体衬底30上方的保护元件(电阻元件R1和R2以及二极管元件D1和D2)需要电连接到键合焊盘4，从而布线53需要在接地布线7和电源布线8的上方引出(上引和取出)，以电连接到用于键合焊盘4的导电层51。由于以上理由，在本实施例中，将布线53从接地布线7和电源布线8之间的引出区域24中的接地布线7和电源布线8的上方引出，以电连接到导电层51。由此，引出区域24是在导电层51和布线53之间进行电连接的部分(导电部分)，且包括例如第二、第三、第四、第五、第六和第七层布线M2、M3、M4、M5、M6和M7，导电层51和在它们之间进行电连接的塞PG。
另外，可以认为引出区域24设置在包括nMISFET形成区域21、电阻元件形成区域22和二极管元件形成区域23的组与包括pMISFET形成区域27、电阻元件形成区域26和二极管元件形成区域25的组之间，并且布线53在接地布线7和电源布线8的上方引出，以电连接到导电层51。此外，可以认为引出区域24设置在输入/输出电路11的nMISFET形成区域21和pMISFET形成区域27之间。
如上所述，在图6和图8中，通过引出区域24电连接到用于键合焊盘4的导电层51的布线53通过塞PG等电连接到电阻元件形成区域22中电阻元件38的一端、二极管元件形成区域23中n型半导体区域41、二极管元件形成区域25中的p型半导体区域43、电阻元件形成区域26中电阻元件39的一端。电阻元件形成区域22中的电阻元件38的另一端通过第一、第二和第三层布线M1、M2和M3以及塞PG电连接到nMISFET形成区域21中的n型半导体区域35d(漏极区域)。电阻元件形成区域26中的电阻元件39的另一端通过第一、第二和第三层布线M1、M2和M3以及塞PG电连接到pMISFET形成区域27中的p型半导体区域37d(漏极区域)。如图7和图9中所示，nMISFET形成区域21中的n型半导体区域35s(源极区域)通过布线55电连接到接地布线7。pMISFET形成区域27中的p型半导体区域37s(源极区域)通过布线56电连接到电源布线8。布线55和56是置于接地布线7和电源布线8下方的布线，并包括第一、第二和第三层布线M1、M2和M3以及塞PG。布线53、55和56置于同一层上，然而，它们彼此不同。由此实现了图10中所示的电路配置。
此外，在本实施例中，交错了多个键合焊盘4。即，沿着半导体器件1的每侧将多个键合焊盘4设置成两行。键合焊盘4的位置在行之间偏移了半间距。在半导体器件1的端部附近的第一键合焊盘4a和比第一键合焊盘4a更靠内地设置的第二键合焊盘4b交替地设置。为此，如图4和图6中所示，将布线53在引出区域24中引出，以连接到导电层51并使其沿着朝向半导体器件1的端部2a的X方向延伸，并从保护膜的开口52露出，由此在半导体器件1的端部附近形成了第一键合焊盘4a。如图4和图8中所示，将布线53在引出区域24中引出，以连接到导电层51并使其沿着与朝向半导体器件1端部2a的方向相反的X方向(即，在朝向半导体器件1的主表面2的内侧的方向上)延伸，由此形成了比半导体器件1中的第一键合焊盘4a更靠内地设置的第二键合焊盘4b。
另外，接地布线8设置在第一键合焊盘4a下方。二极管元件形成区域25、电阻元件形成区域26以及pMISFET形成区域27设置在电源布线8下方。此外，接地布线7设置在第二键合焊盘4b下方。nMISFET形成区域21、电阻元件形成区域22和二极管元件形成区域23设置在接地布线7下方。为此，接地布线7和电源布线8经过构成输入/输出电路11的保护元件(电阻元件形成区域22和26中的电阻元件38(R1)和39(R2)以及二极管元件形成区域23和25中的二极管元件D1和D2)的上方。另外，键合焊盘4设置在(存在于)构成输入/输出电路11的保护元件(电阻元件形成区域22和26中的电阻元件38(R1)和39(R2)以及二极管元件形成区域23和25中的二极管元件D1和D2)的上方。
与本实施例不同，当引出区域24设置在电源布线8以外(在半导体器件1的端部2a侧上)而不是在接地布线7和电源布线8之间，且布线53引出到接地布线7和电源布线8的上方并连接到导电层51时(此后称作“第一比较例子”)，键合焊盘比引出区域24设置地更靠内，从而由于该键合焊盘而需要增加半导体器件的平面尺寸。特别地，当交错键合焊盘时，在外围内侧上的键合焊盘可以比引出区域24更靠内地设置，然而，在外围外侧上的键合焊盘需要设置在引出区域24外，从而在第一比较例子中由于该键合焊盘而需要增加半导体器件的平面尺寸。这在半导体器件的小型化中带来了不利。
与上述情况形成对比，在本实施例中，引出区域24设置在接地布线7和电源布线8之间，且布线53在接地布线7和电源布线8的上方引出以(电)连接到导电层51。为此，即使当键合焊盘4设置地比引出区域24更靠外时(在半导体器件1的端部2a的一侧上)，通过比电源布线8更靠内地设置引出区域24的位置，键合焊盘4也可以设置地更靠内。也就是说，键合焊盘4可以设置在包括nMISFET形成区域21、电阻元件形成区域22、二极管元件形成区域23、二极管元件形成区域25、电阻元件形成区域26以及pMISFET形成区域27的输入/输出电路11(I/O单元)的上方。换句话说，键合焊盘4可以设置在保护元件(电阻元件形成区域22和26中的电阻元件38(R1)和39(R2)以及二极管元件形成区域23和25中的二极管D1和D2)的上方。这样允许减小半导体器件1的平面尺寸，能够使半导体器件1小型化。
特别地，当交错键合焊盘4时，优选地在外围内侧上的第二键合焊盘4b设置地比引出区域24更靠内(在半导体器件1的主表面2的内侧上)，且外围外侧上的第一键合焊盘4a比引出区域24设置地更靠外(在半导体器件1的主表面2的端部2a的一侧上)。在本实施例中，由于引出区域24设置在接地布线7和电源布线8之间，所以不仅在外围内侧上的第二键合焊盘4b而且在外围外侧上的第一键合焊盘4a都可以设置在输入/输出电路11(I/O单元)的上方。为此，即使当交错键合焊盘4时，也不需要由于键合焊盘4的尺寸而增加半导体器件的平面尺寸。因而，这样允许键合焊盘4交错，而不增加平面尺寸，使得半导体器件1小型化与增加其端子(即，增加键合焊盘4的数目并将键合焊盘4之间的间距变窄)相兼容。从引出区域24(导电层51延伸的长度，即布线长度)到外围外侧上的第一键合焊盘4a和外围内侧上的第二键合焊盘4b的距离可以彼此相等，从而可以将第一和第二键合焊盘4a和4b的特性一致，这使得进一步提高了具有交错键合焊盘4的半导体器件的特性。
由于在最上层上留下环绕布线，电源布线5和接地布线6不会损坏核心区域3的性能。
在输入/输出电路11中使用的两个MISFET元件(即，nMISFETQn1和pMISFET Qp1)分别形成在两个不同的区域(nMISFET形成区域21和pMISFET形成区域27)，且引出区域24设置在nMISFET形成区域21和pMISFET形成区域27之间。为此，引出区域24可以设置在输入/输出电路11的中心周围，这使得能够将键合焊盘4设置在输入/输出电路11的中心附近的位置处。也就是说，即使键合焊盘4比引出区域24设置地更靠外(在半导体器件1的端部侧上)，通过比pMISFET形成区域27更靠内地(在半导体器件1的主表面2的内侧上)设置引出区域24的位置，也可以将键合焊盘4设置地更靠内。这允许减少半导体器件1的平面尺寸，使得能够将半导体器件小型化。
另外，在本实施例中，接地布线7和电源布线8设置在保护元件(电阻元件形成区域22和26中的电阻元件38(R1)和39(R2)以及二极管元件形成区域23和25中的二极管D1和D2)以及nMISFET形成区域21和pMISFET形成区域27的上方，即在输入/输出电路11(I/O单元)的上方。此外，键合焊盘4(导电层51)设置在接地布线7和电源布线8的上方。将键合焊盘4设置在保护元件(电阻元件形成区域22和26中的电阻元件38(R1)和39(R2)以及二极管元件形成区域23和25中的二极管D1和D2)以及nMISFET形成区域21和pMISFET形成区域27的上方即在输入/输出电路11(I/O单元)的上方，消除了由于键合焊盘4而引起的对增加芯片尺寸的需求，这允许减小半导体器件1的平面尺寸。
与本实施例不同，当接地布线7和电源布线8通过与键合焊盘4相同的层上的金属层形成时，在输入/输出电路11周围进行迂回并提供接地布线和电源布线使得电源布线的布线宽度变窄，以降低电流密度。可选择地，将电源布线的布线宽度加宽来保持电流密度，会导致半导体器件的平面尺寸的增加。
另一方面，在本实施例中，接地布线7和电源布线8设置在键合焊盘4下方并且在保护元件以及nMISFET和pMISFET形成区域21和27的上方(即在输入/输出电路11(I/O单元)的上方)，这允许加宽布线衬底7和电源布线8的布线宽度，并使输入到键合焊盘4中的EDS电涌确实地经过接地布线7和电源布线8。此外，在接地布线7和电源布线8之间设置引出区域24允许容易地实现宽度宽的接地布线7和电源布线8。
(第二实施例)
图11是示出根据本实施例的半导体器件的主要元件的顶视图，并对应于第一实施例中的图4。如第一实施例中图4的情况那样，图10示出半导体器件的外围以及输入/输出电路11、电路15、电源布线5、接地布线6和键合焊盘4的平面布局，但省略了接地布线7和电源布线8的图示。
在以上的第一实施例中，将键合焊盘4交错。在本实施例中，将多个键合焊盘4笔直地设置成一行，而不是交错。即，本实施例对应于所有键合焊盘4都以与第一实施例中第一键合焊盘4a相同的方式配置。作为另一实施例，所有键合焊盘4可以以与第一实施例中的第二键合焊盘4b相同的方式来配置。本实施例中的半导体器件的其它配置基本与第一实施例中的半导体器件1相同，从而省略了对其的重复描述。
除了与第一实施例中键合焊盘4的交错设置有关的那些效果之外，在本实施例中也可以获得类似的效果。例如，在接地布线7和电源布线8之间的引出区域24中将布线53引出到接地布线7和电源布线8的上方，以连接到导电层51，这允许将键合焊盘4设置在输入/输出电路11(I/O单元)的上方，由此，允许将半导体器件1小型化。
(第三实施例)
图12和图13是示出根据本实施例的半导体器件的主要元件的顶视图，并分别对应于以上第一实施例中的图2和图5。图12和图13示出了同一区域。如在第一实施例中图2的情况那样，图12示出半导体器件的外围以及输入/输出电路11a和电路15的平面布局。图13示出输入/输出电路11a、电源布线5、接地布线6、接地布线7、电源布线8、导电层51和键合焊盘4c的平面布局。图14和图15是示出根据本实施例的半导体器件的主要元件的横截面。沿着图12中的线E-E的横截面基本对应于图14。沿着图12中的线F-F的横截面基本对应于图15。图16是示出输入/输出电路11a的电路图(等效电路)。
键合焊盘4c和输入/输出电路11a如图12至图16中所示。在沿着图1中所示的半导体器件的主表面的外围设置的多个键合焊盘4中的键合焊盘4c，用于将电源电压(电源电位)供给到电源布线8。输入/输出电路11a是构成I/O电源单元的电路，且其电路配置如图16中所示。从图16中的电路图可见，输入/输出电路11a具有用于保护的n沟道MISFET Qn3和Qn4(此后，称作“nMISFET Qn3”和“nMISFET Qn4”)和用于保护的二极管D3和D4。键合焊盘4c直接电连接到电源布线8且通过作为保护元件的n沟道MISFET Qn3和Qn4以及二极管D3和D4电连接到接地布线7。
具体地，键合焊盘4c通过二极管D3电连接到接地布线7，并通过二极管D4电连接到接地布线7。即，键合焊盘4c电连接到二极管D3的阳极或阴极中的一个，且二极管D3的阳极或阴极中的另一个电连接到接地布线7。另外，键合焊盘4c电连接到二极管D4的阳极或阴极中的一个，且二极管D4的阳极或阴极中的另一个电连接到接地布线7。此外，键合焊盘4c电连接到nMISFET Qn3的源极或漏极中的一个，而nMISFET Qn3的源极或漏极中的另一个及其栅电极电连接到接地布线7。另外，键合焊盘4c电连接到nMISFET Qn4的源极或漏极中的一个，而nMISFET Qn4的源极或漏极中的另一个及其栅电极电连接到接地布线7。
构成输入/输出电路11a的nMISFET Qn3和Qn4以及二极管D3和D4用作保护元件。例如，当电涌(ESD电涌)输入到键合焊盘4c中时，可以通过nMISFET Qn3和Qn4以及二极管D3和D4将其传递到接地布线7。因而，输入/输出电路11a用作保护电路(用于I/O电源单元)。
如图12至图15中所示，nMISFET形成区域21a、二极管元件形成区域23a、引出区域24、二极管元件形成区域25a和nMISFET形成区域27a以此顺序在从内(半导体器件1的主表面2的内侧)向外(半导体器件1的主表面2的端部2a侧)的方向上，即X方向上，设置在半导体器件1的主表面2的外围。nMISFET形成区域21是其中形成对应于nMISFET Qn3的MISFET的区域，而二极管元件形成区域23a是形成对应于二极管元件D3的二极管元件的区域。二极管元件形成区域25a是形成对应于二极管元件D4的二极管元件的区域。nMISFET形成区域27a是其中形成对应于nMISFET Qn4的MISFET的区域。因此，通过nMISFET形成区域21a(nMISFET Qn3)、二极管元件形成区域23a(二极管元件D3)、二极管元件形成区域25a(二极管元件D4)以及nMISFET形成区域27a(nMISFET Qn4)形成了输入/输出电路11a。输入/输出电路11a设置在键合焊盘4c的附近。
参考图12至图15进一步地详细描述根据本实施例的半导体器件的外围(在键合焊盘4c周围)的配置。
在本实施例中，如图14和图15中所示，p型阱32和n型阱33形成在半导体衬底30的主表面上。p型阱32形成在二维地包括nMISFET形成区域21a和27a的区域中。n型阱33形成在二维地包括二极管元件形成区域23a和25a的区域中。
nMISFET形成区域21a和27a在配置上基本相同。nMISFET形成区域21a和27a在配置上基本类似于第一实施例中的nMISFET形成区域21。即，在nMISFET形成区域21a和27a中，形成多个栅电极，使得它们在p型阱32的上方通过栅绝缘膜(未示出)在X方向上延伸，且作为源极和漏极的n型半导体区域(n型扩散层)62形成在栅电极61的两侧上。顺便提及，在n型半导体区域62中，n型半导体区域62a用作源极或漏极中的一个，而n型半导体区域62b用作源极或漏极中的另一个。栅电极61、栅绝缘膜(未示出)和在栅电极61下方作为源极和漏极的n型半导体区域62(62a和62b)形成了在nMISFET形成区域21a和27a中构成nMISFET Qn3和Qn4的n型MISFET。
二极管元件形成区域23a和25a在配置上基本相同。二极管元件形成区域23a和25a在配置上与第一实施例中的二极管元件形成区域23和25相似。即，在二极管元件形成区域23a和25a中，n型半导体区域(n型扩散层)63和p型半导体区域(p型扩散层)64在n型阱33上彼此相邻地二维形成。例如，在Y方向上交替地设置在X方向上延伸的n型半导体区域63和p型半导体区域64。在二极管元件形成区域23a和25a中通过n型半导体区域63和p型半导体区域64之间的PN结形成了二极管元件(构成二极管元件D3和D4的二极管元件)。顺便提及，p型半导体区域64可以由n型阱33的一部分构成。
作为保护环的p型半导体区域(p型扩散层)65形成在nMISFET形成区域21a和27a中，作为保护环的n型半导体区域(n型扩散层)66形成在二极管元件形成区域23a和25a中。p型半导体区域65可以由p型阱32的一部分构成，而n型半导体区域66可以由n型阱33的一部分构成。
图14示出经过nMISFET形成区域21a和27a中的n型半导体区域62a以及二极管元件形成区域23a和25a中的n型半导体区域63的横截面(在X方向上)。另外，图15示出经过nMISFET形成区域21a和27a中的n型半导体区域62b以及二极管元件形成区域23a和25a中的n型半导体区域64的横截面(在X方向上)。
如第一实施例中的情况那样，由多个层间绝缘膜(一体地图示为绝缘膜50)和多个布线层(布线M1至M7)形成的多层布线结构位于半导体衬底30的上方。同样，如第一实施例中的情况那样，通过第四、第五、第六和第七层布线M4、M5、M6和M7以及在布线M4、M5、M6和M7之间连接的塞PG形成了接地布线7和电源布线8。此外，接地布线7和电源布线8沿着半导体器件的外围在Y方向上延伸，以经过构成输入/输出电路11a的保护元件(nMISFET形成区域21a和27a以及二极管元件形成区域23a和25a)的上方。在这种情况下，接地布线7经过nMISFET形成区域21a和二极管元件形成区域23a的上方。电源布线8经过nMISFET形成区域27a和二极管元件形成区域25a的上方。
与第一实施例中的键合焊盘4的情况一样，从保护膜(示出为绝缘膜50)的开口露出作为最上面金属层的导电层51，以形成键合焊盘4c。键合焊盘4c一体地形成有导电层51，且导电层51的一部分是键合焊盘4c。导电层51可以视作置于接地布线7和电源布线8上方并电连接到键合焊盘4c的导电层。
键合焊盘4c设置在构成输入/输出电路11a的保护元件(nMISFET形成区域21a和27a以及二极管元件形成区域23a和25a)的上方。在图14和图15中，键合焊盘4c设置在二极管元件形成区域25a和nMISFET形成区域27a的上方，然而，作为另一实施例，通过形成与第一实施例中第二键合焊盘4b情况中一样的导电层51的图形，可以将键合焊盘4c设置在二极管元件形成区域23a和nMISFET形成区域21a的上方。
用于键合焊盘4c的导电层51通过引出区域24电连接到在接地布线7和电源布线8下方的布线53a。如图14中所示，布线53a通过塞PG连接打电源布线8，并通过塞PG电连接到二极管元件形成区域23a和25a中的n型半导体区域63以及nMISFET形成区域21a和27a中的n型半导体区域62a。布线53a对应于上述第一实施例中的布线53。如图15中所示，二极管元件形成区域23a和25a中的p型半导体区域64以及nMISFET形成区域21a和27a中的n型半导体区域62b通过塞PG电连接到布线56a。布线56a通过塞PG电连接到在布线56a上方的接地布线7。布线56a对应于第一实施例中的布线55和56。布线53a和56a是置于导电层51、接地布线7和电源布线8下方的布线，且包括第一、第二和第三层布线M1、M2和M3以及塞PG。布线53a和56a在同一层上，但彼此不同。由此实现了图16中所示的电路配置。
布线53a通过塞PG电连接到在半导体衬底30上方形成的保护元件(nMISFET形成区域21a和27a中的MISFET Qn3和Qn4以及二极管元件形成区域23a和25a中的二极管元件D3和D4)。置于接地布线7和电源布线8下方的布线53a需要电连接到键合焊盘4c。与第一实施例中的情况相同，在本实施例中也将引出区域24设置在接地布线7和电源布线8之间，并在引出区域24中将布线53a引出到接地布线7和电源布线8的上方，以连接到导电层51。
在本实施例中，对构成作为保护电路的输入/输出电路11a的保护元件的nMISFET进行划分并形成在nMISFET形成区域21a和27a中，并对构成输入/输出电路11a的保护元件的二极管元件进行划分并形成在两个二极管元件形成区域23a和25a中。将引出区域24设置在包括nMISFET形成区域21a和二极管元件形成区域23a的组与包括二极管元件形成区域25a和nMISFET形成区域27a的组之间。将布线53a引出到接地布线7和电源布线8的上方以电连接到导电层51。此外，可以将引出区域24视作设置在nMISFET形成区域21a和nMISFET形成区域27a之间。
在本实施例中，这种配置使得能够提供与第一实施例基本相同的效果。
例如，与第一实施例中的情况一样，在本实施例中，也将引出区域24设置在接地布线7和电源布线8之间，并将布线53a引出到接地布线7和电源布线8的上方，以连接到导电层51，从而键合焊盘4c可以设置地更靠内，使得减小半导体器件(半导体芯片)的平面尺寸，这允许将半导体器件小型化。
另外，将构成输入/输出电路11a的保护元件(nMISFET和二极管元件)分成两个相应的区域，以将引出区域24设置在nMISFET形成区域21a和27a之间以及二极管元件形成区域23a和25a之间。将布线53a引出到接地布线7和电源布线8的上方，以连接到导电层51。特别地，将比二极管元件形成区域23a和25a占据更大面积的nMISFET形成区域分成两个区域(即，nMISFET形成区域21a和27a)，并将引出区域24设置在nMISFET形成区域21a和27a之间。这使得能够将引出区域24设置在用于形成输入/输出电路11a的区域的中心周围，这允许将键合焊盘4c设置在输入/输出电路11a的中心附近的位置处。也就是说，即使当键合焊盘4c设置在引出区域24外时(在半导体器件1的端部2a的一侧上)，通过比nMISFET形成区域27a更靠内地设置引出区域24的位置，也可以将键合焊盘4设置地更靠内。这允许减小半导体器件的平面尺寸，以将半导体器件小型化。
(第四实施例)
图17至图20是示出根据本发明的半导体器件的主要元件的顶视图。图17至图20分别对应于第一实施例中的图2至图4。图17和图20示出同一区域。类似于第一实施例中的图2，图17示出了半导体器件的外围以及输入/输出电路11b和11c以及电路15的平面布局。图18对应于向图17添加了电源布线5、接地布线6、接地布线7和电源布线8的图。图19对应于向图17添加了电源布线5、接地布线6、导电层51和键合焊盘4的图。图20对应于向图17添加了电源布线5、接地布线6和布线71和72的图。图21和22是示出根据本实施例的半导体器件的主要元件的横截面。沿着图17中线G-G的横截面基本对应于图21。沿着图17中线H-H的横截面基本对应于图22。图23是示出输入/输出电路11b的电路图(等效电路)。图24是示出输入/输出电路11c的电路图(等效电路)。
在图17至图24中示出了键合焊盘4d和4e以及输入/输出电路11b和11c。在沿着图1中所示的半导体器件的主表面的外围所设置的多个键合焊盘4中的键合焊盘4d是用于将电源电压(电源电位)供给到电源布线5。在沿着图1中所示的半导体器件的主表面的外围所设置的多个键合焊盘4中的键合焊盘4e是用于将接地电压(接地电位)供给到接地布线6。输入/输出电路11b是用于构成核心电源供给单元且如图23中所示地进行配置。输入/输出电路11c是用于构成核心接地供给单元且如图24中所示地进行配置。
也就是说，如从图23可见的那样，输入/输出电路11b具有保护n沟道MISFET Qn5和Qn6(此后，称作“nMISFET Qn5”和“nMISFETQn6”)以及保护二极管D5和D6。键合焊盘4d直接电连接到电源布线5并通过用作保护元件的nMISFET Qn5和Qn6以及二极管D5和D6电连接到接地布线6。
具体地，键合焊盘4d通过二极管元件D5电连接到接地布线6并通过二极管元件D6电连接到接地布线6。换句话说，键合焊盘4d电连接到二极管D5的阳极或阴极中的一个，而二极管D5的阳极或阴极中的另一个电连接到接地布线6。另外，键合焊盘4d电连接到二极管D6的阳极或阴极中的一个，而二极管D6的阳极或阴极中的另一个电连接到接地布线6。此外，键合焊盘4d电连接到nMISFET Qn5的源极或漏极中的一个，而nMISFET Qn5的源极或漏极中的另一个电连接到接地布线6。键合焊盘4d电连接到nMISFET Qn6的源极或漏极中的一个，而nMISFET Qn6的源极或漏极中的另一个电连接到接地布线6。
如从图24中可见的那样，输入/输出电路11c具有保护nMISFETQn7和Qn8(此后，称作“nMISFET Qn7”和“nMISFET Qn8”)以及保护二极管D7和D8。键合焊盘4e直接电连接到接地布线6并通过用作保护元件的nMISFET Qn7和Qn8以及二极管D5和D6电连接到接地布线5。
具体地，键合焊盘4e通过二极管元件D7电连接到电源布线5并通过二极管元件D8电连接到电源布线5。换句话说，键合焊盘4e电连接到二极管D7的阳极或阴极中的一个，而二极管D7的阳极或阴极中的另一个电连接到接地布线5。另外，键合焊盘4e电连接到二极管D8的阳极或阴极中的一个，而二极管D8的阳极或阴极中的另一个电连接到电源布线5。此外，键合焊盘4e电连接到nMISFET Qn7的源极或漏极中的一个，而nMISFET Qn7的源极或漏极中的另一个电连接到接地布线5。键合焊盘4e电连接到nMISFET Qn8的源极或漏极中的一个，而nMISFET Qn8的源极或漏极中的另一个电连接到电源布线5。
构成输入/输出电路11b和11c的nMISFET Qn5、Qn6、Qn7和Qn8以及二极管D5、D6、D7和D8能够用作用于保护的元件(保护元件)。例如，当电涌(ESD电涌)等输入到键合焊盘4d中时，可以通过nMISFET Qn5和Qp6以及二极管D5和D6将其传递到接地布线6。例如，当电涌(ESD电涌)等输入到键合焊盘4e中时，也可以通过nMISFET Qn7和Qn8以及二极管D7和D8将其传递到电源布线5。因而，输入/输出电路11b和11c能够用作用于核心电源供给单元和核心GND供给单元的保护电路。
如图17至图22中所示，在输入/输出电路11b中，nMISFET形成区域21b、二极管元件形成区域23b、引出区域24、二极管元件形成区域25b和nMISFET形成区域27b以此顺序在从内(半导体器件1的主表面2的内侧)向外(半导体器件1的主表面2的端部2a侧)的方向上，即X方向上，设置在半导体器件1的主表面2的外围处。用于形成输入/输出电路11c的区域也和用于形成输入/输出电路11b的配置相同。也就是说，在输入/输出电路11c中，nMISFET形成区域21c、二极管元件形成区域23c、引出区域24、二极管元件形成区域25c和nMISFET形成区域27c以此顺序在从内(半导体器件1的主表面2的内侧)向外(半导体器件1的主表面2的端部2a侧)的方向上，即X方向上，设置在半导体器件1的主表面2的外围处。
nMISFET形成区域21b是其中形成对应于nMISFET Qn5的MISFET的区域，而二极管元件形成区域23b是其中形成对应于二极管元件D5的二极管元件的区域。二极管元件形成区域25b是其中形成对应于二极管元件D6的二极管元件的区域。nMISFET形成区域27b是其中形成对应于nMISFET Qn6的MISFET的区域。因此，通过nMISFET形成区域21b(nMISFET Qn5)、二极管元件形成区域23b(二极管元件D5)、二极管元件形成区域25b(二极管元件D6)以及nMISFET形成区域27b(nMISFET Qn6)形成了输入/输出电路11b。输入/输出电路11b设置在键合焊盘4d的附近。
nMISFET形成区域21c是其中形成对应于nMISFET Qn7的MISFET的区域，而二极管元件形成区域23c是其中形成对应于二极管元件D7的二极管元件的区域。二极管元件形成区域25c是其中形成对应于二极管元件D8的二极管元件的区域。nMISFET形成区域27c是其中形成对应于nMISFET Qn8的MISFET的区域。因此，通过nMISFET形成区域21c(nMISFET Qn7)、二极管元件形成区域23c(二极管元件D7)、二极管元件形成区域25c(二极管元件D8)以及nMISFET形成区域27c(nMISFET Qn8)形成了输入/输出电路11c。输入/输出电路11b设置在键合焊盘4e的附近。
参考图17至图22更为详细地描述根据本实施例的半导体器件的外围(在键合焊盘4e和4d的周围)配置。
在本实施例中，用于形成输入/输出电路27b和27c的区域在Y方向上彼此相邻地设置。键合焊盘4d和4e也彼此相邻地设置。
除了布线以外，用于形成输入/输出电路27b和27c的每个区域在配置上基本与第三实施例中用于形成输入/输出电路11a的区域相同。也就是说，除了布线以外，nMISFET形成区域21b和21c中的每个在配置上与以上的nMISFET形成区域21a基本相同。除了布线以外，二极管元件形成区域23b和23c中的每个在配置上与以上的二极管元件形成区域23a基本相同。除了布线以外，二极管元件形成区域25b和25c中的每个在配置上与以上的二极管元件形成区域25a基本相同。除了布线以外，pMISFET形成区域27b和27c中的每个在配置上与以上的nMISFET形成区域27a基本相同。由于这些理由，这里省略了对nMISFET形成区域21b、21c、27b、27c以及二极管元件形成区域23b、23c、25b、25c的配置的描述。
图21示出经过nMISFET形成区域21b和27b中的n型半导体区域62a以及二极管元件形成区域23b和25b中的n型半导体区域63的横截面(在X方向)。另外，图22示出经过nMISFET形成区域21c和27c中的n型半导体区域62a以及二极管元件形成区域23c和25c中的p型半导体区域64的横截面(在X方向)。
同样，在本实施例中，与第一至第三实施例的情形一样，使由多个层间绝缘膜(一体地示出为绝缘膜50)和多个布线层(布线M1至M7)形成的多层布线结构位于半导体衬底30的上方。
在本实施例中，接地布线7和电源布线8通过第六和第七层布线M6和M7以及在布线M6和M7之间连接的塞PG形成。此外，接地布线7和电源布线8沿着半导体器件的外围在Y方向上延伸，以经过构成输入/输出电路11b和11c的保护元件(nMISFET形成区域21b、21c、27b和27c以及二极管元件形成区域23b、23c、25b和25c)的上方。其中接地布线7经过nMISFET形成区域21a和21c以及二极管元件形成区域23b和23c的上方。电源布线8经过nMISFET形成区域27b和27c以及二极管元件形成区域25b和25c的上方。
此外，在本实施例中，包括第四和第五层布线M4和M5的布线71设置在接地布线7下方。包括第四和第五层布线M4和M5的布线72设置在电源布线8下方。布线71在Y方向上、在从输入/输出电路11b中的nMISFET形成区域21b和二极管元件形成区域23b到输入/输出电路11c中的nMISFET形成区域21c和二极管元件形成区域23c的上方延伸。布线72在Y方向上、在从输入/输出电路11b中的nMISFET形成区域27b和二极管元件形成区域25b到输入/输出电路11c中的nMISFET形成区域27c和二极管元件形成区域25c的上方延伸。
电源布线5和接地布线6通过第四、第五、第六和第七层布线M4、M5、M6和M7以及在布线M4、M5、M6和M7之间进行连接的塞PG形成。电源布线5和接地布线6在Y方向上比接地布线7和电源布线8更靠内地延伸，即比输入/输出电路11b和11c更靠内。
与第一实施例中的键合焊盘4的情况一样，作为最上面金属层的导电层51从保护膜(图示为绝缘膜50)的开口52露出，以形成键合焊盘4c和4e。键合焊盘4d一体地形成有导电层51，且导电层51的一部分是键合焊盘4d。另外，键合焊盘4e一体地形成有导电层51，且导电层51的一部分是键合焊盘4e。用于键合焊盘4d的导电层51和用于键合焊盘4e的导电层51在同一层上，然而，它们是彼此分离的、进行了不同构图的导电层。可以将导电层51视作置于接地布线7和电源布线8上方并电连接到键合焊盘4d和4e的导电层。另外，导电层51的图形也可以用于八层布线(最上层布线)，以通过布线M4、M5、M6和M7以及导电层51来形成电源布线5和接地布线6。
键合焊盘4d设置在构成输入/输出电路11b的保护元件(nMISFET形成区域21b和27b以及二极管元件形成区域23b和25b)的上方。键合焊盘4e设置在构成输入/输出电路11c的保护元件(nMISFET形成区域21c和27c以及二极管元件形成区域23c和25c)的上方。
可以将包括键合焊盘4d和4e的多个键合焊盘4进行交错。由此，键合焊盘4d和4e在Y方向上的位置移动。如第一键合焊盘4a的情形那样，键合焊盘4d和4e中的一个(这里为键合焊盘4e)设置在半导体器件的端部附近的一侧上，并且如第一键合焊盘4b的情形那样，键合焊盘4d和4e中的另一个(这里为键合焊盘4d)设置地比键合焊盘4e更靠内。
由此，如图所示，键合焊盘4d设置在nMISFET形成区域21b和二极管元件形成区域23b的上方，而键合焊盘4e设置在二极管元件形成区域25c和nMISFET形成区域27c的上方。作为另一实施例，键合焊盘4d可以设置在nMISFET形成区域27b和二极管元件形成区域25b的上方，而键合焊盘4e可以设置在二极管元件形成区域23c和nMISFET形成区域21c的上方。
用于键合焊盘4d的导电层51从引出区域24的上方延伸到电源布线5的上方，同时经过二极管元件形成区域23b和nMISFET形成区域21b的上方，并通过塞PG电连接到导电层51下方的电源布线5。用于键合焊盘4d的导电层51通过引出区域24电连接到置于导电层51下方的布线53b。布线53b是置于电源布线5、接地布线6、接地布线7、电源布线8、导电层51和布线71与72下方的布线，并例如包括第一、第二和第三层布线M1、M2和M3以及塞PG。如图21中所示，布线53b从用于形成输入/输出电路11b的区域延伸到电源布线5下方，并通过塞PG电连接到置于布线53b上方的电源布线5，以及通过塞PG电连接到置于布线53b上方的布线72。布线53b还通过塞PG电连接到布线53b下方的nMISFET形成区域21b和27b中的n型半导体区域62a和二极管元件形成区域23b和25b中的n型半导体区域63。
用于键合焊盘4e的导电层51从nMISFET形成区域27c的上方延伸到接地布线6的上方，同时经过二极管元件形成区域25c、引出区域24、二极管元件形成区域23c和nMISFET形成区域21c的上方，并通过塞PG电连接到导电层51下方的电源布线6。用于键合焊盘4e的导电层51通过引出区域24电连接到置于导电层51下方的布线53c。布线53c是置于电源布线5、接地布线6、接地布线7、电源布线8、导电层51和布线71与72下方的布线，并例如包括第一、第二和第三层布线M1、M2和M3以及塞PG。如图22中所示，布线53c从用于形成输入/输出电路11c的区域延伸到接地布线6下方，并通过塞PG电连接到置于布线53c上方的电源布线6，以及通过塞PG电连接到置于布线53c上方的布线71。布线53c还通过塞PG电连接到布线53c下方的nMISFET形成区域21c与27c中的n型半导体区域62a和二极管元件形成区域23c与25c中的p型半导体区域64。
布线53b和53c对应于第一至第三实施例中的布线53和53a。尽管这里没有提供说明，但如第三实施例的情况那样，nMISFET形成区域21b与27b中的n型半导体区域62b和二极管元件形成区域23b与25b中的p型半导体区域64通过塞PG等电连接到布线，且布线进一步通过塞PG电连接到进一步置于布线上方的布线71。此外，尽管这里也没有提供说明，但nMISFET形成区域21c和27c中的n型半导体区域62b和二极管元件形成区域23c和25c中的n型半导体区域63通过塞PG电连接到布线，且布线进一步通过塞PG电连接到进一步置于布线上方的布线72。因而实现了图23和图24中所示的电路配置。
布线53b通过塞PG电连接到在半导体衬底30上形成的保护元件(nMISFET形成区域21b和27b中的MISFET Qn5和Qn6以及二极管元件形成区域23b和25b中的二极管元件D5和D6)。另外，布线53c通过塞PG电连接到在半导体衬底30上形成的保护元件(nMISFET形成区域21c和27c中的MISFET Qn7和Qn8以及二极管元件形成区域23c和25c中的二极管元件D7和D8)。布线53b和53c置于接地布线7、电源布线8以及布线71和72下方，并需要分别电连接到键合焊盘4d和4e。与第一实施例中的情形一样，在本实施例中，也将引出区域24设置在接地布线7和电源布线8之间，且在引出区域24中将布线53b和53c引出到接地布线7和电源布线8的上方，以连接到导电层51。
在本实施例中，对作为构成作为保护电路的输入/输出电路11a的保护元件的nMISFET进行划分并形成在两个nMISFET形成区域21b和27b中，并对作为构成输入/输出电路11a的保护元件的二极管元件进行划分并形成在两个二极管元件形成区域23b和25b中。将引出区域24设置在包括nMISFET形成区域21b和二极管元件形成区域23b的组与包括二极管元件形成区域25b和nMISFET形成区域27b的组之间，并将布线53b引出到布线71和72、接地布线7和电源布线8的上方，以电连接到导电层51。另外，对作为构成作为保护电路的输入/输出电路11c的保护元件的nMISFET进行划分并形成在两个nMISFET形成区域21c和27c中，并对作为构成输入/输出电路11c的保护元件的二极管元件进行划分并形成在两个二极管元件形成区域23c和25c中。将引出区域24设置在包括nMISFET形成区域21c和二极管元件形成区域23c的组与包括二极管元件形成区域25c和nMISFET形成区域27c的组之间，并将布线53c引出到布线71和72、电源布线5、接地布线6、接地布线7和电源布线8的上方，以电连接到导电层51。可以认为引出区域24设置在nMISFET形成区域21b和27b之间以及引出区域24设置在nMISFET形成区域21c和27c之间。
本实施例中的这种配置使得能够提供与第三实施例基本相同的效果。
同样在本实施例中，与第一实施例中的情况一样，例如，引出区域24设置在接地布线7和电源布线8之间，并将布线53b和53c引出到布线71和72、接地布线7和电源布线8的上方，以连接到导电层51，使得键合焊盘4d和4c可以设置地更靠内，允许减小半导体器件(半导体芯片)的平面尺寸以将半导体器件小型化。
另外，将构成输入/输出电路11b和11c的每个保护元件(nMISFET和二极管元件)分成两个区域，以将引出区域24设置在：nMISFET形成区域21b与27b之间以及二极管元件形成区域23b和25b之间；nMISFET形成区域21c与27c之间以及二极管元件形成区域23c和25c之间。将布线53b和53c引出，以连接到导电层51。特别地，将比二极管元件形成区域23b、23c、25b和25c占据更大面积的nMISFET形成区域分成两个区域，在这两个区域之间设置引出区域24。即，在输入/输出电路11b中，将用于形成作为保护元件的nMISFET的区域分成nMISFET形成区域21b和27b，在它们之间设置引出区域24。在输入/输出电路11c中，将用于形成作为保护元件的nMISFET的区域分成nMISFET形成区域21c和27c，在它们之间设置引出区域24。这使得能够将引出区域24设置在用于形成输入/输出电路11b和11c的区域的中心周围，这允许将键合焊盘4d和4c设置在用于形成输入/输出电路11b和11c的区域的中心附近的位置处。例如，即使当键合焊盘4e设置在引出区域24外时(在半导体器件1的端部的一侧上)，通过比pMISFET形成区域27c更靠内地设置引出区域24的位置，也可以将键合焊盘4e设置地更靠内，由此允许减小半导体器件的平面尺寸，以将半导体器件小型化。
此外，本实施例提供以下效果。
由于键合焊盘4d电连接到电源布线5，所以键合焊盘4d能够将电源电位(电源电压)供给到电源布线5。由于布线72通过布线53b和引出区域24也连接到用于键合焊盘4d的导电层51，所以布线72也电连接到键合焊盘4d和电源布线5，以向其供给电源电位。另外，由于键合焊盘4e电连接到接地布线6，所以键合焊盘4e能够将接地电位(接地电压)供给到接地布线6。由于布线71也通过布线53c和引出区域24连接到用于键合焊盘4e的导电层51，所以布线71也电连接到键合焊盘4e和接地布线6，以向其供给接地电位。
由于布线71从nMISFET形成区域21b和二极管元件形成区域23b的上方延伸到nMISFET形成区域21c和二极管元件形成区域23c的上方，所以在二极管元件形成区域23b和25b中的p型半导体区域64以及在nMISFET形成区域21b和27b中的n型半导体区域62b可以连接到在其上方延伸的布线71(电连接到接地布线6的布线71)。另外，由于布线72从二极管元件形成区域25b和nMISFET形成区域27b的上方延伸到nMISFET形成区域27c和二极管元件形成区域25c的上方，所以在二极管元件形成区域23c和25c中的n型半导体区域63以及在nMISFET形成区域21c和27c中的n型半导体区域62b可以连接到在其上方延伸的布线72(电连接到电源布线5的布线72)。
这样设置布线71和72能够简化用于将二极管D5和D6以及nMISFET Qn5和Qn6连接到接地布线6、以及用于将二极管D7和D8以及nMISFET Qn7和Qn8连接到电源布线5的布线。另外，用于将二极管D5和D6以及nMISFET Qn5和Qn6连接到接地布线6的布线在长度上基本与用于将二极管D7和D8以及nMISFET Qn7和Qn8连接到电源布线5的布线相同，这允许进一步地提高半导体器件的性能。
尽管已经参考实施例详细地描述了由本发明人做出的本发明，但本发明并非仅限于前述实施例，而是可以在不脱离本发明的主旨的范围内进行变化。
本发明适于应用到具有键合焊盘的半导体器件。

Claims (15)

1.一种半导体器件，包括：
半导体衬底，其具有主表面，所述主表面具有端部；
多个输出电路，其沿着所述主表面的端部布置成行；
所述多个输出电路中的每一个包括含第一MISFET的第一MISFET形成区域和含第二MISFET的第二MISFET形成区域；
所述第一MISFET形成区域比所述第二MISFET形成区域更靠近所述主表面的端部；
第一键合焊盘，其布置在所述主表面上方，
所述第一键合焊盘在平面图上布置在所述多个输出电路的第一输出电路中的第一MISFET形成区域上方；
第一布线，其布置在所述第一键合焊盘下方，
所述第一键合焊盘在平面图上布置在所述第一布线上方；
第一导电塞，其布置在所述第一键合焊盘和所述第一布线之间，
所述第一导电塞连接所述第一键合焊盘和所述第一布线，
所述第一键合焊盘和所述第一布线电连接到所述第一输出电路中的第一MISFET和第二MISFET；
第二键合焊盘，其布置在所述主表面上方，
所述第二键合焊盘在平面图上布置在所述多个输出电路的第二输出电路中的第二MISFET形成区域上方，
所述第一输出电路和所述第二输出电路并排布置；
第二布线，其布置在所述第二键合焊盘下方，
所述第二键合焊盘在平面图上布置在所述第二布线上方；以及
第二导电塞，其布置在所述第二键合焊盘和所述第二布线之间，
所述第二导电塞连接所述第二键合焊盘和所述第二布线，
所述第二键合焊盘和所述第二布线电连接到所述第二输出电路中的第一MISFET和第二MISFET，
其中所述第一键合焊盘比所述第二键合焊盘更靠近所述主表面的端部，
其中所述第一布线在平面图上位于所述第一输出电路中的第一MISFET和第二MISFET之间，
其中所述第二布线在平面图上位于所述第二输出电路中的第一MISFET和第二MISFET之间，
其中所述第一导电塞在平面图上位于所述第一输出电路中的第一MISFET和第二MISFET之间，
其中所述第二导电塞在平面图上位于所述第二输出电路中的第一MISFET和第二MISFET之间。
2.根据权利要求1的半导体器件，其中
所述第一输出电路中的第一MISFET形成区域和所述第二输出电路中的第一MISFET形成区域并排布置，并且
所述第一输出电路中的第二MISFET形成区域和所述第二输出电路中的第二MISFET形成区域并排布置。
3.根据权利要求1的半导体器件，其中
所述第一键合焊盘和所述第二键合焊盘形成交错的键合焊盘布局。
4.根据权利要求1的半导体器件，其中
所述多个输出电路中的每一个包括第一保护二极管和第二保护二极管，
所述第一输出电路中的第一保护二极管和第二保护二极管电连接到所述第一键合焊盘，
所述第二输出电路中的第一保护二极管和第二保护二极管电连接到所述第二键合焊盘，
所述第一导电塞在平面图上位于所述第一输出电路中的第一保护二极管和第二保护二极管之间，以及
所述第二导电塞在平面图上位于所述第二输出电路中的第一保护二极管和第二保护二极管之间。
5.根据权利要求1的半导体器件，其中
保护膜布置在所述第一键合焊盘和所述第二键合焊盘上方，并且
所述第一键合焊盘和所述第二键合焊盘从所述保护膜部分地露出。
6.根据权利要求5的半导体器件，其中
所述保护膜在平面图上布置在所述第一导电塞和所述第二导电塞上方。
7.根据权利要求1的半导体器件，其中
所述第一MISFET和所述第二MISFET分别是pMISFET和nMISFET。
8.根据权利要求1的半导体器件，其中
所述第一键合焊盘和所述第二键合焊盘由铝组成，并且
所述第一布线和所述第二布线由铜组成。
9.一种半导体器件，具有交错的键合焊盘，所述半导体器件包括：
半导体衬底，其具有主表面，所述主表面具有端部；
多个第一输出电路和多个第二输出电路，其沿着所述主表面的端部布置成行；
所述多个第一输出电路中的每一个和所述多个第二输出电路中的每一个并排布置；
所述多个第一输出电路和所述多个第二输出电路中的每一个包括含第一MISFET的第一MISFET形成区域和含第二MISFET的第二MISFET形成区域，
所述第一MISFET形成区域比所述第二MISFET形成区域更靠近所述主表面的端部；
所述交错的键合焊盘中的多个第一键合焊盘，其布置在所述主表面上方，
所述多个第一键合焊盘沿着所述主表面的端部布置成行，
所述多个第一键合焊盘中的每一个在平面图上布置在所述多个第一输出电路的每一个中的第一MISFET形成区域上方；
所述交错的键合焊盘中的多个第二键合焊盘，其布置在所述主表面上方，
所述多个第二键合焊盘沿着所述主表面的端部布置成行，
所述多个第一键合焊盘比所述多个第二键合焊盘更靠近所述主表面的端部，
所述多个第二键合焊盘中的每一个在平面图上布置在所述多个第二输出电路的每一个中的第二MISFET形成区域上方；
第一布线，其布置在所述多个第一键合焊盘的每一个的下方，
所述第一键合焊盘中的每一个在平面图上布置在所述第一布线上方；
第一导电塞，其布置在所述多个第一键合焊盘中的每一个和所述第一布线之间，
所述第一导电塞连接所述多个第一键合焊盘中的每一个和所述第一布线，
所述多个第一键合焊盘中的每一个和所述第一布线电连接到所述多个第一输出电路的每一个中的第一MISFET和第二MISFET；
第二布线，其布置在所述多个第二键合焊盘的每一个的下方，
所述第二键合焊盘中的每一个在平面图上布置在所述第二布线上方，
第二导电塞，其布置在所述多个第二键合焊盘中的每一个和所述第二布线之间，
所述第二导电塞连接所述多个第二键合焊盘中的每一个和所述第二布线，
所述多个第二键合焊盘中的每一个和所述第二布线电连接到所述多个第二输出电路的每一个中的第一MISFET和第二MISFET，
其中所述第一布线在平面图上位于所述多个第一输出电路的每一个中的第一MISFET和第二MISFET之间，
其中所述第二布线在平面图上位于所述多个第二输出电路的每一个中的第一MISFET和第二MISFET之间，
其中所述第一导电塞在平面图上位于所述多个第一输出电路的每一个中的第一MISFET和第二MISFET之间，
其中所述第二导电塞在平面图上位于所述多个第二输出电路的每一个中的第一MISFET和第二MISFET之间。
10.根据权利要求9的半导体器件，其中
所述第一输出电路中的第一MISFET形成区域和所述第二输出电路中的第一MISFET形成区域并排布置，并且
所述第一输出电路中的第二MISFET形成区域和所述第二输出电路中的第二MISFET形成区域并排布置。
11.根据权利要求9的半导体器件，其中
所述多个输出电路中的每一个包括第一保护二极管和第二保护二极管，
所述第一输出电路中的第一保护二极管和第二保护二极管电连接到所述第一键合焊盘，
所述第二输出电路中的第一保护二极管和第二保护二极管电连接到所述第二键合焊盘，
所述第一导电塞在平面图上位于所述第一输出电路中的第一保护二极管和第二保护二极管之间，以及
所述第二导电塞在平面图上位于所述第二输出电路中的第一保护二极管和第二保护二极管之间。
12.根据权利要求9的半导体器件，其中
保护膜布置在所述第一键合焊盘和所述第二键合焊盘上方，并且
所述第一键合焊盘和所述第二键合焊盘从所述保护膜部分地露出。
13.根据权利要求12的半导体器件，其中
所述保护膜在平面图上布置在所述第一导电塞和所述第二导电塞上方。
14.根据权利要求9的半导体器件，其中
所述第一MISFET和所述第二MISFET分别是pMISFET和nMISFET。
15.根据权利要求9的半导体器件，其中
所述第一键合焊盘和所述第二键合焊盘由铝组成，以及
所述第一布线和所述第二布线由铜组成。
CN2009102052584A 2005-11-30 2006-11-29 半导体器件 Active CN101685818B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP345347/2005 2005-11-30
JP2005345347A JP4995455B2 (ja) 2005-11-30 2005-11-30 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2006101629073A Division CN1976032B (zh) 2005-11-30 2006-11-29 半导体器件

Publications (2)

Publication Number Publication Date
CN101685818A CN101685818A (zh) 2010-03-31
CN101685818B true CN101685818B (zh) 2013-08-28

Family

ID=38086651

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2009102052584A Active CN101685818B (zh) 2005-11-30 2006-11-29 半导体器件
CN2006101629073A Active CN1976032B (zh) 2005-11-30 2006-11-29 半导体器件
CN2010102550934A Active CN101937916B (zh) 2005-11-30 2006-11-29 半导体设备

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN2006101629073A Active CN1976032B (zh) 2005-11-30 2006-11-29 半导体器件
CN2010102550934A Active CN101937916B (zh) 2005-11-30 2006-11-29 半导体设备

Country Status (5)

Country Link
US (7) US20070120258A1 (zh)
JP (1) JP4995455B2 (zh)
KR (1) KR101336355B1 (zh)
CN (3) CN101685818B (zh)
TW (3) TWI396256B (zh)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5879666A (en) * 1996-10-24 1999-03-09 The Procter & Gamble Company Methods and compositions for reducing body odor
JP4517843B2 (ja) * 2004-12-10 2010-08-04 エルピーダメモリ株式会社 半導体装置
JP4995455B2 (ja) * 2005-11-30 2012-08-08 ルネサスエレクトロニクス株式会社 半導体装置
JP4975398B2 (ja) * 2006-08-30 2012-07-11 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP5190913B2 (ja) * 2007-01-15 2013-04-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US20080296758A1 (en) * 2007-05-30 2008-12-04 Texas Instruments Incorporated Protection and Connection of Devices Underneath Bondpads
JP2009054702A (ja) * 2007-08-24 2009-03-12 Panasonic Corp 半導体集積回路
JP5222509B2 (ja) 2007-09-12 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2009141064A (ja) * 2007-12-05 2009-06-25 Renesas Technology Corp 半導体装置
JP5342154B2 (ja) * 2008-02-25 2013-11-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8363365B2 (en) * 2008-06-17 2013-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5362296B2 (ja) * 2008-09-03 2013-12-11 矢崎総業株式会社 端子金具
US8581423B2 (en) 2008-11-17 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Double solid metal pad with reduced area
JP2010147282A (ja) 2008-12-19 2010-07-01 Renesas Technology Corp 半導体集積回路装置
US8222698B2 (en) * 2009-06-29 2012-07-17 Analog Devices, Inc. Bond pad with integrated transient over-voltage protection
US8384214B2 (en) * 2009-10-13 2013-02-26 United Microelectronics Corp. Semiconductor structure, pad structure and protection structure
JP5585366B2 (ja) * 2009-10-22 2014-09-10 セイコーエプソン株式会社 集積回路装置及び電子機器
US9520486B2 (en) 2009-11-04 2016-12-13 Analog Devices, Inc. Electrostatic protection device
KR20110056005A (ko) * 2009-11-20 2011-05-26 삼성전자주식회사 반도체 장치의 배선 구조체
US8665571B2 (en) 2011-05-18 2014-03-04 Analog Devices, Inc. Apparatus and method for integrated circuit protection
US8368116B2 (en) 2010-06-09 2013-02-05 Analog Devices, Inc. Apparatus and method for protecting electronic circuits
US8432651B2 (en) 2010-06-09 2013-04-30 Analog Devices, Inc. Apparatus and method for electronic systems reliability
US8553380B2 (en) 2010-07-08 2013-10-08 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8416543B2 (en) 2010-07-08 2013-04-09 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US10199482B2 (en) 2010-11-29 2019-02-05 Analog Devices, Inc. Apparatus for electrostatic discharge protection
US8466489B2 (en) 2011-02-04 2013-06-18 Analog Devices, Inc. Apparatus and method for transient electrical overstress protection
US8592860B2 (en) 2011-02-11 2013-11-26 Analog Devices, Inc. Apparatus and method for protection of electronic circuits operating under high stress conditions
US8680620B2 (en) 2011-08-04 2014-03-25 Analog Devices, Inc. Bi-directional blocking voltage protection devices and methods of forming the same
US8947841B2 (en) 2012-02-13 2015-02-03 Analog Devices, Inc. Protection systems for integrated circuits and methods of forming the same
US8829570B2 (en) 2012-03-09 2014-09-09 Analog Devices, Inc. Switching device for heterojunction integrated circuits and methods of forming the same
US8946822B2 (en) 2012-03-19 2015-02-03 Analog Devices, Inc. Apparatus and method for protection of precision mixed-signal electronic circuits
US8610251B1 (en) 2012-06-01 2013-12-17 Analog Devices, Inc. Low voltage protection devices for precision transceivers and methods of forming the same
US8637899B2 (en) 2012-06-08 2014-01-28 Analog Devices, Inc. Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
US8796729B2 (en) 2012-11-20 2014-08-05 Analog Devices, Inc. Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same
US8860080B2 (en) 2012-12-19 2014-10-14 Analog Devices, Inc. Interface protection device with integrated supply clamp and method of forming the same
US9123540B2 (en) 2013-01-30 2015-09-01 Analog Devices, Inc. Apparatus for high speed signal processing interface
US9006781B2 (en) 2012-12-19 2015-04-14 Analog Devices, Inc. Devices for monolithic data conversion interface protection and methods of forming the same
US9275991B2 (en) 2013-02-13 2016-03-01 Analog Devices, Inc. Apparatus for transceiver signal isolation and voltage clamp
US9773732B2 (en) * 2013-03-06 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for packaging pad structure
US9147677B2 (en) 2013-05-16 2015-09-29 Analog Devices Global Dual-tub junction-isolated voltage clamp devices for protecting low voltage circuitry connected between high voltage interface pins and methods of forming the same
US9171832B2 (en) 2013-05-24 2015-10-27 Analog Devices, Inc. Analog switch with high bipolar blocking voltage in low voltage CMOS process
JP5604602B2 (ja) * 2014-01-07 2014-10-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP6347685B2 (ja) * 2014-07-08 2018-06-27 ルネサスエレクトロニクス株式会社 半導体装置
JP5916820B2 (ja) * 2014-08-25 2016-05-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US9484739B2 (en) 2014-09-25 2016-11-01 Analog Devices Global Overvoltage protection device and method
US9478608B2 (en) 2014-11-18 2016-10-25 Analog Devices, Inc. Apparatus and methods for transceiver interface overvoltage clamping
US10068894B2 (en) 2015-01-12 2018-09-04 Analog Devices, Inc. Low leakage bidirectional clamps and methods of forming the same
US10181719B2 (en) 2015-03-16 2019-01-15 Analog Devices Global Overvoltage blocking protection device
US9673187B2 (en) 2015-04-07 2017-06-06 Analog Devices, Inc. High speed interface protection apparatus
JP6849927B2 (ja) * 2016-03-28 2021-03-31 株式会社ソシオネクスト 半導体集積回路装置
US9831233B2 (en) 2016-04-29 2017-11-28 Analog Devices Global Apparatuses for communication systems transceiver interfaces
US10734806B2 (en) 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
JP6790705B2 (ja) * 2016-10-13 2020-11-25 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
US10249609B2 (en) 2017-08-10 2019-04-02 Analog Devices, Inc. Apparatuses for communication systems transceiver interfaces
US10700056B2 (en) 2018-09-07 2020-06-30 Analog Devices, Inc. Apparatus for automotive and communication systems transceiver interfaces
US10811365B2 (en) * 2018-12-28 2020-10-20 Micron Technology, Inc. Semiconductor devices having crack-inhibiting structures
US10784212B2 (en) 2018-12-28 2020-09-22 Micron Technology, Inc. Semiconductor devices having crack-inhibiting structures
US11387648B2 (en) 2019-01-10 2022-07-12 Analog Devices International Unlimited Company Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces
US11973075B2 (en) * 2021-02-22 2024-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Dual substrate side ESD diode for high speed circuit
WO2022215485A1 (ja) * 2021-04-08 2022-10-13 株式会社ソシオネクスト 半導体集積回路装置
CN117916874A (zh) * 2021-09-09 2024-04-19 株式会社索思未来 半导体集成电路装置
WO2024029040A1 (ja) * 2022-08-04 2024-02-08 株式会社ソシオネクスト 半導体集積回路装置
WO2024047820A1 (ja) * 2022-08-31 2024-03-07 株式会社ソシオネクスト 半導体集積回路装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163267A (ja) * 2001-11-29 2003-06-06 Mitsubishi Electric Corp 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3989038B2 (ja) * 1996-04-17 2007-10-10 株式会社ルネサステクノロジ 半導体集積回路装置
JPH113984A (ja) * 1997-06-13 1999-01-06 Hitachi Ltd 半導体集積回路装置
US6803302B2 (en) * 1999-11-22 2004-10-12 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a mechanically robust pad interface
JP2001185552A (ja) * 1999-12-27 2001-07-06 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3727220B2 (ja) * 2000-04-03 2005-12-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2001358297A (ja) * 2000-06-14 2001-12-26 Nec Corp 静電保護回路
JP2002016069A (ja) * 2000-06-29 2002-01-18 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3386042B2 (ja) * 2000-08-02 2003-03-10 日本電気株式会社 半導体装置
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
JP3932896B2 (ja) * 2002-01-09 2007-06-20 ソニー株式会社 半導体装置
JP2003289104A (ja) * 2002-03-28 2003-10-10 Ricoh Co Ltd 半導体装置の保護回路及び半導体装置
US6717270B1 (en) 2003-04-09 2004-04-06 Motorola, Inc. Integrated circuit die I/O cells
WO2004097916A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法、半導体ウエハおよび半導体装置
JP2005045016A (ja) * 2003-07-22 2005-02-17 Nec Electronics Corp 半導体集積回路
JP4483231B2 (ja) * 2003-08-27 2010-06-16 ソニー株式会社 磁気メモリ装置の製造方法
CN1617312A (zh) * 2003-11-10 2005-05-18 松下电器产业株式会社 半导体器件及其制造方法
JP2005150248A (ja) * 2003-11-12 2005-06-09 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP4913329B2 (ja) * 2004-02-09 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
US6953997B1 (en) * 2004-06-04 2005-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with improved bonding pad connection and placement
JP2006202866A (ja) * 2005-01-19 2006-08-03 Nec Electronics Corp 半導体装置
JP4995455B2 (ja) * 2005-11-30 2012-08-08 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163267A (ja) * 2001-11-29 2003-06-06 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
TWI396256B (zh) 2013-05-11
US8946770B2 (en) 2015-02-03
US8552561B2 (en) 2013-10-08
CN1976032A (zh) 2007-06-06
JP4995455B2 (ja) 2012-08-08
KR101336355B1 (ko) 2013-12-04
TWI496245B (zh) 2015-08-11
US9343460B2 (en) 2016-05-17
CN101937916B (zh) 2012-07-25
TW201539662A (zh) 2015-10-16
CN101685818A (zh) 2010-03-31
US20090050940A1 (en) 2009-02-26
CN1976032B (zh) 2010-09-29
US20160233154A1 (en) 2016-08-11
KR20070057053A (ko) 2007-06-04
TW201330176A (zh) 2013-07-16
US9093283B2 (en) 2015-07-28
JP2007150150A (ja) 2007-06-14
US20130341728A1 (en) 2013-12-26
US9515019B2 (en) 2016-12-06
US20150108579A1 (en) 2015-04-23
CN101937916A (zh) 2011-01-05
US20150287724A1 (en) 2015-10-08
TWI570844B (zh) 2017-02-11
US20070120258A1 (en) 2007-05-31
TW200735277A (en) 2007-09-16
US20100171177A1 (en) 2010-07-08
US7714357B2 (en) 2010-05-11

Similar Documents

Publication Publication Date Title
CN101685818B (zh) 半导体器件
US7232705B2 (en) Integrated circuit bond pad structures and methods of making
US8067789B2 (en) Semiconductor integrated circuit device
JP2008235498A (ja) 半導体装置
TWI441314B (zh) Semiconductor device
US7595561B2 (en) Semiconductor device including multiple rows of peripheral circuit units
JP7268728B2 (ja) 半導体装置
JP4312696B2 (ja) 半導体集積装置
US6677676B1 (en) Semiconductor device having steady substrate potential
JP4631315B2 (ja) トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100919

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA PREFECTURE, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20100919

Address after: Kanagawa

Applicant after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Applicant before: Renesas Technology Corp.

C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder