JP2679388B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2679388B2 JP2679388B2 JP2271236A JP27123690A JP2679388B2 JP 2679388 B2 JP2679388 B2 JP 2679388B2 JP 2271236 A JP2271236 A JP 2271236A JP 27123690 A JP27123690 A JP 27123690A JP 2679388 B2 JP2679388 B2 JP 2679388B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- barrier metal
- semiconductor device
- region
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、バンプ電極を備えた半導体装置の製造方法
に関し、特に、半導体素子上に遮光膜が形成された半導
体装置に関するものである。
に関し、特に、半導体素子上に遮光膜が形成された半導
体装置に関するものである。
半導体集積回路チップの高密度実装を実現するために
テープキャリア方式を用いる場合は、ボンディング用の
突出部を備えたバンプ電極が半導体基板上に形成され
る。このバンプ電極の形成された従来の半導体集積回路
チップの縦断面の一部を第２図に示す。ｎ型半導体基板
１の表面側に、ｐ型の島領域２とn+型の基板接触領域３
が拡散形成されている。島領域２には、n+型のドレイン
領域４、n+型のソース領域５及びp+型の接触領域６がそ
れぞれ拡散形成されており、半導体基板１の表面上は酸
化絶縁膜11で被覆され、ドレイン領域４にはドレイン電
極12、ソース領域５及び接触領域６にはソース電極13が
それぞれ導電接触し、ドレイン電極12及びソース電極13
の間には、酸化絶縁膜11を介してゲート電極14が形成さ
れて、全体としてｎチャネルのMOSFET10を構成してい
る。一方、基板接触領域３上には酸化絶縁膜11を開口し
てAl配線15が導電接触しており、このAl配線15の上を被
覆する酸化絶縁膜16を開口して接着バリア金属層17及び
拡散バリア金属層18が順４次積層されている。更に拡散
バリア金属層18の上には、電界メッキにより半田バンプ
19が形成され、全体としてバンプ電極30を構成してい
る。
テープキャリア方式を用いる場合は、ボンディング用の
突出部を備えたバンプ電極が半導体基板上に形成され
る。このバンプ電極の形成された従来の半導体集積回路
チップの縦断面の一部を第２図に示す。ｎ型半導体基板
１の表面側に、ｐ型の島領域２とn+型の基板接触領域３
が拡散形成されている。島領域２には、n+型のドレイン
領域４、n+型のソース領域５及びp+型の接触領域６がそ
れぞれ拡散形成されており、半導体基板１の表面上は酸
化絶縁膜11で被覆され、ドレイン領域４にはドレイン電
極12、ソース領域５及び接触領域６にはソース電極13が
それぞれ導電接触し、ドレイン電極12及びソース電極13
の間には、酸化絶縁膜11を介してゲート電極14が形成さ
れて、全体としてｎチャネルのMOSFET10を構成してい
る。一方、基板接触領域３上には酸化絶縁膜11を開口し
てAl配線15が導電接触しており、このAl配線15の上を被
覆する酸化絶縁膜16を開口して接着バリア金属層17及び
拡散バリア金属層18が順４次積層されている。更に拡散
バリア金属層18の上には、電界メッキにより半田バンプ
19が形成され、全体としてバンプ電極30を構成してい
る。
ところで、MOSFET10に外部から光が照射されると、チ
ャネル部等に光による励起キャリアが発生し、これが素
子の誤動作を引き起こす場合がある。そこで、このMOSF
ET10の形成領域を覆うように、酸化絶縁膜15の上にAl遮
光膜20を形成して、キャリアの光励起に基づく素子の誤
動作を防止している。なお、Al遮光膜20の腐食を防止す
る等のために保護膜21が全体を被覆している。
ャネル部等に光による励起キャリアが発生し、これが素
子の誤動作を引き起こす場合がある。そこで、このMOSF
ET10の形成領域を覆うように、酸化絶縁膜15の上にAl遮
光膜20を形成して、キャリアの光励起に基づく素子の誤
動作を防止している。なお、Al遮光膜20の腐食を防止す
る等のために保護膜21が全体を被覆している。
上記従来の半導体集積回路の製造時には、先ずMOSFET
10を構成し、次に、多層配線技術を用いてAl遮光膜20を
形成し、その後に、バンプ電極30を形成する。しかし、
この製造方法には以下の問題点がある。すなわち、バン
プ電極30の形成工程では、半田バンプ19の下地金属層と
して接着バリア金属層17及び拡散バリア金属層18を形成
し、半田バンプ19をメッキ形成した後、半田バンプ19の
下地となっている部分を除いて、接着バリア金属層17及
び拡散バリア金属層18をエッチング除去する必要があ
る。したがって、このエッチング工程において、Al遮光
膜20が接着バリア金属層17及び拡散バリア金属層18と共
にエッチングされないようにするためには、レジスト塗
布等によって、Al遮光膜20を被覆保護する必要があり、
製造工程が複雑になる。
10を構成し、次に、多層配線技術を用いてAl遮光膜20を
形成し、その後に、バンプ電極30を形成する。しかし、
この製造方法には以下の問題点がある。すなわち、バン
プ電極30の形成工程では、半田バンプ19の下地金属層と
して接着バリア金属層17及び拡散バリア金属層18を形成
し、半田バンプ19をメッキ形成した後、半田バンプ19の
下地となっている部分を除いて、接着バリア金属層17及
び拡散バリア金属層18をエッチング除去する必要があ
る。したがって、このエッチング工程において、Al遮光
膜20が接着バリア金属層17及び拡散バリア金属層18と共
にエッチングされないようにするためには、レジスト塗
布等によって、Al遮光膜20を被覆保護する必要があり、
製造工程が複雑になる。
そこで、本発明は、このような問題点を解決せんとす
るものであり、バンプ電極30の形成工程時に同時に遮光
膜を形成することにより、遮光膜を形成する必要のある
半導体装置の製造工程を簡略化することを課題とする。
るものであり、バンプ電極30の形成工程時に同時に遮光
膜を形成することにより、遮光膜を形成する必要のある
半導体装置の製造工程を簡略化することを課題とする。
上記問題点を解決するためには、半導体基板上にバン
プ電極を備えた半導体装置の製造方法において、本発明
が講じた手段は、バンプ電極用の下地金属層を半導体基
板上に形成し、下地金属層をバンプ電極部は勿論のこ
と、半導体基板内に形成された半導体素子上にも残すよ
うに、選択的にエッチング除去するものである。ここ
で、下地金属層は、順次形成されて接着バリア金属層及
び拡散バリア金属層の２層構造とする場合があり、この
接着バリア金属層をチタンで形成し、拡散バリア金属層
を銅で形成する場合がある。
プ電極を備えた半導体装置の製造方法において、本発明
が講じた手段は、バンプ電極用の下地金属層を半導体基
板上に形成し、下地金属層をバンプ電極部は勿論のこ
と、半導体基板内に形成された半導体素子上にも残すよ
うに、選択的にエッチング除去するものである。ここ
で、下地金属層は、順次形成されて接着バリア金属層及
び拡散バリア金属層の２層構造とする場合があり、この
接着バリア金属層をチタンで形成し、拡散バリア金属層
を銅で形成する場合がある。
〔作用〕 かかる手段によれば、下地金属層をエッチング除去す
る際に、半導体素子上に下地金属層が残るように選択的
にエッチングするので、半導体素子上の遮光膜として下
地金属層をそのまま用いることができるから、従来のよ
うに多段階処理を要する多層配線技術を用いる工程が不
要となる上に、下地金属層のエッチング工程時におい
て、Al遮光膜の保護手段を講じる必要があるという、言
わば、二重手間がなくなり、製造工程の簡略化を図るこ
とができる。
る際に、半導体素子上に下地金属層が残るように選択的
にエッチングするので、半導体素子上の遮光膜として下
地金属層をそのまま用いることができるから、従来のよ
うに多段階処理を要する多層配線技術を用いる工程が不
要となる上に、下地金属層のエッチング工程時におい
て、Al遮光膜の保護手段を講じる必要があるという、言
わば、二重手間がなくなり、製造工程の簡略化を図るこ
とができる。
次に、図面を参照して、本発明による半導体装置の製
造方法の実施例を説明する。第１図（ａ）に示すよう
に、ｎ型のシリコン基板１の表面側にｐ型の島領域２が
拡散形成され、この島領域２の内部に、n+型のドレイン
領域４、n+型のソース領域５及びp+接触領域６が形成さ
れ、島領域２上に、ドレイン領域４に導電接触したドレ
イン電極12、ソース領域５及び接触領域６に導電接触し
たソース電極13、更に、表面上の酸化絶縁膜11を介して
ゲート電極14が設けられて、ｎチャネルのMOSEFT10が構
成されている。
造方法の実施例を説明する。第１図（ａ）に示すよう
に、ｎ型のシリコン基板１の表面側にｐ型の島領域２が
拡散形成され、この島領域２の内部に、n+型のドレイン
領域４、n+型のソース領域５及びp+接触領域６が形成さ
れ、島領域２上に、ドレイン領域４に導電接触したドレ
イン電極12、ソース領域５及び接触領域６に導電接触し
たソース電極13、更に、表面上の酸化絶縁膜11を介して
ゲート電極14が設けられて、ｎチャネルのMOSEFT10が構
成されている。
一方、シリコン基板１の表面側に形成されたn+型の基
板接触領域３には、Al配線15が酸化絶縁膜11の開口部を
通して導電接触状態に形成されており、その上に更に、
酸化膜16を減圧CVD法で全面を覆うように形成する。こ
こに、酸化膜16のAl配線15上の部分を開口した状態で、
シリコン基板１の全面にチタンからなる厚さ0.2μｍの
接着バリア金属層17及び銅からなる厚さ0.6μｍの拡散
バリア金属層18を順次スパッタリング法により形成す
る。
板接触領域３には、Al配線15が酸化絶縁膜11の開口部を
通して導電接触状態に形成されており、その上に更に、
酸化膜16を減圧CVD法で全面を覆うように形成する。こ
こに、酸化膜16のAl配線15上の部分を開口した状態で、
シリコン基板１の全面にチタンからなる厚さ0.2μｍの
接着バリア金属層17及び銅からなる厚さ0.6μｍの拡散
バリア金属層18を順次スパッタリング法により形成す
る。
次に、バンプ電極形成予定領域及びMOSFET10の素子領
域上にマスクを形成して、これらの領域を残すように、
拡散バリア金属層18を選択的にエッチングする。このエ
ッチングは過硫酸アンモニウム，塩化アンモニウム，ア
セトン及び純水の混合液を用いる。更に、この後、第１
図（ｂ）に示すように、バンプ電極予定領域を開口した
レジスト層を形成し、半田メッキを施して半田バンプ19
を形成する。
域上にマスクを形成して、これらの領域を残すように、
拡散バリア金属層18を選択的にエッチングする。このエ
ッチングは過硫酸アンモニウム，塩化アンモニウム，ア
セトン及び純水の混合液を用いる。更に、この後、第１
図（ｂ）に示すように、バンプ電極予定領域を開口した
レジスト層を形成し、半田メッキを施して半田バンプ19
を形成する。
次に、半田バンプ19をリフローした後、第１図（ｃ）
に示すように、弗化水素酸の水溶液により、チタンから
なる接着バリア金属層17を拡散バリア金属層18が除去さ
れている領域についてエッチング除去する。このエッチ
ング工程においては、銅からなる拡散バリア金属層18が
エッチングのマスクとなるので、事前にパターニング工
程を必要としない。
に示すように、弗化水素酸の水溶液により、チタンから
なる接着バリア金属層17を拡散バリア金属層18が除去さ
れている領域についてエッチング除去する。このエッチ
ング工程においては、銅からなる拡散バリア金属層18が
エッチングのマスクとなるので、事前にパターニング工
程を必要としない。
このようにして、MOSFET10の遮光膜22が接着バリア金
属層17及び拡散バリア金属層18によって形成される。こ
の遮光膜22の形成は、バンプ電極30の形成工程に何ら新
たな工程を付加する必要なく同時に形成される。また、
従来のAl遮光膜のように、バンプ電極30の形成工程中に
腐食されないように、保護膜形成等の手段を設ける必要
がなく、半導体装置の製造工程が簡略化される。
属層17及び拡散バリア金属層18によって形成される。こ
の遮光膜22の形成は、バンプ電極30の形成工程に何ら新
たな工程を付加する必要なく同時に形成される。また、
従来のAl遮光膜のように、バンプ電極30の形成工程中に
腐食されないように、保護膜形成等の手段を設ける必要
がなく、半導体装置の製造工程が簡略化される。
上記の実施例とは異なり、バンプ電極のバンプの材質
に、銅や金を用いることもできる。また、接着バリア金
属層及び拡散バリア金属層にも他の材質を用いることが
できることは勿論のこと、これらの下地金属層を１層又
は３層以上の異種金属層からなるものとすることも可能
である。
に、銅や金を用いることもできる。また、接着バリア金
属層及び拡散バリア金属層にも他の材質を用いることが
できることは勿論のこと、これらの下地金属層を１層又
は３層以上の異種金属層からなるものとすることも可能
である。
以上説明したように、本発明は、基板内に形成された
半導体素子の遮光膜として、バンプ電極の下地金属層を
用い、その下地金属層のエッチング工程において、半導
体素子上の部分を選択的に残すようにしたことに特徴を
有するので、遮光膜をバンプ電極形成工程時に同時形成
することから別個の形成工程を省くことができると共
に、従来のように、バンプ電極形成工程において遮光膜
を保護する手段を講じる必要がなく、半導体装置の製造
工程を簡略化することができる。
半導体素子の遮光膜として、バンプ電極の下地金属層を
用い、その下地金属層のエッチング工程において、半導
体素子上の部分を選択的に残すようにしたことに特徴を
有するので、遮光膜をバンプ電極形成工程時に同時形成
することから別個の形成工程を省くことができると共
に、従来のように、バンプ電極形成工程において遮光膜
を保護する手段を講じる必要がなく、半導体装置の製造
工程を簡略化することができる。
第１図（ａ）〜（ｃ）は、本発明による遮光膜を備えた
半導体装置の製造方法の実施例を示す工程断面図であ
る。 第２図は従来の遮光膜を備えた半導体装置の構造を示す
縦断面図である。 １……シリコン基板、２……ｐ型島領域、３……基板接
触領域、４……ドレイン領域、５……ソース領域、６…
…接触領域、10……MOSFET、11,16……酸化絶縁膜、12
……ドレイン電極、13……ソース電極、14……ゲート電
極、15……Al配線、17……接触バリア金属層、18……拡
散バリア金属層、19……半田バンプ、22……遮光膜、30
……バンプ電極。
半導体装置の製造方法の実施例を示す工程断面図であ
る。 第２図は従来の遮光膜を備えた半導体装置の構造を示す
縦断面図である。 １……シリコン基板、２……ｐ型島領域、３……基板接
触領域、４……ドレイン領域、５……ソース領域、６…
…接触領域、10……MOSFET、11,16……酸化絶縁膜、12
……ドレイン電極、13……ソース電極、14……ゲート電
極、15……Al配線、17……接触バリア金属層、18……拡
散バリア金属層、19……半田バンプ、22……遮光膜、30
……バンプ電極。
Claims (3)
- 【請求項１】半導体基板上にバンプ電極を備えた半導体
装置の製造方法であって、バンプ電極用の下地金属層を
半導体基板上に順次形成し、バンプ電極部及び半導体基
板内に形成された半導体素子上の部分を残して該下地金
属層を選択的にエッチング除去することを特徴とする半
導体装置の製造方法。 - 【請求項２】前記下地金属層は、順次形成された接着バ
リア金属層及び拡散バリア金属層の２層からなることを
特徴とする請求項第１項に記載の半導体装置の製造方
法。 - 【請求項３】前記接着バリア金属層は、チタンで形成さ
れており、前記拡散バリア金属層は、銅で形成されてい
ることを特徴とする請求項第２項に記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2271236A JP2679388B2 (ja) | 1990-04-25 | 1990-10-09 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10956590 | 1990-04-25 | ||
| JP2-109565 | 1990-04-25 | ||
| JP2271236A JP2679388B2 (ja) | 1990-04-25 | 1990-10-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0410431A JPH0410431A (ja) | 1992-01-14 |
| JP2679388B2 true JP2679388B2 (ja) | 1997-11-19 |
Family
ID=26449302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2271236A Expired - Fee Related JP2679388B2 (ja) | 1990-04-25 | 1990-10-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2679388B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004034450A1 (en) * | 2002-10-11 | 2004-04-22 | Tm Tech Co., Ltd. | A sputtering apparatus having enhanced adhesivity of particles and a manufacturing method thereof |
| JP4725418B2 (ja) * | 2006-05-31 | 2011-07-13 | 株式会社デンソー | 時間計測回路 |
| JP2012114148A (ja) * | 2010-11-22 | 2012-06-14 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
-
1990
- 1990-10-09 JP JP2271236A patent/JP2679388B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0410431A (ja) | 1992-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5631499A (en) | Semiconductor device comprising fine bump electrode having small side etch portion and stable characteristics | |
| TWI235439B (en) | Wiring structure on semiconductor substrate and method of fabricating the same | |
| US5226232A (en) | Method for forming a conductive pattern on an integrated circuit | |
| JPH04155835A (ja) | 集積回路装置の製造方法 | |
| US8049343B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7244635B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2679388B2 (ja) | 半導体装置の製造方法 | |
| EP0339871A3 (en) | Corrosion tolerant bonding pad and method of fabricating same | |
| JPH0558653B2 (ja) | ||
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| JPH03159152A (ja) | バンプ電極の製造方法 | |
| JPH0233929A (ja) | 半導体装置 | |
| JPS63308924A (ja) | 半導体装置 | |
| JPS5846644A (ja) | 半導体素子 | |
| JP3114196B2 (ja) | 半導体装置 | |
| JPH02231735A (ja) | 半導体装置 | |
| JPH03159125A (ja) | 半導体装置 | |
| JPH02220440A (ja) | 半導体装置の製造方法 | |
| JPS5969933A (ja) | 半導体装置の製造方法 | |
| JP3039137B2 (ja) | 半導体装置の製造方法 | |
| JPH02159033A (ja) | 半導体装置 | |
| JPH01268152A (ja) | 半導体装置 | |
| JPS61172361A (ja) | テ−プキヤリアの製造方法 | |
| JPS63252445A (ja) | 半導体装置の製造方法 | |
| JPH02244722A (ja) | 半導体素子のバンプ電極形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070801 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |