CN1234608A - 集成电路的制造方法 - Google Patents
集成电路的制造方法 Download PDFInfo
- Publication number
- CN1234608A CN1234608A CN98107934A CN98107934A CN1234608A CN 1234608 A CN1234608 A CN 1234608A CN 98107934 A CN98107934 A CN 98107934A CN 98107934 A CN98107934 A CN 98107934A CN 1234608 A CN1234608 A CN 1234608A
- Authority
- CN
- China
- Prior art keywords
- layer
- spin
- glass layer
- dielectric layer
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
一种集成电路的制造方法包括步骤:预备半导体基板,其上形成半导体元件结构;形成绝缘层,在绝缘层上形成第一导电层,第一导电层向下延伸穿过绝缘层,与半导体元件结构之一接触;形成层间介电层,其包括在第一导电层上沉积第一介电层;涂布旋涂玻璃层;对旋涂玻璃层回蚀刻,使旋涂玻璃层上形成高分子堆积物;以氧等离子处理旋涂玻璃层,去除高分子堆积物;并且在旋涂玻璃层上沉积第二介电层等步骤;在层间介电层内蚀出通孔,通往第一导电层;并沉积第二导电层填入通孔内,并进行构图。
Description
本发明涉及集成电路元件的制造,更具体地说,涉及一种当制造集成电路时,可用来减少旋涂玻璃上特别沿着晶圆边缘部位的介电层发生掀起和皲裂现象的方法。
一般说来,在沉积四乙基硅酸盐(TEOS)之类的介电层之前,都会利用旋涂玻璃(SOG)层将底下的膜层予以平坦化。然后再制作穿透TEOS和SOG膜层的通孔,以便接触到底下的导电层。当进行蚀刻时,固定晶圆的夹持环会在类似图1A中晶圆5的边缘部位形成皲裂的现象(以编号62代表)。这些皲裂会造成SOG和TEOS膜层掀起,并产生一些微粒。到了进行SOG回蚀刻制作工艺时,沿着夹持头特别容易堆积CHF高分子,当接着进行TEOS沉积时,堆积高分子的地方就会形成针孔,使SOG/TEOS的界面上形成了富含碳成份的CXHX氧化层。CXHX的蚀刻率很高,所以当进行蚀刻通孔的湿式化学蚀刻时,化学蚀刻剂会穿透针孔,甚至渗到富含碳的氧化层来。结果这层氧化层会被蚀去,使化学蚀刻剂残留在SOG/TEOS的界面上。等到进行金属的高温溅射以填满通孔时,这些化学蚀刻剂会变成蒸汽,甚至将TEOS膜掀起。而原本已经产生皲裂62的晶圆部位,当进行导电层的溅射时,又要再一次加以夹持,很可能就因此破裂,正如图1B中编号63所指部位,至于微粒65则散布在整个晶圆表面。
Yen在第5,003,062号美国专利中指出,利用数层SOG形成旋涂玻璃的叠层结构,并在每一次的沉积之后都加以烘烤,利用真空抽去气体,就可以避免SOG膜层逸出气体或皲裂。Lin等人的第5,334,554号美国专利也指出,利用氮气等离子来处理旋涂玻璃底下的氧化硅层,可以避免SOG与其他介电层之间堆积一些正电荷。Ouellet在第5,270,267号美国专利中则指出,利用等离子在SOG膜层中产生一个电场,使SOG层固化,这样所形成的膜层不论在湿度很高的空气中或在水中都非常稳定。
因此,本发明的主要目的是提出一种工艺方法,当制造集成电路时可以减少介电层掀起和皲裂的现象。
本发明的另一个目的是提出一种工艺方法,当制造集成电路时可以避免旋涂玻璃上方的介电层发生掀起和皲裂的现象。
为实现上述目的,本发明提出一种方法,可在制造集成电路元件时,形成不会掀起也不致皲裂的层间介电层。首先预备一面半导体基板,上面已有半导体元件结构。在此半导体元件结构上形成一层绝缘层,在绝缘层上再形成第一导电层,这层导电层延伸穿过绝缘层而与半导体元件结构接触。在第一导电层上再沉积第一介电层,并在第一介电层上涂布一层旋涂玻璃层后,接着进行回蚀刻,使一些高分子堆积在旋涂玻璃的表面。接着利用氧等离子处理旋涂玻璃层,中和了高分子的堆积物,避免旋涂玻璃层皲裂或掀起。然后在旋涂玻璃层上沉积一层TEOS,完成了层间介电层。对此层间介电层进行蚀刻,形成通往第一导电层的通孔。最后沉积第二导电层,填入通孔,并进行构图后,就完成了集成电路元件的制造。
下面结合附图来描述本发明的优选实施例。附图中:
图1A和图1B是晶圆的上视图,说明现有技术中皲裂和微粒的问题;
图2至图6的横剖面图说明了本发明的具体实施例;
图7是一个TEOS沉积的横剖面示意图;
图8至图11的横剖面图说明了本发明的具体实施例。
现在请特别参考图2。在半导体基板10上,有源区都以场氧化物区12彼此隔开,而半导体元件结构就形成在这些有源区内,这些结构可以包括多晶硅栅极14和源极、漏极区16。
在半导体元件结构上沉积一层氧化层18,可以是TEOS和氧,厚约800至3000埃。
图3中,氧化层18上形成了一层绝缘层20,可以是低压化学气相沉积法(LPCVD)所沉积的氧化层,也可以是硼磷硅酸盐玻璃(BPSG)或其它类似材料。在绝缘层20上再沉积一层覆盖层22,所用材料可以是氧化硅。
到了图4,介电层22、20、18中已经制作了通孔,可以通往底下的区域,如图中的例子,是通往源极/漏极区16。接着沉积一层铝金属或铝合金之类的导电层26,填入通孔内,进行构图后就形成第一导电层。
现在要形成层间介电层,先如图5所示,在基板的表面上形成一层氧化层28,可以利用等离子增强化学气相沉积法,以硅烷氧化物作成。
接着如图6,在氧化层28上形成一层旋涂玻璃(SOG)层30。这层SOG的材料可以是硅酸盐或硅氧烷材料。悬浮在载液或溶剂中的旋涂玻璃材料先沉积在半导体晶圆的表面,再藉由旋转晶圆的作用均匀散布开来。这种材料可以填满集成电路晶圆表面任何低洼的部位。接下来的低温烘烤,会使大部分的载液或溶剂被驱除,留下旋涂玻璃层。在这里的旋涂玻璃层20可以是多层的旋涂玻璃。等旋涂玻璃层20完全沉积好了,再照传统的作法加以固化。
完成旋涂玻璃层后,再按照图7的说明加以回蚀刻。回蚀刻时,会由夹持环固定晶圆。正如前面的说明,回蚀刻时特别在夹持头的附近会累积CHF高分子,在传统的作法中,当回蚀刻完成后,会在约400℃的温度下沉积层间介电层的最后一层,通常是TEOS层。晶圆会被放入TEOS沉积室内,并以(举例来说)四点夹持工具固定在载舟上。图8说明了晶圆5和载舟7。晶圆被固定在载舟上。然后进行TEOS的沉积。正如图1A及上面相关的说明,这样夹持的结果就会在晶圆的边缘产生皲裂的现象62。
为了避免旋涂玻璃层在沉积TEOS时产生皲裂,曾有人对SOG层进行了O2等离子的处理。但是,如果在大约400℃的TEOS沉积温度下进行O2的等离子处理,旋涂玻璃表面上的CH高分子会与TEOS(一种CH气体)反应,而在SOG层上形成了类似碳的高分子,等到高温形成后,就不容易去除这种高分子。
本发明的重要特征是在沉积TEOS之前,对旋涂玻璃进行低温的O2等离子处理。在本发明的制作工艺中,是在利用四点夹持工具将晶圆置入载舟之时进行这项O2等离子的处理。当晶圆还在载舟上方时,O2等离子就以每分钟约100至5000立方厘米的流率送入反应室,射频最好约在10至200瓦,压力并不重要,但TEOS的沉积压力必须高于约9乇。最重要的是,O2等离子处理必须在低温下进行,也就是约在50到250℃之间。进行时间约需2至10秒,最好是5秒左右,对这段时间内晶圆被放入载舟内,而夹持头也挪开了。等到O2等离子流停止,完成O2等离子处理后,再于400℃的温度下沉积TEOS层,结果即如图9中的TEOS层32。
本发明的O2等离子处理可以去除SOG层表面上所堆积的高分子,因为O2等离子与SOG表面上的CH高分子连结,从而避免高分子与TEOS串连而形成针孔。
现在请参考图9,基板的表面上形成一层带有通孔图案的光致抗蚀剂掩模34。一般说来,形成通孔时先要进行一道各向同性的湿蚀刻,结果如图9会蚀去部分的TEOS层32。在传统的作法中,这道湿蚀刻会穿透针孔,蚀去SOG/TEOS界面上的高分子,而将蚀刻化学药剂留在那里。但本发明的制作工艺中,早在TEOS沉积之前就已去除高分子堆积物,因此也不会形成针孔。接下来,再进行一道各向异性的蚀刻,蚀穿剩下的TEOS层32,并蚀穿氧化层28,而如图10一般,露出第一金属层要接触的部位。
图11中,已经以溅射的方式沉积了一层导电层36,可以是AlCu,或其它类似材料。进行构图后,就完成了集成电路元件的电连接。在传统的作法中,当进行金属层36的高温溅射时,留在SOG/TEOS界面的湿蚀刻化学药剂会变成蒸汽,使覆在上面的TEOS层掀起。但在本发明的制作工艺中,并没有针孔存在,所以使SOG/TEOS的界面保持完整。TEOS层就不致产生皲裂或掀起。既然没有皲裂,就不致因皲裂而导致破裂,也不会有图1B中的微粒污染。
本发明的制作工艺使旋涂玻璃和TEOS膜层所组成的层间介电层不致掀起,也没有皲裂,十分强韧。本发明中的氧气等离子处理可以在晶圆被置入TEOS沉积的载舟的过程中进行,而且必须在进行TEOS沉积而提高温度之前,在低温的环境下完成。
虽然以上是透过具体的实施例来说明本发明的内容,但本领域的技术人员应当理解,仍有许多形式上和细节上的变化存在,而且不致脱离本发明的精神与范围。
Claims (18)
1.一种集成电路的制造方法,其包括以下步骤:
预备一面半导体基板,并在其上或内部形成半导体元件结构;
在该半导体元件结构上形成一层绝缘层,并在该绝缘层上形成一第一导电层,该第一导电层向下延伸穿过该绝缘层,而与该半导体元件结构之一接触;
形成一层层间介电层,其步骤包括:
在该第一导电层上沉积一层第一介电层;
在该第一介电层上涂布一层旋涂玻璃层;
对该旋涂玻璃层进行回蚀刻,使旋涂玻璃层上形成高分子堆积物;
以氧等离子处理该旋涂玻璃层,从而去除该高分子堆积物;并且
在该旋涂玻璃层上沉积第二介电层,而完成该层间介电层;
在该层间介电层内蚀出通孔,通往该第一导电层;并且沉积一第二导电层填入该通孔内,并进行构图,以完成该集成电路元件。
2.根据权利要求1所述的方法,其中该第一介电层包括由等离子增强化学气相沉积法沉积而成的氧化硅。
3.根据权利要求1所述的方法,其中该旋涂玻璃层包括硅酸盐材料。
4.根据权利要求1所述的方法,其中该旋涂玻璃层包括硅氧烷材料。
5.根据权利要求1所述的方法,其中对该旋涂玻璃层进行的处理包括在50至250℃的温度下,通入流率100至5000sccm的氧气等离子约2至10秒。
6.根据权利要求1所述的方法,其中该第二介电层包括在约400℃的温度下所沉积的TEOS。
7.一种在制造集成电路元件时,形成不掀起、不皲裂的层间介电层的方法,其步骤包括:
预备一面半导体基板,并在其上或内部形成半导体元件结构;
在该半导体元件结构上形成一层绝缘层,并在该绝缘层上形成一第一导电层,该第一导电层向下延伸并穿过该绝缘层,而与该半导体元件结构之一接触;
在该第一导电层上沉积一层第一介电层;
在该第一介电层上涂布一层旋涂玻璃层;
对该旋涂玻璃层进行回蚀刻,使旋涂玻璃层上形成高分子堆积物;
以氧等离子处理该旋涂玻璃层,从而去除该高分子堆积物;并避免该旋涂玻璃层发生掀起或皲裂;并且
在该旋涂玻璃层上沉积第二介电层,以完成该集成电路元件的层间介电层。
8.根据权利要求7所述的方法,其中该第一介电层包括由等离子增强化学气相沉积法沉积而成的氧化硅。
9.根据权利要求7所述的方法,其中该旋涂玻璃层包括硅酸盐材料。
10.根据权利要求7所述的方法,其中该旋涂玻璃层包括硅氧烷材料。
11.根据权利要求7所述的方法,其中对该旋涂玻璃层进行的处理包括在50至250℃的温度下,通入流率100至5000sccm的氧气等离子约2至10秒。
12.根据权利要求7所述的方法,其中该第二介电层包括在约400℃的温度下所沉积的TEOS。
13.一种在制造集成电路元件时,形成不掀起、不皲裂的层间介电层的方法,其步骤包括:
预备一面半导体基板,并在其上或内部形成半导体元件结构;
在该半导体元件结构上形成一层绝缘层,并在该绝缘层上形成一第一导电层,该第一导电层向下延伸并穿过该绝缘层,而与该半导体元件结构之一接触;
在该第一导电层上沉积一层第一介电层;
在该第一介电层上涂布一层旋涂玻璃层;
对该旋涂玻璃层进行回蚀刻,使旋涂玻璃层上形成高分子堆积物;
以氧等离子处理该旋涂玻璃层,从而去除该高分子堆积物;并避免该旋涂玻璃层发生掀起或皲裂;
在该旋涂玻璃层上沉积一层TEOS层,完成该层间介电层;
在该层间介电层内蚀出通孔,通往该第一导电层,并且沉积一第二导电层,填入该通孔内,并对其进行构图,以完成该集成电路元件。
14.根据权利要求13所述的方法,其中该第一介电层包括由等离子增强化学气相沉积法沉积而成的氧化硅。
15.根据权利要求13所述的方法,其中该旋涂玻璃层包括硅酸盐材料。
16.根据权利要求13所述的方法,其中该旋涂玻璃层包括硅氧烷材料。
17.根据权利要求13所述的方法,其中对该旋涂玻璃层进行的处理包括在50至250℃的温度下,通入流率100至5000sccm的氧气等离子约2至10秒。
18.根据权利要求13所述的方法,其中该第二介电层包括在约400℃的温度下所沉积的TEOS。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN98107934A CN1234608A (zh) | 1998-05-06 | 1998-05-06 | 集成电路的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN98107934A CN1234608A (zh) | 1998-05-06 | 1998-05-06 | 集成电路的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1234608A true CN1234608A (zh) | 1999-11-10 |
Family
ID=5219474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN98107934A Pending CN1234608A (zh) | 1998-05-06 | 1998-05-06 | 集成电路的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1234608A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103187384A (zh) * | 2011-12-29 | 2013-07-03 | 北大方正集团有限公司 | 一种金属介电层及其制作方法以及一种电路板 |
-
1998
- 1998-05-06 CN CN98107934A patent/CN1234608A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103187384A (zh) * | 2011-12-29 | 2013-07-03 | 北大方正集团有限公司 | 一种金属介电层及其制作方法以及一种电路板 |
CN103187384B (zh) * | 2011-12-29 | 2015-08-19 | 北大方正集团有限公司 | 一种金属介电层及其制作方法以及一种电路板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900004264B1 (ko) | 스핀-온 그라스를 쎄크리휘셜층으로 사용하는 2중금속층 mos의 평탄화 방법 | |
EP0657925B1 (en) | Planarization technique for an integrated circuit | |
EP0523856A2 (en) | Method of via formation for multilevel interconnect integrated circuits | |
JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
KR880013231A (ko) | 불균일한 기판상에서 금속 필라를 평탄화시키는 방법 | |
US5366850A (en) | Submicron planarization process with passivation on metal line | |
JPH05198572A (ja) | 半導体ウエハーをパッシベーション化する方法 | |
US5723380A (en) | Method of approach to improve metal lithography and via-plug integration | |
US6054376A (en) | Method of sealing a semiconductor substrate | |
US5973387A (en) | Tapered isolated metal profile to reduce dielectric layer cracking | |
CN1234608A (zh) | 集成电路的制造方法 | |
JPH06267943A (ja) | 半導体装置の製造方法 | |
US6475901B2 (en) | Method for manufacturing semiconductor device having a multi-layer interconnection | |
JPS6376351A (ja) | 多層配線の形成方法 | |
KR100248159B1 (ko) | 반도체장치에 있어서 이온주입을 통한 에스오지층형성방법 | |
US6340638B1 (en) | Method for forming a passivation layer on copper conductive elements | |
JPH08181146A (ja) | 半導体装置の製造方法 | |
GB2178896A (en) | A method of producing a layered structure | |
JP3323264B2 (ja) | 半導体装置の製造方法 | |
JP2783898B2 (ja) | 半導体装置の製造方法 | |
KR100569508B1 (ko) | 반도체소자의 평탄화방법 | |
JP3295172B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
JPH09293780A (ja) | 配線形成方法 | |
KR100326814B1 (ko) | 반도체 소자의 금속배선간 층간 절연막 형성방법 | |
US6720276B2 (en) | Methods of forming spin on glass layers by curing remaining portions thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |