CN103187384A - 一种金属介电层及其制作方法以及一种电路板 - Google Patents

一种金属介电层及其制作方法以及一种电路板 Download PDF

Info

Publication number
CN103187384A
CN103187384A CN2011104525541A CN201110452554A CN103187384A CN 103187384 A CN103187384 A CN 103187384A CN 2011104525541 A CN2011104525541 A CN 2011104525541A CN 201110452554 A CN201110452554 A CN 201110452554A CN 103187384 A CN103187384 A CN 103187384A
Authority
CN
China
Prior art keywords
spin
layer
dielectric layer
glass layer
arsenic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104525541A
Other languages
English (en)
Other versions
CN103187384B (zh
Inventor
陈建国
李天贺
贺冠中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201110452554.1A priority Critical patent/CN103187384B/zh
Publication of CN103187384A publication Critical patent/CN103187384A/zh
Application granted granted Critical
Publication of CN103187384B publication Critical patent/CN103187384B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请公开了一种金属介质层及其制作方法以及一种电路板,所述电路板的具体结构为:基板;至少一个焊盘,通过所述焊盘将至少一个电路元件连接于其他电路;所述焊盘包括:第一导电层和第二导电层;压线点,设置于所述第二导电层的上表面;金属介电层,位于所述第一导电层和所述第二导电层之间,其中,所述金属介电层包括:第一介电层,设置在所述第一导电层的上表面;第一旋涂玻璃层,设置在所述第一介电层的上表面,所述第一旋涂玻璃层为包括有砷的旋涂玻璃层;第二介电层,位于所述第一旋涂玻璃层的上表面。

Description

一种金属介电层及其制作方法以及一种电路板
技术领域
本申请涉及半导体技术领域,尤其涉及一种金属介电层及其制作方法以及一种电路板。
背景技术
随着半导体技术的飞速发展,尤其随着集成电路的发展,对于集成电路的要求也日趋精密且复杂。为了降低成本,目前常见的集成电路封装方法为COB(chip on board:板上芯片封装),就是将裸芯片用导电或非导电胶粘附在互连基板上,然后进行引线键合实现其电连接。在COB封装过程中,关键技术在于打线(Wire Bonding),打线是指采用铝丝焊线机将晶片(LED晶粒或IC芯片)与PCB板(printed circuit board:电路板)上对应的焊盘铝丝进行桥接。
为了能够在有限的焊盘表面上有足够的金属内连线,配合日趋精密且复杂的集成电路的发展需求,现有技术中,通常都会在焊盘上制作两层以上的金属层,并成为半导体工艺发展的一种趋势。为了使两层金属线之间有良好的隔离效果,在制作第二层金属层之前,必须先在第一金属层和第二金属层之间做一个金属介电层,用来隔离第一金属层和第二金属层。
在通常情况下,采用CVD(Chemical Vapor Deposition:化学气相沉积法)来制作金属介电层,具体来讲,是指在高温下的气相反应,具体可以是:金属卤化物、有机金属、碳氢化合物等发生热分解、氢还原或使它们的混合气体在高温下发生化学反应从而析出金属、氧化物、碳化物等无机材料。由于采用CVD法所沉积的金属介电层会受到第一层金属层的轮廓的影响,因此必须加以平坦化,然后才能沉积第二金属层。
为此,在现有技术中,通常情况下,采用SOG(Spin On Glass:旋涂玻璃法)对采用CVD法制作的金属介电层进行平坦化处理。SOG的基本原理是:把一种溶于溶剂内的介电材料以旋涂的方式涂在晶片上,介电材料可以随着溶剂在晶片表面流动,填入凹槽内。其优点是:液态溶液覆盖、填充能力好。
但是在实现本发明过程中,发明人发现现有技术中至少存在如下问题:
(1)在COB封装过程中,所产生的应力会导致该焊盘的金属介电层的旋涂玻璃层和采用CVD方法制造的介电层之间的界面破裂。
(2)由于界面发生破裂,所以导致封装过程中铝线脱落。
发明内容
本申请提供一种位于电路板的焊盘的金属介电层及其制作方法以及一种电路板,用以解决现有技术中由于在压线过程中产生应力,从而导致金属介电层中的旋涂玻璃层和介电层之间界面破裂,及铝线脱落的技术问题。
一方面,本发明通过本申请中的一个实施例,提供如下技术方案:
一种电路板,具体为如下结构:
基板;
至少一个焊盘,通过所述焊盘将至少一个电路元件连接于其他电路;所述焊盘包括:
第一导电层和第二导电层;
压线点,设置于所述第二导电层的上表面;
金属介电层,位于所述第一导电层和所述第二导电层之间,其中,所述金属介电层包括:
第一介电层,设置在所述第一导电层的上表面;
第一旋涂玻璃层,设置在所述第一氧化硅层的上表面,所述第一旋涂玻璃层为包括有砷的旋涂玻璃层;
第二介电层,位于所述第一旋涂玻璃层的上表面。
可选的,所述第一旋涂玻璃层具体为:所述砷的能量为100-140千电子伏、剂量为1E15-1E16离子每平方厘米的旋涂玻璃层。
另一方面,本发明通过本申请中的另一实施例提供如下技术方案:
一种金属介电层,具体结构包括:
第一介电层;
第一旋涂玻璃层,设置在所述第一介电层的上表面,所述第一旋涂玻璃层为包括有砷的旋涂玻璃层;
第二介电层,位于所述第一旋涂玻璃层的上表面。
可选的,所述第一旋涂玻璃层中的砷的能量为:120千电子伏;以及
所述第一旋涂玻璃层中的砷的剂量为:为1E15-1E16离子每平方厘米。
另一方面,本发明通过本申请中的另一实施例提供如下技术方案:
一种金属介电层制作方法,包括如下步骤:
形成第一介电层;
在所述第一介电层的上表面,形成旋涂玻璃层;
向所述旋涂玻璃层中注入砷,形成第一旋涂玻璃层;
在所述第一旋涂玻璃层的上表面,形成第二介电层。
可选的,所述向所述旋涂玻璃层中注入砷,具体为:
向所述旋涂玻璃层注入能量为120千电子伏、剂量为1E15-1E16离子每平方厘米的砷。
通过本申请的实施例中的一个或多个实施例,至少可以实现如下技术效果:
(1)由于采用了在旋涂玻璃层中注入砷的技术手段,有效改善了在COB封装过程中,由于压焊过程中产生的应力导致旋涂玻璃层和第一介电层、第二介电层的界面之间产生裂缝的技术问题,达到了旋涂玻璃层和第一介电层、第二介电层之间紧密结合的技术效果;
(2)由于采用了在旋涂玻璃层中注入砷的技术手段,有效解决了在COB封装过程中,由于压焊过程中产生的应力导致旋涂玻璃层和第一介电层、第二介电层的界面之间产生裂缝,及铝线脱落的技术问题,达到了在COB封装过程中铝线和焊盘紧密结合的技术效果。
附图说明
图1为本申请实施例一中电路板的结构图;
图2为本申请实施例一种焊盘结构图;
图3为本申请实施例二中金属介电层的结构图;
图4为本申请实施例三中金属介电层制作方法。
具体实施方式
为了使本申请所属技术领域中的技术人员更清楚地理解本申请,下面结合附图,通过具体实施例对本申请技术方案作详细描述。
请参考图1、图2,本申请实施例一提供一种电路板,如图1所示,所述电路板具体包括如下结构:
基板101;
至少一个焊盘103,通过所述焊盘103将至少一个电路元件102连接于其他电路;所述焊盘103包括:
第一导电层201和第二导电层205;
在具体实施过程中,这两层导电层可以为金属制成,也可以是导电的其他材料制成,其材料不限制为金属。另外导电层的可以是两层,也可以是多层。
压线点206,设置于所述第二导电层205的上表面;
在具体实施过程中,压线点主要用于COB时的内引线焊接,即:采用铝丝焊线机将晶片(LED晶粒或IC芯片)与PCB板上对应的焊盘铝丝进行桥接。
金属介电层,位于所述第一导电层201和所述第二导电层205之间。
在具体实施过程中,金属介电层的主要作用时隔离第一导电层201和第二导电层205。对应多个导电层,金属介电层也可以是多个。其中,对应的焊盘如果包括n个导电层,那么该焊盘即有n-1个金属介电层。其中,金属介电层又包括如下部分:
第一介电层202,设置在所述第一导电层201的上表面;
在具体实施过程中,所述第一介电层202可以采用CVD法制作而成。在本申请实施中,为了验证较佳的技术效果,采用的是CVD法中的PETEOS(等离子增强型化学气相沉积氧化硅)法,生成的第一介电层202为氧化硅层,厚度为3000埃。但是在具体实施过程中,本申请所属技术领域的技术人员可以根据其实际的需求,用其它材质生成所述的第一介电层202,其厚度也不限于3000埃,但只要本申请所属技术领域的技术人员采用的材质与与本申请实施例中的氧化硅等同,设置的厚度起的功效与本申请实施例中的3000埃等同,都属于本申请的发明思想概念范围以内。
第一旋涂玻璃层203,设置在所述第一介电层202的上表面,所述第一旋涂玻璃层203为包括有砷的旋涂玻璃层;
在具体实施过程中,是指在生成第一介电层202后,在第一介电层202表面生成一层旋涂玻璃层,然后在旋涂玻璃层中注入砷,从而得到第一旋涂玻璃层202。在具体实施过程中,可采用采用SOG法生成旋涂玻璃层,然后向其中注入砷,得到第一旋涂玻璃层203。
第二介电层204,位于所述第一旋涂玻璃层203的上表面。
在具体实施过程中,所述第二介电层204可以采用CVD法制作而成。在本申请实施中,为了验证较佳的技术效果,采用的是CVD法中的PETEOS(等离子增强型化学气相沉积氧化硅)法,生成的第二介电层204为氧化硅层,厚度为5000埃。
本申请所属技术领域的技术人员可以根据其实际的需求,用其它材质生成所述的第二介电层204,其厚度也不限于5000埃,但只要本申请所属技术领域的技术人员采用的材质与与本申请实施例中的氧化硅等同,设置的厚度起的功效与本申请实施例中的5000埃等同,都属于本申请的发明思想概念范围以内。
在具体实施过程中,金属介电层之所以要采用第一介电层202、第一旋涂玻璃层203、第二介电层204这三层结构,是因为如果金属介电层仅仅包含第一介电层202、第二介电层204而不包含第一旋涂玻璃层203,那么金属介电层会受到第一金属层201轮廓的影响,而不平坦,从而不利于第二金属层205的后续制作。故而为了使金属介电层平坦化,在第一介电层202的上表面增加一层旋涂玻璃层,旋涂玻璃层基于SOG法制作而成,能够有效的使金属介电层表面平坦化。但是采用SOG法制作而成的旋涂玻璃层,存在着旋涂玻璃层与第一介电层202和第二介电层204之间的界面容易发生破裂、从而导致在COB封装过程中铝线脱落的技术问题。为了解决这个技术问题,在具体实施过程中,发明人在生成的旋涂玻璃层中注入砷,得到第一旋涂玻璃层203。由于增加的砷能够去除旋涂玻璃层中的水分,从而使其固化,改变旋涂玻璃层表面的物理性质,从而改善第一旋涂玻璃层203和第一介电层202、第二介电层204之间的接触,有效减少接触中的裂缝,从而能够有效解决COB封装过程中铝线脱落的问题。
为了验证在金属介电层的旋涂玻璃层注入砷获得第一旋涂玻璃层203能够达到降低第一旋涂玻璃层203和第一介电层202和第二介电层204之间的界面破裂以及防止铝线脱落的技术效果。发明人在COB封装的制作过程中,对第一介电层202表面经SOG法生成旋涂玻璃层之后,在旋涂玻璃层中注入了能量120KEV(千电子伏),剂量4E15ions/cm2(离子每平方厘米)的砷,从而形成了含砷的旋涂玻璃层,即第一旋涂玻璃层203,结果表明,注入砷的旋涂玻璃层相较于为注入砷的旋涂玻璃层,其裂缝明显减少,而铝线脱落情况也得到明显改善。
在具体实施过程中,本申请中在旋涂玻璃层中注入的砷的能量不限于120KEV,其剂量也不限于4E15ions/cm2,本申请所属技术领域的技术人员可以根据其实际的需求,将所述旋涂玻璃层中砷的能量设置为100-140KEV、剂量注入为1E15-1E16ions/cm2之间的任意数值,但只要本申请所属技术领域的技术人员所设定的注入砷的能量和剂量所产生的技术效果能够和本申请实施例中采用的技术效果等同,都属于本申请的发明思想概念范围以内。
请参考图3,本申请实施例二提供一种金属介电层,具体包括如下结构:
第一介电层301;
在具体实施过程中,所述第一介电层301可以采用CVD法制作而成。在本申请实施中,为了验证较佳的技术效果,采用的是CVD法中的PETEOS(等离子增强型化学气相沉积氧化硅)法,生成的第一介电层301为氧化硅层,厚度为3000埃。
本申请所属技术领域的技术人员可以根据其实际的需求,用其它材质生成所述的第一介电层301,其厚度也不限于3000埃,但只要本申请所属技术领域的技术人员采用的材质与与本申请实施例中的氧化硅等同,设置的厚度起的功效与本申请实施例中的3000埃等同,都属于本申请的发明思想概念范围以内。
第一旋涂玻璃层302,设置在所述第一介电层301的上表面,所述第一旋涂玻璃层302为包括有砷的旋涂玻璃层;
在具体实施过程中,因为上一步制作而成的第一介电层301会受到位于第一介电层301底部的第一金属层的影响,为了利于第二金属层的后续制作,必须对其加以平坦化。在具体实施过程中,可以采用SOG法对其进行平坦化处理。但是采用SOG平坦化时具有如下问题:旋涂玻璃层与第一介电层301之间的界面容易发生破裂。
于是为了改进上述问题,在具体实施过程中,发明人采用在对第一介电层301表面经SOG法生成的旋涂玻璃层中注入砷,获得第一旋涂玻璃层302的方法,由于砷效去除第一旋涂玻璃层302的水分,改善焊盘的金属介电层中的第一旋涂玻璃层302和第一介电层301、第二介电层303的界面的接触,能够达到有效的防止铝线脱落的效果。
在具体实施过程中,本申请所属技术领域的技术人员可以根据其实际的需求,将所述旋涂玻璃层中砷的能量设置为100-140KEV、注入剂量设置为1E15-1E16ions/cm2之间的任意数值,但只要本申请所属技术领域的技术人员所设定的注入砷的能量和剂量所产生的技术效果能够和本申请实施例中采用的技术效果等同,都属于本申请的发明思想概念范围以内。
第二介电层303,位于所述第一旋涂玻璃层302的上表面。
在具体实施过程中,所述第二介电层303可以采用CVD法制作而成。在本申请实施中,为了验证较佳的技术效果,采用的是CVD法中的PETEOS(等离子增强型化学气相沉积氧化硅)法,生成的第二介电层为氧化硅层,厚度为5000埃。
本申请所属技术领域的技术人员可以根据其实际的需求,用其它材质生成所述的第二介电层303,其厚度也不限于5000埃,但只要本申请所属技术领域的技术人员采用的材质与与本申请实施例中的氧化硅等同,设置的厚度起的功效与本申请实施例中的5000埃等同,都属于本申请的发明思想概念范围以内。
请参考图4,本申请实施例三提供一种金属介电层的制作方法,具体包括如下步骤:
S401:形成第一介电层;
在具体实施过程中,所述第一介电层可以采用CVD法制作而成。在本申请实施中,为了验证较佳的技术效果,采用的是CVD法中的PETEOS(等离子增强型化学气相沉积氧化硅)法,生成的第一介电层为氧化硅层,厚度为3000埃。
本申请所属技术领域的技术人员可以根据其实际的需求,用其它材质生成所述的第一介电层,其厚度也不限于3000埃,但只要本申请所属技术领域的技术人员采用的材质与与本申请实施例中的氧化硅等同,设置的厚度起的功效与本申请实施例中的3000埃等同,都属于本申请的发明思想概念范围以内。
S402:在所述第一氧化硅层的上表面,形成旋涂玻璃层;
在具体实施过程中,因为上一步制作而成的第一介电层会受到位于第一介电层底部的第一金属层的影响,为了利于第二金属层的后续制作,必须对其加以平坦化。在具体实施过程中,可以采用SOG法对其进行平坦化处理。但是采用SOG平坦化时具有如下问题:旋涂玻璃层与第一介电层之间的界面容易发生破裂。
S403:向所述旋涂玻璃层中注入砷,形成第一旋涂玻璃层;
于是为了有效抑制旋涂玻璃层与第一介电层之间的界面破裂,进而导致的铝线脱落问题,本申请人在旋涂玻璃层中注入砷,在本申请实施例中,所注入的砷的能量为:能量120KEV,剂量为4E15。注入砷能够有效抑制旋涂玻璃层与第一介电层之间的界面破裂块,从而防止铝线脱落。
在具体实施过程中,本申请中在旋涂玻璃层中注入的砷的能量不限于120KEV,其剂量也不限于4E15,本申请所属技术领域的技术人员可以根据其实际的需求,将所述旋涂玻璃层中砷的能量设置为100-140KEV、剂量注入为1E15-1E16ions/cm2之间的任意数值,但只要本申请所属技术领域的技术人员所设定的注入砷的能量和剂量所产生的技术效果能够和本申请实施例中采用的技术效果等同,都属于本申请的发明思想概念范围以内。
S404:在所述第一旋涂玻璃层的上表面,形成第二介电层。
在具体实施过程中,所述第二介电层可以采用CVD法制作而成。在本申请实施中,为了验证较佳的技术效果,采用的是CVD法中的PETEOS(等离子增强型化学气相沉积氧化硅)法,生成的第二介电层为氧化硅层,厚度为5000埃。
本申请所属技术领域的技术人员可以根据其实际的需求,用其它材质生成所述的第二介电层,其厚度也不限于5000埃,但只要本申请所属技术领域的技术人员采用的材质与与本申请实施例中的氧化硅等同,设置的厚度起的功效与本申请实施例中的5000埃等同,都属于本申请的发明思想概念范围以内。
通过本申请的实施例中的一个或多个实施例,可以实现如下技术效果:
(1)由于采用了在旋涂玻璃层中注入砷的技术手段,有效改善了在COB封装过程中,由于压焊过程中产生的应力导致旋涂玻璃层和第一介电层、第二介电层的界面之间产生裂缝的技术问题,达到了旋涂玻璃层和第一介电层、第二介电层之间紧密结合的技术效果;
(2)由于采用了在旋涂玻璃层中注入砷的技术手段,有效解决了在COB封装过程中,由于压焊过程中产生的应力导致旋涂玻璃层和第一介电层、第二介电层的界面之间产生裂缝,及铝线脱落的技术问题,达到了在COB封装过程中铝线和焊盘紧密结合的技术效果。
尽管已描述了本申请的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。

Claims (6)

1.一种电路板,其特征在于,包括:
基板;
至少一个焊盘,通过所述焊盘将至少一个电路元件连接于其他电路;所述焊盘包括:
第一导电层和第二导电层;
压线点,设置于所述第二导电层的上表面;
金属介电层,位于所述第一导电层和所述第二导电层之间,其中,所述金属介电层包括:
第一介电层,设置在所述第一导电层的上表面;
第一旋涂玻璃层,设置在所述第一氧化硅层的上表面,所述第一旋涂玻璃层为包括有砷的旋涂玻璃层;
第二介电层,位于所述第一旋涂玻璃层的上表面。
2.如权利要求1所述的电路板,其特征在于,所述第一旋涂玻璃层具体为:所述砷的能量为100-140千电子伏、剂量为1E15-1E16离子每平方厘米的旋涂玻璃层。
3.一种金属介电层,其特征在于,包括:
第一介电层;
第一旋涂玻璃层,设置在所述第一介电层的上表面,所述第一旋涂玻璃层为包括有砷的旋涂玻璃层;
第二介电层,位于所述第一旋涂玻璃层的上表面。
4.如权利要求3所述的金属介电层,其特征在于,所述第一旋涂玻璃层为包括有砷的旋涂玻璃层,具体为:
所述第一旋涂玻璃层中的砷的能量为:120千电子伏;以及
所述第一旋涂玻璃层中的砷的剂量为:为1E15-1E16离子每平方厘米。
5.一种金属介电层制作方法,其特征在于,包括:
形成第一介电层;
在所述第一介电层的上表面,形成旋涂玻璃层;
向所述旋涂玻璃层中注入砷,形成第一旋涂玻璃层;
在所述第一旋涂玻璃层的上表面,形成第二介电层。
6.如权利要求5所述的方法,其特征在于,所述向所述旋涂玻璃层中注入砷,具体为:
向所述旋涂玻璃层注入能量为120千电子伏、剂量为1E15-1E16离子每平方厘米的砷。
CN201110452554.1A 2011-12-29 2011-12-29 一种金属介电层及其制作方法以及一种电路板 Active CN103187384B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110452554.1A CN103187384B (zh) 2011-12-29 2011-12-29 一种金属介电层及其制作方法以及一种电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110452554.1A CN103187384B (zh) 2011-12-29 2011-12-29 一种金属介电层及其制作方法以及一种电路板

Publications (2)

Publication Number Publication Date
CN103187384A true CN103187384A (zh) 2013-07-03
CN103187384B CN103187384B (zh) 2015-08-19

Family

ID=48678476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110452554.1A Active CN103187384B (zh) 2011-12-29 2011-12-29 一种金属介电层及其制作方法以及一种电路板

Country Status (1)

Country Link
CN (1) CN103187384B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85104650A (zh) * 1984-11-09 1986-06-10 英特尔公司 金属-氧化物-半导体后部工艺
CN1234608A (zh) * 1998-05-06 1999-11-10 世界先进积体电路股份有限公司 集成电路的制造方法
CN1322009A (zh) * 2000-05-02 2001-11-14 三星电子株式会社 旋涂玻璃组合物及其在半导体生产中形成氧化硅层的方法
US20030082922A1 (en) * 2001-10-29 2003-05-01 Seong-Jae Lee Method of fabricating integrated circuit having shallow junction
CN1617310A (zh) * 2003-11-11 2005-05-18 三星电子株式会社 旋涂玻璃组合物和在半导体制造工序中使用该旋涂玻璃形成氧化硅层的方法
US20080102540A1 (en) * 2006-10-31 2008-05-01 Tobias Letz Technique for forming a passivation layer without a terminal metal
CN102087975A (zh) * 2009-12-03 2011-06-08 无锡华润上华半导体有限公司 半导体器件及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85104650A (zh) * 1984-11-09 1986-06-10 英特尔公司 金属-氧化物-半导体后部工艺
CN1234608A (zh) * 1998-05-06 1999-11-10 世界先进积体电路股份有限公司 集成电路的制造方法
CN1322009A (zh) * 2000-05-02 2001-11-14 三星电子株式会社 旋涂玻璃组合物及其在半导体生产中形成氧化硅层的方法
US20030082922A1 (en) * 2001-10-29 2003-05-01 Seong-Jae Lee Method of fabricating integrated circuit having shallow junction
CN1617310A (zh) * 2003-11-11 2005-05-18 三星电子株式会社 旋涂玻璃组合物和在半导体制造工序中使用该旋涂玻璃形成氧化硅层的方法
US20080102540A1 (en) * 2006-10-31 2008-05-01 Tobias Letz Technique for forming a passivation layer without a terminal metal
CN102087975A (zh) * 2009-12-03 2011-06-08 无锡华润上华半导体有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN103187384B (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
CN102386240B (zh) 圆柱形嵌入式电容器
CN100556246C (zh) 配线基板的制造方法
CN102683311B (zh) 晶片封装体及其形成方法
JP4937842B2 (ja) 半導体装置およびその製造方法
KR101502663B1 (ko) 인터포저를 위한 캐패시터 및 그 제조방법
JP5286382B2 (ja) 半導体装置およびその製造方法
CN104979334A (zh) 半导体器件及方法
SG171522A1 (en) Semiconductor device and method of forming compliant stress relief buffer around large array wlcsp
CN104752236A (zh) 用于封装应用的两步模塑研磨
CN103956265A (zh) 嵌入在聚合物电介质中的薄膜电容器
US8765549B2 (en) Capacitor for interposers and methods of manufacture thereof
CN102148203A (zh) 半导体芯片以及形成导体柱的方法
US20130249047A1 (en) Through silicon via structure and method for fabricating the same
US10129980B2 (en) Circuit board and electronic component device
US9153480B2 (en) Interconnect structure and fabrication method
CN104979226A (zh) 一种铜的混合键合方法
CN1957465B (zh) 半导体器件及配线基板
KR101043328B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
CN103187384B (zh) 一种金属介电层及其制作方法以及一种电路板
CN104992910A (zh) 一种金属突刺混合键合方法
US20220375892A1 (en) Chip packaging method and chip packaging structure
TW201110299A (en) Multilayer semiconductor device and method for manufacturing multilayer semiconductor device
CN104321860B (zh) 电子器件中易碎无机层处的接触部位的几何结构
CN103247601B (zh) 铜互连结构及其制造方法
KR20060034850A (ko) 배선 장치, 이를 이용한 디바이스 패키지용 보호 캡,그리고 그것들을 제조하기 위한 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220719

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.