CN100447973C - 芯片结构及其制造工艺 - Google Patents

芯片结构及其制造工艺 Download PDF

Info

Publication number
CN100447973C
CN100447973C CNB2006100785712A CN200610078571A CN100447973C CN 100447973 C CN100447973 C CN 100447973C CN B2006100785712 A CNB2006100785712 A CN B2006100785712A CN 200610078571 A CN200610078571 A CN 200610078571A CN 100447973 C CN100447973 C CN 100447973C
Authority
CN
China
Prior art keywords
layer
mentioned
projections
chip structure
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100785712A
Other languages
English (en)
Other versions
CN101071780A (zh
Inventor
张慧玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to CNB2006100785712A priority Critical patent/CN100447973C/zh
Publication of CN101071780A publication Critical patent/CN101071780A/zh
Application granted granted Critical
Publication of CN100447973C publication Critical patent/CN100447973C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

一种芯片结构，其包括基材、导体层、多个凸块以及捕捉层，其中基材具有多个焊垫，而导体层是设置于这些焊垫上。多个凸块是设置于焊垫上方的导体层上，捕捉层则是设置于两相邻的凸块之间。此外，本发明亦提出一种芯片结构制造工艺。

Description

芯片结构及其制造工艺
技术领域
本发明涉及一种半导体结构及其制造工艺，且特别涉及一种芯片结构及其制造工艺。
背景技术
一般而言，胶卷承载型封装技术包括柔性带自动连接(Tape AutomatedBonding，TAB)技术及芯片-薄膜(Chip On Film，COF)接合技术，其通常应用于多种层面。以液晶面板(liquid crystal panel)与驱动芯片(drive IC)的接合工艺为例，此技术是先提供可挠性基板，其中可挠性基板的表面具有线路层，且线路层具有多条内引脚。之后，提供驱动芯片，其中驱动芯片的主动表面上具有多个金凸块。接着将驱动芯片设置于可挠性基板上，以使得金凸块与相对应的内引脚接合。然后，将底胶(underfill)填入驱动芯片与可挠性基板之间。接着，进行冲切步骤，以将设置有芯片的可挠性基板分割为多个独立的芯片封装体。之后，将芯片封装体与液晶面板接合，以形成液晶显示模块，其中驱动芯片是通过可挠性基板来与液晶面板电连接。
然而，在芯片制造工艺中，由于驱动芯片的主动表面可能会受到化学物质或是杂质颗粒的污染，导致底胶填充时，底胶无法紧密地与驱动芯片的主动表面贴合(即底胶与驱动芯片之间存在间隙)。因此，当液晶显示模块工作时，在电场、污染物(例如是含卤素离子的杂尘)以及水汽的作用下，部分金就容易从金凸块向外生长，并且沿着驱动芯片与底胶之间的间隙延伸。当向外生长的金与其它的凸块电接触时，就容易造成金凸块之间的短路(micro short)，进而造成液晶显示模块的显示异常。
发明内容
本发明的目的是提供一种芯片结构，以解决芯片结构中因电场、污染物以及水汽的作用而产生短路问题。
本发明的另一目的是提供一种芯片结构制造工艺，以提高芯片结构的制造合格率。
为达上述或是其它目的，本发明提出一种芯片结构，其包括基材、导体层、多个凸块以及捕捉层(trap layer)，其中基材具有多个焊垫，而导体层是设置于这些焊垫上。多个凸块是设置于焊垫上方的导体层上，捕捉层则是设置于两相邻的凸块之间，该捕捉层为可与水汽或污染物反应的导体层。
在本发明的一实施例中，导体层与凸块间具有电镀种子层，而电镀种子层的材质可以与凸块的材质相同。
在本发明的一实施例中，凸块例如是金凸块。
在本发明的一实施例中，导体层的材质例如是钛/钨合金。
在本发明的一实施例中，导体层的材质例如是具有容易与空气中的水汽或污染物反应特性的无机导电材料。
在本发明的一实施例中，焊垫的材质例如是铝。
在本发明的一实施例中，捕捉层的材质例如是钛/钨合金。
在本发明的一实施例中，导体层例如是金属叠层，此金属叠层由多个金属层叠合而成，且金属叠层的最下层金属层的材质例如是钛/钨合金。
在本发明的一实施例中，金属叠层的最下层金属层与捕捉层的材质例如是无机导电材料。
本发明再提出一种芯片结构制造工艺，其包括下列步骤。首先，提供具有多个焊垫的基材。然后，形成保护层于该基材上并暴露出该多个焊垫；形成导体层于该保护层及暴露出的焊垫上，该导体层采用具有易与空气中的水汽或污染物反应特性的无机导电材料而制成。接着，于每一焊垫上方的导体层上形成凸块。之后，移除暴露于凸块外的部分导体层，剩下未移除的部分导体层于两相邻的凸块间形成捕捉层。
在本发明的一实施例中，形成这些凸块之后，还可以包括下列步骤。首先，提供掩膜层于两相邻的凸块间的部分导体层上。接着，移除位于两相邻的凸块间且暴露于掩膜层外的部分导体层。之后，移除掩膜层，剩下未移除的部分导体层于两相邻的凸块间形成捕捉层。
在本发明的一实施例中，形成凸块的方法可以包括下列步骤。首先，提供掩膜层于基材上，其中掩膜层具有多个开口，以暴露出焊垫上方的导体层。接着，于这些开口内形成凸块。之后，移除掩膜层。
在本发明的一实施例中，这些凸块可以通过电镀的方式以形成于开口内。
在本发明的一实施例中，在开口内形成凸块之前，可以于导体层上形成电镀种子层，而电镀种子层可以利用溅镀(Sputtering)的方法以形成于导体层上。
在本发明的一实施例中，导体层可以为金属叠层，其中金属叠层由多个金属层叠合而成，且金属叠层的最下层为底层金属层，而在金属叠层上形成凸块之后，还包括下列步骤。首先，移除暴露于凸块之外且位于底层金属层上方的其余金属层。之后，移除暴露于凸块外的部分底层金属层，剩下未移除的部分底层金属层于两相邻的凸块间形成捕捉层。
本发明在两相邻的凸块间形成捕捉层，使得附着于芯片结构上的水汽或污染物(例如是含卤素离子的杂尘)可以与位于两凸块间的捕捉层产生反应，这些污染物即不易与凸块产生反应而造成公知技术所述的凸块间的短路情况。因此，本发明的捕捉层可以使芯片结构中的两相邻凸块保持电绝缘的关系，进而使芯片结构有较佳的产品合格率。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1A至图1H是本发明较佳实施例的一种芯片结构的制造流程图。
图2A至图2E是本发明较佳实施例的另一种芯片结构的制造流程图。
图3A至图3B是本发明较佳实施例的一种捕捉层的制造流程图。
主要元件标记说明
100、200：芯片结构
102：表面
110：基材
112：焊垫
114：保护层
114a：开口
120：导体层
130：凸块
140：掩膜层
142：开口
150、150’、150”：捕捉层
160：掩膜层
220：金属叠层
222、224、226：金属层
R：区域
具体实施方式
图1A至图1H是本发明较佳实施例的一种芯片结构的制造流程图。首先，如图1A所示，提供基材110，基材110例如为晶片或基板，其具有表面102，且基材110具有多个设置于表面102上的焊垫112，其中焊垫112的材质例如是铝。此外，基材110的表面102上还可形成保护层114，用以保护基材110最外层的线路(图中未表示)。此保护层114可以有多个开口114a，其分别暴露出所对应的焊垫112。接着，如图1B所示，形成导体层120于基材110上，其中导体层120的材质可以为钛/钨合金。
然后，如图1C至图1E所示，于每一个焊垫112上方的导体层120上形成凸块130，其中凸块130的材质例如是金。下文将详细说明凸块130是如何形成于导体层120上。举例来说，本实施例可以提供掩膜层140于基材110上(请参考图1C)，其中掩膜层140具有多个开口142，以暴露出焊垫112上方的导体层120。接着，如图1D所示，于这些开口142内形成凸块130，其中凸块130例如是通过电镀的方式以形成于开口142内。之后，如图1E所示，移除掩膜层140(请参考图1D)，以完成凸块130的制造。
在每一个焊垫112上方的导体层120上形成凸块130之后(请参考图1E)，接着如图1F至图1H所示，移除暴露于凸块130外的部分导体层120，以于两相邻的凸块130间形成捕捉层150，其中捕捉层150的厚度例如是1000埃。举例来说，形成捕捉层150的方法是于两相邻的凸块130间的部分导体层120上形成掩膜层160(如图1F所示)。接着，如图1G所示，移除位于两相邻的凸块130间且暴露于掩膜层160外的部分导体层120。之后，如图1H所示，移除掩膜层160(请参考图1G)，以于两相邻的凸块130间形成捕捉层150，其中捕捉层150的材质与导体层120的材质(钛/钨合金)相同。在完成上述步骤后，即完成本实施例芯片结构100的制造。
值得一提的是，由于捕捉层150的材质是钛/钨合金，故通过钛/钨合金易与空气中的水汽或污染物(例如是含卤素离子的杂尘)反应的特性，可使得附着于保护层114上的水汽或污染物容易与设置于两相邻凸块130间的捕捉层150反应，空气中的水汽或污染物与材质为金的凸块130产生反应的机率即大幅减少。也就是说，当芯片结构100处于工作状态时，在电场、污染物以及水汽的作用下，部分的凸块材料就不易从凸块130向外生长，而导致两凸块130间的短路。因此，在本实施例中，两相邻的凸块130可保持电绝缘的关系，芯片结构100即有较佳的制造合格率，进而使得设置有本实施例芯片结构100的电子装置有良好的产品质量。此外，本发明在此并不限定捕捉层150的材质，凡具有容易与空气中的水汽或污染物反应的特性的无机导电材料均属于本发明的范畴。
图1A至图1H所示的芯片结构制造工艺并非本发明唯一的实施方式，下文将针对本发明的其它实施方式做说明，并且为了方便说明，下文的说明将以相同的标记来标示相同的元件。图2A至图2E是本发明较佳实施例的另一种芯片结构的制造流程图。本实施例的芯片结构制造工艺与上述芯片结构制造工艺相似，惟其主要差异在于本实施例的导体层是金属叠层。下文将对本实施例的芯片结构制造工艺做详细描述。
首先，如图2A所示，提供基材110。接着，如图2B所示，形成金属叠层220于基材110上。在本实施例中，金属叠层220例如是由多个金属层222/224/226叠合而成，其中金属叠层220中的最下层金属层226的材质例如是钛/钨合金。然后，如图2C所示，于每一个焊垫112上方的金属叠层220上形成凸块130，其中形成凸块130的方法与图1C至图1E所示的凸块制造工艺相同，因此本实施例在此不再赘述。在一实施例中，与凸块130接合的金属层222例如是材质为金的电镀种子层，其例如是应用溅镀技术以形成于金属层224上，使得例如材质同样是金的凸块130可以通过金属叠层220与焊垫112紧密地接合。
于金属叠层220上形成凸块130之后(请参考图2C)，接着移除暴露于凸块130之外且位于金属层226上方的其余金属层222/224(如图2D所示)。之后，如图2E所示，移除暴露于凸块130外的部分金属层226，以于两相邻的凸块130间形成捕捉层150’。如此，即完成本实施例的芯片结构200的制造。其中，移除部分金属层226以形成捕捉层150’的步骤例如与图1F至图1H所示的芯片结构制造工艺相同，故本发明在此亦不再赘述。
承上所述，本发明于此再提出一种制造捕捉层的方式(如图3A至图3B所示)，其可有效率地制造捕捉层。请参考图3A，由于位于基材110上的保护层114其表面平整度不同(覆盖于焊垫112上的保护层114其表面高度比其它区域的保护层114高)，导致形成于保护层114上的金属层226的厚度不一致(R区域中的金属层226较薄)。因此，本实施例利用保护层114上的金属层226的厚度不一致的特性来对金属层226蚀刻适当时间，以将R区域中的金属层226移除(如图3B所示)。同时，在R区域之外的较厚金属层226在经过适当时间的蚀刻后，会于部分保护层114上形成薄层金属层，以构成捕捉层150”(捕捉层150”的厚度例如是介于10埃至80埃之间)。捕捉层150”与上述的捕捉层150同样具有易与空气中的水汽或污染物(例如是含卤素离子的杂尘)反应的特性，使得附着于保护层114上的水汽或污染物容易与两相邻凸块130间的捕捉层150”反应，而大幅降低空气中的水汽或污染物与材质为金的凸块130产生反应。
综上所述，本发明是于两相邻凸块间设置容易与空气中的水汽或污染物反应的捕捉层，因此当芯片结构在工作状态下，位于基材上的水汽或污染物与凸块产生反应的机率即大幅减少。如此，部分的凸块材料就不易从凸块向外生长，而导致相邻两凸块间的短路情况。与公知技术相比，本发明芯片结构中的两相邻凸块可保持电绝缘的关系，芯片结构即有较佳的制造合格率，进而使得设置本发明芯片结构的电子装置有良好的产品质量。
虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与改进，因此本发明的保护范围当视权利要求所界定者为准。

Claims (16)

1.一种芯片结构制造工艺，其特征是包括：
提供基材，该基材具有多个焊垫；
形成保护层于该基材上并暴露出该多个焊垫；
形成导体层于该保护层及暴露出的焊垫上，该导体层采用具有易与空气中的水汽或污染物反应特性的无机导电材料而制成；
于每一焊垫上方的该导体层上形成凸块；以及
移除暴露于上述这些凸块外的部分该导体层，剩下未移除的部分导体层于两相邻的上述这些凸块间形成捕捉层。
2.根据权利要求1所述的芯片结构制造工艺，其特征是形成上述这些凸块的方法包括：
提供掩膜层于该基材上，其中该掩膜层具有多个开口，以暴露出上述这些焊垫上方的该导体层；
于上述这些开口内形成上述这些凸块；以及
移除该掩膜层。
3.根据权利要求2所述的芯片结构制造工艺，其特征是上述这些凸块是通过电镀的方式以形成于上述这些开口内。
4.根据权利要求2所述的芯片结构制造工艺，其特征是在上述这些开口内形成上述这些凸块前，还包括于该导体层上形成电镀种子层。
5.根据权利要求4所述的芯片结构制造工艺，其特征是形成该电镀种子层的方法为溅镀。
6.根据权利要求1所述的芯片结构制造工艺，其特征是形成上述这些凸块后，还包括：
提供掩膜层于两相邻的上述这些凸块间的部分该导体层上；
移除位于两相邻的上述这些凸块间且暴露于该掩膜层外的部分该导体层；以及
移除该掩膜层，剩下未移除的部分导体层于两相邻的上述这些凸块间形成该捕捉层。
7.根据权利要求1所述的芯片结构制造工艺，其特征是该导体层为金属叠层，该金属叠层由多个金属层叠合而成，且该金属叠层的最下层为底层金属层，而在该金属叠层上形成上述这些凸块后，还包括：
移除暴露于上述这些凸块之外且位于该底层金属层上方的其余上述这些金属层；以及
移除暴露于上述这些凸块外的部分该底层金属层，剩下未移除的部分底层金属层于两相邻的上述这些凸块间形成该捕捉层。
8.一种芯片结构，其特征是其包括：
基材，具有多个焊垫；
导体层，设置于上述这些焊垫上；
多个凸块，设置于上述这些焊垫上方的该导体层上；以及
捕捉层，设置于两相邻的上述这些凸块间，该捕捉层为可与水汽或污染物反应的导体层。
9.根据权利要求8所述的芯片结构，其特征是该导体层与上述这些凸块间具有电镀种子层。
10.根据权利要求9所述的芯片结构，其特征是该电镀种子层的材质与上述这些凸块的材质相同。
11.根据权利要求8所述的芯片结构，其特征是上述这些凸块为金凸块。
12.根据权利要求8所述的芯片结构，其特征是该导体层的材质为钛/钨合金。
13.根据权利要求8所述的芯片结构，其特征是该导体层的材质为具有容易与空气中的水汽或污染物反应特性的无机导电材料。
14.根据权利要求8所述的芯片结构，其特征是上述这些焊垫的材质为铝。
15.根据权利要求8所述的芯片结构，其特征是该捕捉层的材质为钛/钨合金。
16.根据权利要求8所述的芯片结构，其特征是该导体层为金属叠层，该金属叠层由多个金属层叠合而成，且该金属叠层的最下层金属层的材质为钛/钨合金。
CNB2006100785712A 2006-05-12 2006-05-12 芯片结构及其制造工艺 Expired - Fee Related CN100447973C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100785712A CN100447973C (zh) 2006-05-12 2006-05-12 芯片结构及其制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100785712A CN100447973C (zh) 2006-05-12 2006-05-12 芯片结构及其制造工艺

Publications (2)

Publication Number Publication Date
CN101071780A CN101071780A (zh) 2007-11-14
CN100447973C true CN100447973C (zh) 2008-12-31

Family

ID=38898879

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100785712A Expired - Fee Related CN100447973C (zh) 2006-05-12 2006-05-12 芯片结构及其制造工艺

Country Status (1)

Country Link
CN (1) CN100447973C (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW466648B (en) * 2000-07-17 2001-12-01 Taiwan Semiconductor Mfg Method for preventing oxidation of aluminum pad in bumping process
CN1392607A (zh) * 2002-06-17 2003-01-22 威盛电子股份有限公司 凸块底缓冲金属结构
TW545099B (en) * 2002-06-17 2003-08-01 Via Tech Inc Bump forming technology with high resolution
US20030213981A1 (en) * 1996-12-04 2003-11-20 Seiko Epson Corporation Semiconductor device, circuit board, and electronic instrument
CN1519896A (zh) * 1996-12-04 2004-08-11 ������������ʽ���� 电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备
TWI221343B (en) * 2003-10-21 2004-09-21 Advanced Semiconductor Eng Wafer structure for preventing contamination of bond pads during SMT process and process for the same
US20040229398A1 (en) * 2001-05-31 2004-11-18 International Business Machines Corporation Method of manufacture of silicon based package and devices manufactured thereby
WO2005008767A2 (en) * 2003-07-16 2005-01-27 Koninklijke Philips Electronics N.V. Metal bump with an insulation for the side walls and method of fabricating a chip with such a metal bump
US20050287785A1 (en) * 2003-12-31 2005-12-29 Lee Kevin J Method of stacking wafers with anisotropic conductive adhesive

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030213981A1 (en) * 1996-12-04 2003-11-20 Seiko Epson Corporation Semiconductor device, circuit board, and electronic instrument
CN1519896A (zh) * 1996-12-04 2004-08-11 ������������ʽ���� 电子部件和半导体装置、其制造方法和装配方法、电路基板与电子设备
TW466648B (en) * 2000-07-17 2001-12-01 Taiwan Semiconductor Mfg Method for preventing oxidation of aluminum pad in bumping process
US20040229398A1 (en) * 2001-05-31 2004-11-18 International Business Machines Corporation Method of manufacture of silicon based package and devices manufactured thereby
CN1392607A (zh) * 2002-06-17 2003-01-22 威盛电子股份有限公司 凸块底缓冲金属结构
TW545099B (en) * 2002-06-17 2003-08-01 Via Tech Inc Bump forming technology with high resolution
WO2005008767A2 (en) * 2003-07-16 2005-01-27 Koninklijke Philips Electronics N.V. Metal bump with an insulation for the side walls and method of fabricating a chip with such a metal bump
TWI221343B (en) * 2003-10-21 2004-09-21 Advanced Semiconductor Eng Wafer structure for preventing contamination of bond pads during SMT process and process for the same
US20050287785A1 (en) * 2003-12-31 2005-12-29 Lee Kevin J Method of stacking wafers with anisotropic conductive adhesive

Also Published As

Publication number Publication date
CN101071780A (zh) 2007-11-14

Similar Documents

Publication Publication Date Title
USRE46618E1 (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
US6221750B1 (en) Fabrication of deformable leads of microelectronic elements
Greig Integrated circuit packaging, assembly and interconnections
CN100479140C (zh) 包括混合金凸点的微电子器件芯片及其封装、应用和制造
US8211789B2 (en) Manufacturing method of a bump structure having a reinforcement member
US10020280B2 (en) Method of manufacturing a carrier tape
US8105934B2 (en) Bump structure for a semiconductor device and method of manufacture
US20060231953A1 (en) Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein
US20050242446A1 (en) Integrated circuit package with different hardness bump pad and bump and manufacturing method therefor
CN104051406B (zh) 半导体结构及其制造方法
US6737353B2 (en) Semiconductor device having bump electrodes
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置
CN101515557A (zh) 在集成电路晶片上制造低成本焊料凸块
US20040222520A1 (en) Integrated circuit package with flat metal bump and manufacturing method therefor
US8124520B2 (en) Integrated circuit mount system with solder mask pad
CN100447973C (zh) 芯片结构及其制造工艺
US20080197490A1 (en) Conductive structure for a semiconductor integrated circuit and method for forming the same
JP2006291242A (ja) 金めっき液および金めっき方法および半導体装置の製造方法および半導体装置
CN1326432C (zh) 无焊垫设计的高密度电路板及其制造方法
JP5085012B2 (ja) バンプ構造を含む半導体素子及びその製造方法
CN101373748B (zh) 晶圆级封装结构及其制作方法
CN1365141A (zh) 凸块制作方法
US11373942B2 (en) Semiconductor devices
KR20030094692A (ko) 무전해 솔더범프 형성방법
JP2004172423A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081231

Termination date: 20130512