KR101611846B1 - 칩 온 플렉스 구조체 및 이를 형성하는 방법 - Google Patents

칩 온 플렉스 구조체 및 이를 형성하는 방법 Download PDF

Info

Publication number
KR101611846B1
KR101611846B1 KR1020140054226A KR20140054226A KR101611846B1 KR 101611846 B1 KR101611846 B1 KR 101611846B1 KR 1020140054226 A KR1020140054226 A KR 1020140054226A KR 20140054226 A KR20140054226 A KR 20140054226A KR 101611846 B1 KR101611846 B1 KR 101611846B1
Authority
KR
South Korea
Prior art keywords
layer
metal
alloy
disposed
capping
Prior art date
Application number
KR1020140054226A
Other languages
English (en)
Other versions
KR20140131884A (ko
Inventor
추-순 린
Original Assignee
하이맥스 테크놀로지스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이맥스 테크놀로지스 리미티드 filed Critical 하이맥스 테크놀로지스 리미티드
Publication of KR20140131884A publication Critical patent/KR20140131884A/ko
Application granted granted Critical
Publication of KR101611846B1 publication Critical patent/KR101611846B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11825—Plating, e.g. electroplating, electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1355—Shape
    • H01L2224/13551—Shape being non uniform
    • H01L2224/13552—Shape being non uniform comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Led Device Packages (AREA)

Abstract

칩 온 플렉스 구조체는 금속 패드 위에 설치된 금속 범프를 완전하게 덮는 캡핑층, 상기 금속 범프와 상기 캡핑층 간에 직접적으로 협지되어 있는 범프 합금층, 중합체 재료층에 부착된 리드층을 완전하게 덮는 덮개층, 상기 리드층과 상기 덮개층 간에 직접적으로 협지되어 있는 리드 합금층, 및 상기 덮개층과 상기 캡핑층 간에 직접적으로 협지되어 있는 계면 합금층을 포함한다. 범프 합금층, 리드 합금층 및 계면 합금층 각각은 기울기 조성을 가진다.

Description

칩 온 플렉스 구조체 및 이를 형성하는 방법{CHIP ON FLEX STRUCTURE AND METHOD FOR FORMING THE SAME}
본 발명은 일반적으로 칩 온 플렉스 구조체 및 이를 형성하는 방법에 관한 것이다. 특히, 본 발명은 특히 디스플레이에서 사용하기 위한 합금 보호 칩 온 플렉스 구조체 및 이를 형성하는 방법에 관한 것이다.
전자 기기를 소형화 및 경량화하기 위해 최근 칩 온 플렉스가 제시되었다. 연성의 인쇄회로 막은 칩 온 플렉스 구조체의 캐리어(carrier)이다. 이 연성의 인쇄회로 막 상의 리드에 칩 위의 금 범프(gold bumps on the chips)를 본딩한다.
일반적으로 말하면, 금은 화학적으로 극히 비활성이면서 매우 부드러워 제품의 신뢰도가 매우 높기 때문에, 금속 범프 재료로서의 역할을 하기에 이상적인 금속이다.
그렇지만, 금 가격으로 상승으로 인해 가격 경쟁력이 점점 떨어진다. 칩 온 플렉스를 저렴하게 제조할 수 있는 새로운 방식이 필요하다.
전술한 바를 감안하여, 본 발명은 먼저 디스플레이에서 사용하기 위한 칩 온 플렉스 구조체를 제안한다. 이러한 칩 온 플렉스 구조체는 기본적으로 저렴하게 제조할 수 있으며 극단적이거나 비이상적인 상황에서 기전 효과(galvanic effect)에 무관하다는 이점이 있다.
칩 온 플렉스 구조체는 금속 패드, 패시베이션 층, 접착층, 금속 범프, 캡핑층(capping layer), 범프 합금층, 매트릭스 및 계면 합금층을 포함한다. 패시베이션 층은 금속 패드 위에 증착되어 금속 패드 위에 배치되는 오목부(recess)를 규정한다. 접착층은 이 오목부에 완전하게 배치되고, 금속 패드 위에 배치되며, 패시베이션 층 위에는 부분적으로 배치되어, 접착층이 금속 패드 및 패시베이션 층과 직접적으로 접촉하게 된다. 금속 범프는 제1 금속으로 이루어져 있고, 오목부에 부분적으로 배치되어 접착층을 덮는다. 캡핑층은 제2 금속으로 이루어져 있고, 금속 범프 위에 배치되어 이 금속 범프를 거의 완전하게 덮는다. 이 캡핑층에 의해 금속 범프가 주위의 대기에 노출되지 않게 할 수 있다. 범프 합금층은 금속 범프와 캡핑층 간에 직접적으로 협지된다. 범프 합금층은 제1 금속과 제2 금속으로 이루어진 제1 합금이고 제1 기울기 조성(gradient composition)을 가진다. 매트릭스는 캡핑층을 전기적으로 연결하는 데 사용된다. 매트릭스는 중합체 재료층, 리드층, 덮개층 및 리드 합금층을 포함한다. 리드층은 제1 금속층으로 이루어져 있고 중합체 재료층에 직접 부착된다. 덮개층은 제2 금속층으로 이루어져 있고 리드층을 완전히 덮고 있어서 리드층은 주위의 대기에 노출되지 않는다. 리드 합금층은 리드층과 덮개층 간에 직접적으로 협지되어 있다. 리드 합금층은 제1 금속과 제2 금속으로 이루어진 제1 합금이고 제2 기울기 조성을 가진다. 계면 합금층은 덮개층과 캡핑층 간에 직접적으로 협지되어 있다. 계면 합금층은 제1 금속과 제2 금속으로 이루어진 제3 합금이고 제3 기울기 조성을 가진다.
본 발명의 일실시예에서, 캡핑층은 금속 범프에 자체 정렬되어 있다.
본 발명의 다른 실시예에서, 캡핑층, 접착층 및 패시베이션 층 사이에는 노치(notch)가 배치된다.
본 발명의 다른 실시예에서, 제1 금속은 구리이다.
본 발명의 다른 실시예에서, 제2 금속은 주석이다.
본 발명의 다른 실시예에서, 범프 합금층은 금속 범프가 캡핑층을 관통하지 않게 한다.
본 발명의 다른 실시예에서, 제1 합금은 Cu6Sn5 및 Cu3Sn 중 적어도 하나를 포함한다.
본 발명의 다른 실시예에서, 제2 합금은 Cu6Sn5 및 Cu3Sn 중 적어도 하나를 포함한다.
본 발명의 다른 실시예에서, 제3 합금은 Cu6Sn5 및 Cu3Sn 중 적어도 하나를 포함한다.
본 발명의 다른 실시예에서, 덮개층의 표면 영역은 캡핑층의 표면 영역보다 더 작지 않다.
본 발명의 다른 실시예에서, 덮개층은 캡핑층에 정렬되어 있다.
본 발명의 다른 실시예에서, 칩 온 플렉스 구조체는 패시베이션 층과 중합체 재료층 사이에 배치된 수지를 포함하여 계면 합금층, 덮개층 및 캡핑층을 밀봉한다.
본 발명의 다른 실시예에서, 캡핑층, 접착층 및 패시베이션 층 사이에 배치된 노치는 수지로 채워진다.
본 발명의 다른 실시예에서, 칩 온 플렉스 구조체는 디스플레이에서 사용하기 위한 것이다.
본 발명은 칩 온 플렉스 구조체를 형성하는 방법을 더 제안한다. 먼저, 캐리어를 준비한다. 캐리어는 금속 패드, 패시베이션 층, 접착층, 금속 범프, 캡핑층 및 범프 합금층을 포함한다.
패시베이션 층은 금속 패드 위에 배치되고, 금속 패드 위에 배치된 오목부를 규정한다. 접착층은 이 오목부 위에 완전히 배치되고, 금속 패드 위에 배치되며 패시베이션 층 위에 부분적으로 배치되어, 접착층이 금속 패드와 패시베이션 층과 직접 접촉하게 된다. 금속 범프는 제1 금속으로 이루어져 있고 오목부에 부분적으로 배치되며 접착층을 덮는다. 캡핑층은 제2 금속으로 이루어져 있고 금속 범프 위에 배치되며 이 금속 범프를 거의 완전하게 덮는다. 캡핑층은 금속 범프가 주위의 대기에 노출되지 않게 할 수 있다. 범프 합금층은 금속 범프와 캡핑층 사이에 직접적으로 협지되어 있다. 범프 합금층은 제1 금속과 제2 금속으로 이루어진 제1 합금이고 제1 기울기 조성을 가진다.
둘째, 매트릭스가 제공된다. 매트릭스는 캡핑층을 전기적으로 연결하는 데 사용된다. 매트릭스는 중합체 재료층, 리드층, 덮개층, 리드 합금층 및 계면 합금층을 포함한다. 리드층은 제1 금속으로 이루어져 있고 중합체 재료층에 직접 부착된다. 덮개층은 제2 금속으로 이루어져 있고 리드층을 완전하게 덮으며 이에 따라 리드층은 주위의 대기에 노출되지 않는다. 리드 합금층은 리드층과 덮개층 간에 직접적으로 협지되어 있다. 리드 합금층은 제1 금속 및 제2 금속으로 이루어진 제2 합금이고 제2 기울기 조성을 가진다.
다음, 덮개층이 캡핑층과 직접 접촉하도록 캐리어가 매트릭스에 부착된다. 후에, 연결 단계(linking step)가 수행되고 이에 따라 덮개층과 캡핑층 사이에 직접 협지되도록 계면 합금층이 형성된다. 계면 합금층은 제1 금속과 제2 금속으로 이루어진 제3 합금이고 제3 기울기 조성을 가진다.
본 발명의 일실시예에서, 매트릭스를 준비하는 단계는 이하의 단계를 포함한다. 먼저, 기판이 제공된다. 기판은 금속 패드, 패시베이션 층, 접착층 및 패턴 포토레지스트를 포함한다. 패시베이션 층은 금속 패드 위에 배치되고 이 금속 패드 위에 배치된 오목부를 규정한다. 접착층은 오목부 내에 배치되고, 금속 패드 및 패시베이션 층을 덮고 직접적으로 접촉한다. 패턴 포토레지스트는 접착층 위에 배치되고, 접착층을 노출시키는 개구부를 포함하며, 이 개구부는 오목부 내에 그리고 패시베이션 층 위에 배치된다. 둘째, 개구부는 금속 범프 재료로 채워진다. 그런 다음, 패턴 포토레지스트가 제거되어 금속 범프 재료는 접착층 위에 배치된 금속 범프가 된다. 다음, 금속 범프에 의해 덮이지 않는 접착층을 제거하여 아래에 있는 패시베이션 층을 부분적으로 노출시킨다. 후에, 캡핑층을 형성하여 금속 범프를 덮는다.
본 발명의 다른 실시예에서, 접착층을 제거할 때 접착층을 과제거(over-removed)하여, 캡핑층, 접착층 및 패시베이션 층 간에 노치를 형성한다.
본 발명의 다른 실시예에서, 칩 온 플렉스 구조체를 형성하는 방법은 이하의 단계를 더 포함한다. 금속 범프를 경화시킴으로써 금속 범프의 단단함(hardness)을 조정한다.
본 발명의 다른 실시예에서, 칩 온 플렉스 구조체를 형성하는 방법은 이하의 단계를 더 포함한다. 금속 범프 위에 배치된 캡핑층을 경화하여 금속 범프를 가지는 제1 합금을 형성함으로써 이 금속 범프가 캡핑층을 관통하지 않게 한다.
본 발명의 다른 실시예에서, 개구부를 제1 금속으로 채우는 단계는 플레이팅(plating)에 의해 수행된다.
본 발명의 다른 실시예에서, 캡핑층을 형성하는 단계는 무전극 플레이팅에 의해 수행된다.
본 발명의 다른 실시예에서, 캐리어를 매트릭스에 접착할 때 덮개층은 캡핑층에 정렬된다.
본 발명의 다른 실시예에서, 제1 금속은 구리이다.
본 발명의 다른 실시예에서, 제2 금속은 주석이다.
본 발명의 다른 실시예에서, 제1 합금은 Cu6Sn5 및 Cu3Sn 중 적어도 하나를 포함한다.
본 발명의 다른 실시예에서, 제2 합금은 Cu6Sn5 및 Cu3Sn 중 적어도 하나를 포함한다.
본 발명의 다른 실시예에서, 제3 합금은 Cu6Sn5 및 Cu3Sn 중 적어도 하나를 포함한다.
본 발명의 다른 실시예에서, 칩 온 플렉스 구조체를 형성하는 방법은 이하의 단계를 더 포함한다. 패시베이션 층과 중합체 재료층 사이에 배치된 수지를 형성하여 계면 합금층, 덮개층 및 캡핑층을 밀봉한다.
본 발명의 다른 실시예에서, 패시베이션 층과 중합체 재료층 사이에 수지를 포함하여 계면 합금층, 덮개층 및 캡핑층을 밀봉하고, 노치를 채운다.
본 발명의 이러한 목적 및 다른 목적은 다양한 도면 및 도해에 설명되어 있는 양호한 실시예에 대한 이하의 상세한 설명을 읽은 후 당업자에게 자명하게 될 것이다.
도 1 내지 도 12b는 본 발명의 금속 범프 구조를 형성하는 과정에 대한 도면이다.
도 13a 내지 도 14b는 본 발명의 금속 범프 구조를 도시하는 도면이다.
본 발명은 디스플레이에서 사용하기 위한 칩 온 플렉스 구조체를 형성하는 방법을 제공한다. 도 1 내지 도 12b는 소망의 칩 온 플렉스 구조체를 형성하는 가능한 방법을 도시한다. 이 칩 온 플렉스 구조체는 기본적으로 제조비가 저렴하고, 복수의 기울기 합금층 및 밀봉 수지로 인한 극단적이거나 비이상적인 상황에서 기전 효과(galvanic effect)에 무관하다는 더 많은 이점이 있다.
먼저, 캐리어(10)가 준비되고 매트릭스(50)가 제공된다. 본 발명의 캐리어(10)는 적어도 금속 패드(11), 패시베이션 층(12), 접착층(13), 금속 범프(20), 캡핑층(40) 및 범프 합금층(41)을 포함한다. 매트릭스(50)는 캡핑층(40)을 전기적으로 연결하는 데 사용된다. 매프릭스(50)는 중합체 재료층(51), 리드층(52), 덮개층(53) 및 리드 합금층(54)을 포함한다.
한편, 캐리어(10)는 이하의 단계에 따라 준비될 수 있다. 먼저, 도 1을 참조하면, 기판(10)이 준비된다. 기판(10)은 금속 패드(11), 패시베이션 층(12) 및 접착층(13)을 포함한다.
절연층(9)은 다른 구성요소, 예를 들어 금속 패드(11), 패시베이션 층(12) 및 접착층(13)을 지지하기 위한 기판(10)의 기초이다. 금속 패드(11)는 경량의 재료, 예를 들어, Al일 수 있으며 패턴화된다. 그렇지만, 다른 금속 재료도 적절할 수 있다.
패시베이션 층(12)은 금속 패드(11) 위에 배치되고 동시에 오목부(15)를 규정하는 패턴을 가지며 이에 따라 오목부(15)도 역시 금속 패드(11) 위에 배치된다. 패시베이션 층(12)은 전기 절연 재료, 예를 들어, 실리콘 산화물, 실리콘 질화물 또는 이것들의 조합이다. 일반적으로 말하면, 오목부(15)의 크기는 금속 패드(11)의 크기보다 작다.
접착층(13)은 오목부(15) 내에 배치된다. 또한, 접착층(13)은 금속 패드(11) 및 패시베이션 층(12)을 덮으며 이에 따라 접착층(13)은 금속 패드(11) 및 패시베이션 층(12)과 직접적으로 접촉할 수 있다. 접착층(13)에 의해, 나중에 형성되는 금속 범프 재료(도시되지 않음)가 오목부(15)에 확실하게 부착될 수 있다. 접착층(13)은 TiW 합금층, 또는 Ti층과 같은 합금층일 수 있다. 접착층(13)은 Ti/W 합금의 층 및 구리와 같은 시드 층(seed layer)을 스퍼터링함으로써 형성되어 기판(10)을 균일하게 덮을 수 있는데, 예를 들어, 금속 패드(11), 패시베이션 층(12) 및 오목부(15)의 표면을 전체적으로 덮을 수 있다. 결과가 도 1에 도시되어 있다.
다음, 도 2에 도시된 바와 같이, 접착층(13) 위에 포토레지스트(14')의 벌크 층이 형성되어 오목부도 채운다. 포토레지스트(14')는 유기 재료와 같은 광감지 재료일 수 있다. 다음, 도 3에 도시된 바와 같이, 포토레지스트(14')가 패턴화된다. 패턴 포토레지스트(14')는 다음과 같이 형성될 수 있다. 예를 들어, 패턴 포토레지스트(14')는 개구부(16)를 규정하도록 접착층(13) 위에 형성된다. 개구부(16)는, 오목부(15) 내 그리고 패시베이션 층(12) 위에 배치된 접착층(13)을 노출하는 데 사용되며, 이에 따라, 본 발명의 일실시예에서, 개구부(16)는 오목부(15)보다 약간 크다. 환언하면, 개구부(16)는 나중에 형성되는 금속 범프 재료(도시되지 않음)가 수용되는 공간을 규정하는 데 사용된다. 그 공간 자체는 오목부(15)도 수용한다.
그런 다음, 벌크 포토레지스트(14')는 적절한 노출(exposure) 및 현상(develpment) 단계가 수행되어, 이 적절한 노출 및 현상 단계에 의해 형성되는 사전결정된 패턴을 가지는 패턴 포토레지스트(14')로 변환된다. 이 패턴은 개구부(16)에 의해 규정되며 그 결과가 도 3에 도시되어 있다.
둘째, 도 4에 도시된 바와 같이, 금속 범프 재료(20')를 사용하여 개구부(16)를 채운다. 금속 범프 재료(20')는 개구부(16)를 채울 뿐이며, 개구부(16)를 가득 채우는 것이 아님에 유의해야 한다. 금속 범프 재료(20')와 금속 패드(11) 또는 패시베이션 층(12) 사이에 접착층(13) 협지된다. 예를 들어, 금속 범프 재료(20')는 플레이팅에 의해 형성되는데, 금속 패드(11)와 접착층(13)은 모두 전기 전도성이기 때문이다. 선택적으로, 금속 범프 재료(20')는 팔라듐, 은, 구리 또는 금과 같은 순수한 금속이므로 전기 저항 및 화학 작용이 가능한 낮게 발생한다.
금속 범프 재료(20')가 잘 구성되면, 포토레지스트(14')의 서비스는 더 필요하지 않다. 그런 다음, 도 5를 참조하면, 금속 범프 재료(20')가 개별적인 금속 범프(20)가 되도록 패턴 포토레지스트(14)를 제거한다. 패턴 포토레지스트(14)는 종래방식으로 제거될 수 있다. 개별적인 금속 범프(20)는 접착층(13) 위에 완전하게 배치되고 직접적으로 접촉된다.
접착층(13)은 전기적 전도성이기 때문에, 개별적인 금속 범프(20)가 쇼트가 되어 버리며, 이에 따라 과도한 접착층(13)은 제거되어야 한다. 다음, 도 6에 도시된 바와 같이, 금속 범프(20)에 의해 덮이지 않은 접착층(13)은 에칭에 의해 제거되어 아래에 있는 패시베이션 층(12)을 부분적으로 노출시키며 이에 따라 개별적인 금속 범프(20)가 전기적 절연 재료, 즉 패시베이션 층(12)에 의해 다른 것과 전기적으로 절연된다. 이 방법에서, 금속 범프(20)는 접착층(1)에 자체 정렬된다. 접착층(13)을 제거하는 에칭 단계는 과산화수소를 사용하여 TiW 합금을 에칭할 수 있다. 선택적으로, 에칭 단계 이후, 금속 범프(20)를 경화시킴으로써 금속 범프(20)의 단단함을 조정하기 위해서는 경화 단계가 필요하다. 경화 단계는 300℃ 이상 또는 90분 이상의 조건에서의 써멀 단계(thermal step)일 수 있다. 예를 들어, 더 낮은 단단함은 더 높은 온도 및 더 긴 시간을 필요로 하며; 더 높은 단단함은 더 낮은 온도 및 더 짧은 시간을 필요로 한다. 경화 단계는 금속 범프가 이상적인 단단함을 가지게 하는데, 예를 들어, 130Hv보다 많지 않게, 바람직하게는 110Hv보다 많지 않게, 더 바람직하게는 110Hv와 50Hv 사이에 있게 한다.
도 6을 참조하면, 에칭 단계가 금속 범프(20)에 의해 덮이지 않은 접착층(13)을 완전하게 제거할 뿐만 아니라 에칭 단계가 그 이외의 금속 범프(20)에 의해 덮이지 않은 접착층(13)을 더 제거하는데, 예를 들어 금속 범프(20)와 패시베이션 층(12) 간에 협지되어 있는 접착층(13)을 더 제거하기 때문에, 접착층(13)이 제거될 때 금속 범프(20), 접착층(13) 및 패시베이션 층(12) 사이에 노치(30)가 형성될 수 있다. 결과는 금속 범프(20), 접착층(13) 및 패시베이션 층(12) 사이에 노치(30)가 형성되는 것이며, 이것은 본 발명의 구조적 특징 중 하나이다. 노치(30)가 제공되면, 금속 범프(20)는 접착층(13)을 거의 덮을 수 있다. 노치(30)는 측면 치수가 1㎛ - 2㎛일 수 있다.
개별적인 금속 범프(20)는 여전히 주위의 대기에 민감하기 때문에, 캡핑층이 금속 범프(20)를 의도적으로 가능한 많이 덮도록 형성하며 이에 따라 금속 범프(20)는 주위의 대기에 노출되지 않는다. 도 7을 참조하면, 캡핑층(40)이 금속 범프(20)를 거의 완전히 덮도록 형성하여 노치(30)가 제공되는 것으로 인해 소망의 금속 범프(1)를 형성한다. 캡핑층(40)은 다양한 보호 순수 재료 중 하나 또는 복수일 수 있다. Cu 범프의 경우, 캡핑층(40)은 Sn, Ni, Au 및 Pd 중 하나일 수 있다. Au 범프의 경우, 캡핑층(40)은 Sn, Ni, 및 Pd 중 하나일 수 있다. Ag 범프의 경우, 캡핑층(40)은 Sn일 수 있다. Pd 범프의 경우, 캡핑층(40)은 Sn일 수 있다. 그렇지만, 캡핑층(40)의 형성으로 도 7에 도시된 바와 같이 노치(30)의 크기가 작을 수 있거나, 또는 노치(30)가 도 8 및 도 8a에 도시된 바와 같이, 노치를 채움으로써 사라질 수 있으며, 이에 따라 캡핑층(40)이 금속 범프(20)를 완전하게 덮도록 형성된다. 예를 들어, 도 7, 도 8 및 도 8a에 도시된 바와 같이, 캡핑층(40)은 내부 층(42) 및 외부 층(43)을 포함하는데, 이 층들은 단일 층 또는 복합 층일 수 있다. 내부 층(42) 및 외부 층(43)은 동일한 재료일 수도 있고 상이한 재료일 수도 있는데, 예를 들어, (동일한 재료의) Sn 42/43, (상이한 재료의 각각의 단일 층) Ni 42/43, (단일 층(42) 및 복합 층(43)의 조합) Pd 42/Au 43 또는 Ni 42/Pd+Au 43일 수 있다.
바람직하게, 캡핑층(40)은 무전극 플레이팅에 의해 형성될 수 있다. 캡핑층(40)의 두께는 2㎛일 수 있거나 또는 바람직하게는 0.006㎛만큼 낮을 수 있다. 패시베이션 층(12)은 전기 절연 재료이기 때문에, 캡핑층(40)은 구체적으로 금속 범프(20) 위에 형성될 것이다. 환언하면, 캡핑층(40)은 금속 범프(20)에 자체 정렬된다. 캡핑층(40), 내부 층(42) 및 외부 층(43)을 형성하는 과정이 참조로 표 1에 열거되어 있다. 선택적으로, 표 1에서의 각각의 단계 후에, 순수한 물에 의한 세정 단계가 수행될 수 있다.
플레이팅 과정 온도(℃) pH 값 시간(초)
범프 클리닝 단계 실내 온도 7 미만 30-60
산화 처리 단계 실내 온도 7 미만 30-120
시드-활성화 단계 실내 온도 1.1-2 60-360
Pd 단계 50-54 6~8 600-1200
Ni 단계 50-54 6~8 600-1200
금 단계 85 4.7-5.3 1200 미만
본 발명의 다른 실시예에서는, 다른 경화 단계를 사용하여 금속 범프(20) 및 캡핑층(40)이 범프 합금층(41)이라고 하는 합금(41)을 형성하게 한다. 예를 들어, 도 9 또는 도 10/10a에 도시된 바와 같이, 금속 범프(20) 상의 캡핑층(40)이 경화되는데, 예를 들어, 150℃~180℃에서 30~60분 동안 경화되어, 금속 범프(20)를 가지는 범프 합금층(41)을 형성한다. 구리 및 주석은 상이한 조건에서 다양한 합금, 예를 들어, Cu3Sn, Cu6Sn5, Cu41Sn11, 또는 Cu10Sn3을 형성할 수 있다. 본 발명의 하나의 양호한 실시예에서, 범프 합금층(41)은 혼합체이며 제1 기울기 조성(gradient composition)을 가진다. 예를 들어, 범프 합금층(41)의 기울기 조성은 Cu3Sn, Cu6Sn5, Cu41Sn11, 또는 Cu10Sn3일 수 있다. 온도 또는 시간은 통상적으로 합금 시기(alloy phase)를 형성하는 속도에 영향을 끼친다. 일반적으로 말하면, 구리에 가까운 합금 시기는 Cu 함유량이 많고 구리로부터 멀리 떨어져 있는 합금 시기는 Cu 함유량이 적다.
범프 합금층(41)은 극단적인 조건 하에서는 금속 범프(20)가 캡핑층(40)을 관통하지 않도록 의도적으로 형성된다. 범프 합금층(41)을 가지는 캡핑층(40)의 보호 하에, 금속 범프(20)는 주위의 대기에 노출되지 않는다. 도 9에서, 금속 범프(20)는 노치(30)가 제공되면 합금(41)을 형성하도록 경화된다. 도 10에서, 금속 범프(20)는 노치(30)가 제공되지 않으면 합금(41)을 형성하도록 경화된다.
다른 한편, 도 11에 도시된 바와 같이, 매트릭스(50)가 미리 상업적으로 제공되거나 제조될 수 있다. 매트릭스(50)는 적어도 중합체 재료층(51), 리드층(52), 덮개층(53), 및 리드 합금층(54)을 포함한다. 중합체 재료층(51)은 강하고 유연성 있는 유기 재료, 예를 들어, 폴리이미드일 수 있다. 폴리이미드 재료층(51)은 절단된 또는 절단되지 않은 릴(reel)일 수 있으며, 이에 따라 폴리이미드 재료층(51)은 릴의 형태일 수도 있고 스트립(strips)의 형태일 수도 있다.
리드층(52)은 순수한 금속, 예를 들어, Pd, Ag, Cu 또는 Au로 만들어질 수 있으므로 전기 저항 및 화학 작용이 가능한 낮게 발생한다. 리드층(52)은 중합체 재료층(51)에 직접적으로 부착된다. 덮개층(53)은 보호성의 순수한 금속으로 만들어진다. Cu 리드층의 경우, 덮개층(53)은 Sn, Ni, Au 및 Pd 중 하나일 수 있다. Au 리드층의 경우, 덮개층(53)은 Sn, Ni, 및 Pd 중 하나일 수 있다. Ag 리드층의 경우, 덮개층(53)은 Sn일 수 있다. Pd 리드층의 경우, 덮개층(53)은 Sn일 수 있다. 덮개층(53)의 두께는 0.5㎛ - 1㎛일 수 있다. 바람직하게, 덮개층(53)은 리드층(52)을 완전하게 덮으며 이에 따라 리드층(52)은 주위의 대기에 노출되지 않는다.
마찬가지로, 리드 합금층(54)은 리드층(52)과 덮개층(53)에 직접적으로 협지되도록 만들어진다. 리드 합금층(54)은 혼합체이고 마찬가지로 제2 기울기 조성을 가진다. 예를 들어, 리드 합금층(54)의 제2 기울기 조성은 중간부에서 Cu6Sn5일 수 있고 범프 또는 COF 리드에 가까이에서 Su3Sn일 수 있다.
다음, 도 12a, 도 12b 및 도 12c에 도시된 바와 같이, 캐리어(10)는 매트릭스(50)에 부착되고 이에 따라 덮개층(53)은 캡핑층(40)에 직접적으로 접촉하게 된다. 후에, 도 13a, 도 13b 또는 도 13c에 도시된 바와 같이, 연결 단계가 수행되고 이에 따라 덮개층(53)과 캡핑층(40) 사이에 직접 협지되도록 계면 합금층(60)이 형성된다. 연결 단계는 수퍼소닉 단계(supersonic step)일 수 있다. 예를 들어, 수퍼소닉 연결 단계에서, 도구 온도는 실내온도로부터 -260℃, 결합력은 15-300 NT, 스테이지 온도는 실내온도로부터 -150℃, 결합 시간은 0.5-60초일 수 있다.
계면 합금층(60)도 또한 덮개층(53)과 캡핑층(40)으로 이루어진 재료의 혼합체이다. 마찬가지로, 계면 합금층(60)은 제3 기울기 조성을 가진다. 예를 들어, 계면 합금층(60)의 기울기 조성은 중간부에서 Cu6Sn5일 수 있고 범프 또는 COF 리드에 가까이에서 Su3Sn일 수 있다. 도 13a는 노치(30)가 캐리어(10)에 제공될 수 있을 때를 도시한다. 도 13b는 내부 층(42)이 노치(30)를 덮고 외부 층(43)이 외측을 덮는 것만을 도시한다. 가능하다면, 도 13c에 도시된 바와 같이, 노치(30)는 캐리어(10)에 제공되지 않을 수도 있는데, 이는 캡핑층(40)이 노치(30)를 채우기 때문이다.
선택적으로, 도 14a, 도 14b 또는 도 14c에 도시된 바와 같이, 밀봉제(70)를 사용하여 계면 합금층(60), 덮개층(53) 및 캡핑층(40)을 밀봉한다. 밀봉제(70)는 에폭시 수지와 같은 언더필(underfill)일 수 있다. 밀봉제(70)는 캐리어(10)와 매트릭스(50) 간의 공간을 에워싸기 때문에, 밀봉제(70)는 계면 합금층(60), 덮개층(53) 및 캡핑층(40)을 밀폐하여 밀봉한다. 노치(30)가 제공되면, 도 14a에 도시된 바와 같이, 밀봉제는 노치(30)를 채울 수 있다. 대안으로, 노치(30)가 없으면, 도 14b에 도시된 바와 같이, 내부 층(42)만이 노치를 채우고 외부 층(43)은 외측을 덮으며, 또는 캡핑층(40)은 도 14c에 도시된 바와 같이, 노치(30)를 가득 채운다.
전술한 단계 후에, 칩 온 플렉스 구조(1)가 획득된다. 칩 온 플렉스 구조(1)는 디스플레이 장치(도시되지 않음)에 유용하다. 도 14a, 도 14b 또는 도 14c를 참조하면, 본 발명의 칩 온 플렉스 구조(1)는 캐리어(10), 매트릭스(50) 및 계면 합금층(60)을 포함한다. 캐리어(10)는 금속 패드(11), 패시베이션 층(12), 접착층(13), 금속 범프(20), 캡핑층(40) 및 범프 합금층(41)을 포함한다. 매트릭스(50)는 캡핑층(40)을 전기적으로 접속하는 데 사용된다. 매트릭스(50)는 중합체 재료층(51), 리드층(52), 덮개층(53), 및 리드 합금층(54)을 포함한다.
금속 패드(11)는 경량의 재료, 예를 들어, Al일 수 있으며 패턴화된다. 그렇지만, 다른 금속 재료도 적절할 수 있다. 패시베이션 층(12)은 금속 패드(11) 위에 배치되고 동시에 오목부(15)를 규정하는 패턴을 가지며 이에 따라 오목부(15)도 역시 금속 패드(11) 위에 배치된다. 패시베이션 층(12)은 전기 절연 재료, 예를 들어, 산화물 또는 질화물이다. 통상적으로, 오목부(15)의 크기는 금속 패드(11)의 크기보다 작다.
접착층(13)은 오목부(15) 내에 완전하게 배치된다. 또한, 접착층(13)은 금속 패드(11) 위에 배치되어 금속 패드(11)에 직접적으로 접촉한다. 그렇지만, 접착층(13)은 패시베이션 층(12) 위에 부분적으로 배치되어 패시베이션 층(12)과 직접적으로 접촉한다. 접착층(13)에 의해 금속 범프(20)가 오목부(15)에 확실하게 부착될 수 있다. 접착층(13)은 TiW 합금층과 같은 합금층일 수 있다.
금속 범프(20)는 오목부(15)에 부분적으로 배치되지만 접착층(13)을 거의 덮을 수 있으며 이에 따라 접착층(13)은 금속 범프(20)와 금속 패드(11) 사이뿐만 아니라 패시베이션 층(12) 사이에도 협지된다. 특히, 금속 범프(20)는 부착층(13)에 자체 정렬된다. 선택적으로, 금속 범프(20)는 Pd, Ag, Cu 또는 Au와 같은 순수한 금속일 수 있거나, 바람직하게는 Cu일 수 있으므로 전기 저항 및 화학 작용이 가능한 낮게 발생한다.
특히, 본 발명의 구조적 특징 중 하나에 주의를 기울여야 하는데, 도 14a, 도 14b, 및 도 14c에서, 금속 범프(20), 접착층(13) 및 패시베이션 층(12) 사이에 노치(30)가 선택적으로 형성되고 이에 따라 이 노치(30)는 접착층(13)을 부분적으로 노출시키는 역할을 한다. 도 14a, 도 14b, 및 도 14c에 도시된 바와 같이, 두꺼운 캡핑층(40)은 노치(30)의 크기를 감소시킬 수 있거나, 내부 층(42)만이 노치(30)를 가득 채울 수 있거나, 캡핑층(40)이 노치(30)가 사라지게 할 것이라는 것에 유의해야 한다.
캡핑층(40)은 금속 범프(20) 위에 설치되어 금속 범프(20)를 거의 완전하게 덮으며 이에 따라 캡핑층(40)은 금속 범프(20)가 주위의 대기에 노출되지 않게 할 수 있다. 환언하면, 캡핑층(40)은 금속 범프(20)에 자체 정렬될 수 있다. 캡핑층(40)은 금속 범프(20)를 덮는 데 사용되며 이에 따라 금속 범프(20)는 주위의 대기에 노출되지 않는다. 캡핑층(40)은 다양한 재료를 포함할 수 있다. Cu 범프의 경우, 캡핑층(40)은 Sn, i, Au 및 Pd 중 하나일 수 있다. Au 범프의 경우, 캡핑층(40)은 Sn, Ni, 및 Pd 중 하나일 수 있다. Ag 범프의 경우, 캡핑층(40)은 Sn일 수 있다. Pd 범프의 경우, 캡핑층(40)은 Sn일 수 있다.
캡핑층(40)은 구체적으로 금속 범프(20) 위에 형성되기 때문에, 캡핑층(40)은 금속 범프(20)에 자체 정렬된다. 본 발명의 일실시예에서, 금속 범프(20) 위의 캡핑층(40)은 범프 합금(41)이라고 하는 합금(41)을 형성하는데, 금속 범프(20)와 함께, 도 14a, 도 14b 또는 도 14c에 도시된 바와 같이, 예를 들어, 150℃~180℃에서 30~60분 동안, 예를 들어, Cu3Sn, Cu6Sn5, Cu41Sn11 또는 Cu10Sn3을 형성한다. 본 발명의 양호한 실시예에서, 범프 합금층(41)은 혼합체이고 기울기 조성을 가진다. 예를 들어, 범프 합금층(41)의 기울기 조성은 중간부에서 Cu6Sn5일 수 있고 범프 또는 COF 리드에 가까이에서 Su3Sn일 수 있다.
범프 합금층(41)은 극단적인 조건 하에서는 금속 범프(20)가 캡핑층(40)을 관통하지 않도록 의도적으로 형성된다. 범프 합금층(41)을 가지는 캡핑층(40)의 보호 하에, 금속 범프(20)는 주위의 대기에 노출되지 않는다. 도 14a에서, 금속 범프(20)는 노치(30)가 제공되면 합금(41)을 형성하도록 경화된다. 도 14b 또는 도 14c에서, 금속 범프(20)는 노치(30)가 제공되지 않으면 합금(41)을 형성하도록 경화된다.
매트릭스(50)는 미리 상업적으로 제공되거나 제조될 수 있다. 매트릭스(50)는 적어도 중합체 재료층(51), 리드층(52), 덮개층(53), 및 리드 합금층(54)을 포함한다. 중합체 재료층(51)은 강하고 유연성 있는 유기 재료, 예를 들어, 폴리이미드일 수 있다. 폴리이미드 재료층(51)은 절단된 또는 절단되지 않은 릴일 수 있으며, 이에 따라 폴리이미드 재료층(51)은 릴의 형태일 수도 있고 스트립의 형태일 수도 있다.
리드층(52)은 순수한 금속, 예를 들어, Pd, Ag, Cu 또는 Au로 만들어질 수 있으므로 전기 저항 및 화학 작용이 가능한 낮게 발생한다. 리드층(52)은 중합체 재료층(51)에 직접적으로 부착된다. 덮개층(53)은 보호성의 순수한 금속으로 만들어진다. Cu 리드층의 경우, 덮개층(53)은 Sn, Ni, Au 및 Pd 중 하나일 수 있다. Au 리드층의 경우, 덮개층(53)은 Sn, Ni, 및 Pd 중 하나일 수 있다. Ag 리드층의 경우, 덮개층(53)은 Sn일 수 있다. Pd 리드층의 경우, 덮개층(53)은 Sn일 수 있다. 덮개층(53)의 두께는 0.5㎛ - 1㎛일 수 있다. 바람직하게, 덮개층(53)은 리드층(52)을 완전하게 덮으며 이에 따라 리드층(52)은 주위의 대기에 노출되지 않는다.
마찬가지로, 리드층(52) 및 덮개층(53)은 함께 리드 합금층(54)을 형성하고 이에 따라 리드 합금층(54)은 리드층(52)과 덮개층(53) 사이에 직접적으로 협지된다. 리드 합금층(54)은 혼합체이고 마찬가지로 제2 기울기 조성을 가진다. 예를 들어, 리드 합금층(54)의 제2 기울기 조성은 중간부에서 Cu6Sn5일 수 있고 범프 또는 COF 리드에 가까이에서 Su3Sn일 수 있다.
캡핑층(40)과 덮개층(53)은 함께, 계면 합금층(60)이라고 하는 다른 합금층을 형성하며, 이에 따라 계면 합금층(60)은 덮개층(53)과 캡핑층(40) 사이에 직접적으로 협지된다. 계면 합금층(60)은 또한 덮개층(53)과 캡핑층(40)으로 이루어진 재료의 혼합체이다. 마찬가지로, 계면 합금층(60)은 제3 기울기 조성을 가진다. 예를 들어, 계면 합금층(60)의 제3 기울기 조성은 중간부에서 Cu6Sn5일 수 있고 범프 또는 COF 리드에 가까이에서 Su3Sn일 수 있다. 도 14a는 노치(30)가 캐리어(10)에 제공될 수 있다는 것을 도시하고 있다. 가능하면, 도 14b 또는 도 14c에 도시된 바와 같이, 노치(30)는 캐리어(10)에 제공되지 않을 수도 있다.
선택적으로, 도 14a, 도 14b 또는 도 14c에 도시된 바와 같이, 캐리어(10)와 매트릭스(50) 사이에 밀봉제(70)를 배치하여 계면 합금층(60), 덮개층(53) 및 캡핑층(40)을 밀봉한다. 밀봉제(70)는 에폭시 수지와 같은 언더필일 수 있다. 밀봉제(70)는 캐리어(10)와 매트릭스(50) 간의 공간을 에워싸기 때문에, 밀봉제(70)는 계면 합금층(60), 덮개층(53) 및 캡핑층(40)을 밀폐하여 밀봉한다. 노치(30)가 제공되면, 도 14a에 도시된 바와 같이, 밀봉제는 노치(30)를 채울 수 있다. 대안으로, 도 14b 또는 도 14c에 도시된 바와 같이, 노치(30)가 제공되지 않는다.
당업자라면 본 발명의 지침에 따라 장치 및 방법의 다양한 변형 및 대안이 이루어질 수 있다는 것을 쉽게 알 수 있을 것이다. 따라서, 전술한 설명은 첨부된 특허청구범위의 경계에 의해서만 제한되는 것을 파악되어야 한다.

Claims (21)

  1. 칩 온 플렉스(chip on flex) 구조체에 있어서,
    금속 패드;
    상기 금속 패드 위에 배치되고 상기 금속 패드 위에 배치된 오목부(recess)를 규정하는 패시베이션 층;
    상기 오목부 내에 배치되고, 상기 금속 패드 위에 배치되며 상기 패시베이션 층 위에 부분적으로 배치되어, 상기 금속 패드 및 상기 패시베이션 층과 직접적으로 접촉하는 접착층;
    제1 금속으로 이루어져 있고 상기 오목부 내에 부분적으로 배치되어 상기 접착층을 덮는 금속 범프;
    제2 금속으로 이루어져 있고 상기 금속 범프 위에 배치되어 상기 금속 범프를 덮으며, 이에 따라 상기 금속 범프가 주위의 대기에 노출되지 않는, 캡핑층(capping layer);
    상기 금속 범프와 상기 캡핑층 사이에 직접적으로 끼어 있고, 제1 금속과 제2 금속으로 이루어진 제1 합금인 범프 합금층;
    매트릭스로서,
    중합체 재료층;
    상기 제1 금속으로 이루어져 있고 상기 중합체 재료층에 직접적으로 부착되어 있는 리드층;
    상기 제2 금속으로 이루어져 있고 상기 리드층을 완전하게 덮으며, 이에 따라 상기 리드층이 주위의 대기에 노출되지 않는, 덮개층; 및
    상기 리드층과 상기 덮개층 사이에 직접적으로 끼어 있고, 상기 제1 금속과 상기 제2 금속으로 이루어진 제2 합금인 리드 합금층
    을 포함하고,
    상기 캡핑층을 전기적으로 연결하는
    상기 매트릭스; 및
    상기 덮개층과 상기 캡핑층 사이에 직접적으로 끼어 있는 계면 합금층으로서, 상기 제1 금속과 상기 제2 금속으로 이루어진 제3 합금인 계면 합금층
    을 포함하고,
    상기 범프 합금층은 상기 제1 금속과 상기 제2 금속의 제1 조성비 구배(composition ratio gradient)를 가지고,
    상기 리드 합금층은 상기 제1 금속과 상기 제2 금속의 제2 조성비 구배를 가지며,
    상기 계면 합금층은 상기 제1 금속과 상기 제2 금속의 제3 조성비 구배를 가지는,
    칩 온 플렉스 구조체.
  2. 제1항에 있어서,
    상기 캡핑층은, 상기 금속 범프를 덮도록 상기 금속 범프에 자체 정렬되어 있는, 칩 온 플렉스 구조체.
  3. 제1항에 있어서,
    상기 캡핑층, 상기 접착층 및 상기 패시베이션 층 간에 노치(notch)가 형성되어 있는, 칩 온 플렉스 구조체.
  4. 제1항에 있어서,
    상기 덮개층의 표면 영역은 상기 캡핑층의 표면 영역보다 작지 않은, 칩 온 플렉스 구조체.
  5. 제1항에 있어서,
    상기 덮개층은 상기 캡핑층에 접촉되어 있는, 칩 온 플렉스 구조체.
  6. 제1항에 있어서,
    상기 계면 합금층, 상기 덮개층 및 상기 캡핑층을 밀봉하기 위해, 상기 패시베이션 층과 상기 중합체 재료층 사이에 배치된 수지를 더 포함하는, 칩 온 플렉스 구조체.
  7. 칩 온 플렉스 구조체 형성 방법에 있어서,
    금속 패드,
    상기 금속 패드 위에 배치되고 상기 금속 패드 위에 배치된 오목부를 규정하는 패시베이션 층,
    상기 오목부 내에 배치되고, 상기 금속 패드 위에 배치되며 상기 패시베이션 층 위에 부분적으로 배치되어, 상기 금속 패드 및 상기 패시베이션 층과 직접적으로 접촉하는 접착층,
    제1 금속으로 이루어져 있고 상기 오목부 내에 부분적으로 배치되어 상기 접착층을 덮는 금속 범프,
    제2 금속으로 이루어져 있고 상기 금속 범프 위에 배치되어 상기 금속 범프를 덮으며, 이에 따라 상기 금속 범프가 주위의 대기에 노출되지 않는, 캡핑층, 및
    상기 금속 범프와 상기 캡핑층 사이에 직접적으로 끼어 있고, 제1 금속과 제2 금속으로 이루어진 제1 합금인 범프 합금층
    을 포함하는 캐리어를 준비하는 단계;
    중합체 재료층
    상기 제1 금속으로 이루어져 있고 상기 중합체 재료층에 직접적으로 부착되어 있는 리드층,
    상기 제2 금속으로 이루어져 있고 상기 리드층을 완전하게 덮으며, 이에 따라 상기 리드층이 주위의 대기에 노출되지 않는, 덮개층, 및
    상기 리드층과 상기 덮개층 사이에 직접적으로 끼어 있고, 상기 제1 금속과 상기 제2 금속으로 이루어진 제2 합금인 리드 합금층
    을 포함하는 매트릭스를 제공하는 단계;
    상기 덮개층이 상기 캡핑층에 직접적으로 접촉하도록 상기 매트릭스를 상기 캐리어에 부착하는 단계; 및
    상기 덮개층과 상기 캡핑층 사이에 계면 합금층이 직접 끼어 있게 형성되도록, 연결 단계(linking step)를 수행하는 단계
    를 포함하며,
    상기 범프 합금층은 상기 제1 금속과 상기 제2 금속의 제1 조성비 구배를 가지고,
    상기 리드 합금층은 상기 제1 금속과 상기 제2 금속의 제2 조성비 구배를 가지며,
    상기 계면 합금층은 상기 제1 금속과 상기 제2 금속으로 이루어진 제3 합금이고, 상기 제1 금속과 상기 제2 금속의 제3 조성비 구배를 가지는,
    칩 온 플렉스 구조체 형성 방법.
  8. 제7항에 있어서,
    상기 캐리어를 준비하는 단계는,
    금속 패드,
    상기 금속 패드 위에 배치되고 상기 금속 패드 위에 배치된 오목부를 규정하는 패시베이션 층,
    상기 오목부 내에 배치되고, 상기 금속 패드 및 상기 패시베이션 층을 덮고 직접적으로 접촉하는 접착층, 및
    상기 접착층 위에 배치되고 상기 오목부 내에 그리고 상기 패시베이션 층 위에 배치된 상기 접착층을 노출시키는 개구부를 포함하는 패턴 포토레지스트
    를 포함하는 기판을 제공하는 단계;
    상기 개구부를 상기 제1 금속으로 채우는 단계;
    상기 제1 금속이 상기 접착층 위에 배치된 금속 범프가 되도록 상기 패턴 포토레지스트를 제거하는 단계;
    아래에 있는 상기 패시베이션 층이 부분적으로 노출되도록 상기 금속 범프에 의해 덮이지 않은 상기 접착층을 제거하는 단계; 및
    상기 금속 범프를 완전하게 덮도록 상기 제2 금속의 캡핑층을 형성하는 단계
    를 포함하는, 칩 온 플렉스 구조체 형성 방법.
  9. 제8항에 있어서,
    상기 접착층을 제거할 때 상기 접착층을 과제거(over-removed)하여, 상기 캡핑층, 상기 접착층 및 상기 패시베이션 층 간에 노치를 형성하는, 칩 온 플렉스 구조체 형성 방법.
  10. 제8항에 있어서,
    상기 금속 범프를 경화시킴으로써 상기 금속 범프의 단단함(hardness)을 조정하는 단계를 더 포함하는 칩 온 플렉스 구조체 형성 방법.
  11. 제7항에 있어서,
    상기 캐리어를 상기 매트릭스에 부착할 때 상기 덮개층은 상기 캡핑층에 접촉되는, 칩 온 플렉스 구조체 형성 방법.
  12. 제7항에 있어서,
    상기 계면 합금층, 상기 덮개층 및 상기 캡핑층을 밀봉하기 위해, 상기 패시베이션 층과 상기 중합체 재료층 사이에 배치된 수지를 형성하는 단계
    를 더 포함하는 칩 온 플렉스 구조체 형성 방법.
  13. 제9항에 있어서,
    상기 계면 합금층, 상기 덮개층 및 상기 캡핑층을 밀봉하고 상기 노치를 채우기 위해, 상기 패시베이션 층과 상기 중합체 재료층 사이에 배치된 수지를 형성하는 단계
    를 더 포함하는 칩 온 플렉스 구조체 형성 방법.
  14. 드라이버 IC에서 사용하기 위한 금속 범프 구조체에 있어서,
    금속 패드;
    상기 금속 패드 위에 배치되고 상기 금속 패드 위에 배치된 오목부를 규정하는 패시베이션 층;
    상기 오목부 내에 배치되고, 상기 금속 패드 위에 배치되며 상기 패시베이션 층 위에 부분적으로 배치되어, 상기 금속 패드 및 상기 패시베이션 층과 직접적으로 접촉하는 접착층;
    제1 금속을 포함하고 상기 오목부 내에 부분적으로 배치되며 상기 접착층을 덮는 금속 범프; 및
    제2 금속을 포함하고 상기 금속 범프 위에 배치되며 상기 금속 범프를 부분적으로 덮으며, 이에 따라 상기 금속 범프가 주위의 대기에 노출되지 않는, 캡핑층
    을 포함하는 드라이버 IC에서 사용하기 위한 금속 범프 구조체.
  15. 제14항에 있어서,
    상기 캡핑층은, 상기 금속 범프를 덮도록 상기 금속 범프에 자체 정렬되어 있는, 드라이버 IC에서 사용하기 위한 금속 범프 구조체.
  16. 제14항에 있어서,
    상기 캡핑층, 상기 접착층 및 상기 패시베이션 층 간에 노치가 형성되어 있는, 드라이버 IC에서 사용하기 위한 금속 범프 구조체.
  17. 제14항에 있어서,
    상기 캡핑층은 외부층을 더 포함하는, 드라이버 IC에서 사용하기 위한 금속 범프 구조체.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 제6항에 있어서,
    상기 수지는 상기 캡핑층, 상기 접착층 및 상기 패시베이션 층 간에 배치된 노치를 채우는, 칩 온 플렉스 구조체.
KR1020140054226A 2013-05-06 2014-05-07 칩 온 플렉스 구조체 및 이를 형성하는 방법 KR101611846B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361820152P 2013-05-06 2013-05-06
US61/820,152 2013-05-06

Publications (2)

Publication Number Publication Date
KR20140131884A KR20140131884A (ko) 2014-11-14
KR101611846B1 true KR101611846B1 (ko) 2016-04-12

Family

ID=51841032

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020140052382A KR101611376B1 (ko) 2013-05-06 2014-04-30 칩 온 글라스 본딩 구조체
KR1020140053390A KR101641993B1 (ko) 2013-05-06 2014-05-02 드라이버 ic용 금속 범프 구조체 및 그의 제조 방법
KR1020140054226A KR101611846B1 (ko) 2013-05-06 2014-05-07 칩 온 플렉스 구조체 및 이를 형성하는 방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020140052382A KR101611376B1 (ko) 2013-05-06 2014-04-30 칩 온 글라스 본딩 구조체
KR1020140053390A KR101641993B1 (ko) 2013-05-06 2014-05-02 드라이버 ic용 금속 범프 구조체 및 그의 제조 방법

Country Status (4)

Country Link
US (2) US9450061B2 (ko)
KR (3) KR101611376B1 (ko)
CN (4) CN104143538B (ko)
TW (3) TWI600129B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2709160B1 (en) * 2012-09-14 2016-03-30 ATOTECH Deutschland GmbH Method for metallization of solar cell substrates
US10128175B2 (en) * 2013-01-29 2018-11-13 Taiwan Semiconductor Manufacturing Company Packaging methods and packaged semiconductor devices
US20180053737A1 (en) * 2015-03-10 2018-02-22 Mitsubishi Electric Corporation Power semiconductor device
KR102663140B1 (ko) 2016-06-24 2024-05-08 삼성디스플레이 주식회사 디스플레이 장치
KR102508527B1 (ko) 2016-07-01 2023-03-09 삼성전자주식회사 필름형 반도체 패키지
KR102420586B1 (ko) 2017-07-24 2022-07-13 삼성전자주식회사 반도체 장치, 반도체 패키지 및 반도체 패키지의 제조 방법
IT201700087309A1 (it) * 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo elettronico integrato con regione di redistribuzione e elevata resistenza agli stress meccanici
IT201700087318A1 (it) 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo elettronico integrato con regione di redistribuzione e elevata resistenza agli stress meccanici e suo metodo di preparazione
US10522501B2 (en) * 2017-11-17 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
US10741482B2 (en) 2017-12-29 2020-08-11 Advanced Semiconductor Engineering, Inc. Semiconductor device package
JP7122593B2 (ja) * 2018-05-08 2022-08-22 パナソニックＩｐマネジメント株式会社 半導体装置の製造方法、半導体装置の製造装置、及び半導体装置
US11469194B2 (en) 2018-08-08 2022-10-11 Stmicroelectronics S.R.L. Method of manufacturing a redistribution layer, redistribution layer and integrated circuit including the redistribution layer
CN110854066A (zh) * 2019-11-28 2020-02-28 无锡微视传感科技有限公司 一种半导体电镀方法
WO2021184188A1 (zh) * 2020-03-17 2021-09-23 元锦生物科技股份有限公司 可拆式接合结构
CN111640722B (zh) * 2020-06-11 2022-07-05 厦门通富微电子有限公司 一种芯片封装方法和芯片封装器件
CN111554582B (zh) * 2020-06-11 2022-07-15 厦门通富微电子有限公司 一种芯片封装方法和芯片封装器件
TWI845940B (zh) * 2022-05-13 2024-06-21 矽品精密工業股份有限公司 電子封裝件及其電子結構

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4205099A (en) * 1978-04-14 1980-05-27 Sprague Electric Company Method for making terminal bumps on semiconductor wafers
US5508228A (en) * 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
US5707902A (en) * 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
JP3968554B2 (ja) * 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
AU2003269066A1 (en) * 2002-05-16 2003-12-02 Agency For Science, Technology And Research Wafer level electroless copper metallization and bumping process, and plating solutions for semiconductor wafer and microchip
US7008867B2 (en) * 2003-02-21 2006-03-07 Aptos Corporation Method for forming copper bump antioxidation surface
CN1823410A (zh) * 2003-07-16 2006-08-23 皇家飞利浦电子股份有限公司 具有侧壁绝缘层的金属凸起和制造具有该金属凸起的芯片的方法
TWI222198B (en) 2003-09-04 2004-10-11 Fupo Electronics Corp Fine pitch gold bump fabrication process and its package article
JP4718809B2 (ja) 2004-08-11 2011-07-06 ローム株式会社 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法
KR100642765B1 (ko) * 2004-09-15 2006-11-10 삼성전자주식회사 하이브리드 범프를 포함하는 미세전자소자칩, 이의패키지, 이를 포함하는 액정디스플레이장치 및 이러한미세전자소자칩의 제조방법
TWI286454B (en) * 2005-03-09 2007-09-01 Phoenix Prec Technology Corp Electrical connector structure of circuit board and method for fabricating the same
KR100801073B1 (ko) 2005-10-06 2008-02-11 삼성전자주식회사 도전성 입자를 포함하는 범프를 구비하는 반도체 칩 및 이의 제조 방법
US7601566B2 (en) 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20070267745A1 (en) 2006-05-22 2007-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including electrically conductive bump and method of manufacturing the same
JP2007317979A (ja) * 2006-05-29 2007-12-06 Toshiba Corp 半導体装置の製造方法
KR100850212B1 (ko) * 2007-04-20 2008-08-04 삼성전자주식회사 균일한 무전해 도금 두께를 얻을 수 있는 반도체 소자의제조방법
KR20080102545A (ko) 2007-05-21 2008-11-26 주식회사 엘지화학 Ｃｏｆ 실장용 2층 동박 적층판 및 그 제조 방법
US7713861B2 (en) * 2007-10-13 2010-05-11 Wan-Ling Yu Method of forming metallic bump and seal for semiconductor device
TW201019440A (en) * 2008-11-03 2010-05-16 Int Semiconductor Tech Ltd Bumped chip and semiconductor flip-chip device applied from the same
TWI469288B (zh) 2009-06-11 2015-01-11 Chipbond Technology Corp 凸塊化晶片結構及其應用之半導體覆晶裝置
TW201044527A (en) * 2009-06-11 2010-12-16 Int Semiconductor Tech Ltd Chip architecture having film-faced metal bumps and semiconductor flip-chip device applied from the same
KR20110090332A (ko) 2010-02-03 2011-08-10 한양대학교 산학협력단 이방성 전도 필름을 이용하여 기판이 접합된 반도체 소자 및 기판 접합방법
TWM397591U (en) * 2010-04-22 2011-02-01 Mao Bang Electronic Co Ltd Bumping structure
US8298930B2 (en) * 2010-12-03 2012-10-30 International Business Machines Corporation Undercut-repair of barrier layer metallurgy for solder bumps and methods thereof
CN102800599B (zh) * 2011-05-25 2015-03-25 颀邦科技股份有限公司 凸块工艺及其结构
KR20120139115A (ko) * 2011-06-16 2012-12-27 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US8643196B2 (en) * 2011-07-27 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for bump to landing trace ratio
JP6035714B2 (ja) 2011-08-17 2016-11-30 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
US20130193570A1 (en) * 2012-02-01 2013-08-01 Chipbond Technology Corporation Bumping process and structure thereof
US8501614B1 (en) * 2012-03-22 2013-08-06 Chipbond Technology Corporation Method for manufacturing fine-pitch bumps and structure thereof
US9646951B2 (en) * 2013-12-10 2017-05-09 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor

Also Published As

Publication number Publication date
CN104143543A (zh) 2014-11-12
CN104143539A (zh) 2014-11-12
US20140327134A1 (en) 2014-11-06
CN104143540B (zh) 2017-05-03
TW201444042A (zh) 2014-11-16
TWI600130B (zh) 2017-09-21
US9450061B2 (en) 2016-09-20
KR20140131876A (ko) 2014-11-14
CN104143539B (zh) 2018-04-10
KR20140131871A (ko) 2014-11-14
US20140327133A1 (en) 2014-11-06
TWI600129B (zh) 2017-09-21
TW201444006A (zh) 2014-11-16
KR101611376B1 (ko) 2016-04-11
TW201444037A (zh) 2014-11-16
TWI573205B (zh) 2017-03-01
KR101641993B1 (ko) 2016-07-22
CN104143538B (zh) 2018-01-02
CN104143543B (zh) 2017-10-03
US10128348B2 (en) 2018-11-13
CN104143540A (zh) 2014-11-12
KR20140131884A (ko) 2014-11-14
CN104143538A (zh) 2014-11-12

Similar Documents

Publication Publication Date Title
KR101611846B1 (ko) 칩 온 플렉스 구조체 및 이를 형성하는 방법
US6943434B2 (en) Method for maintaining solder thickness in flipchip attach packaging processes
US8916421B2 (en) Semiconductor device packaging having pre-encapsulation through via formation using lead frames with attached signal conduits
CN100375232C (zh) 半导体器件及其制造方法
US8283758B2 (en) Microelectronic packages with enhanced heat dissipation and methods of manufacturing
US6667191B1 (en) Chip scale integrated circuit package
US8334602B2 (en) Die package including encapsulated die and method of manufacturing the same
JP2004055628A (ja) ウエハレベルの半導体装置及びその作製方法
WO2012071487A2 (en) Integrated circuit device with die bonded to polymer substrate
CN102738067A (zh) 半导体器件以及用于形成半导体封装的方法
US20040222522A1 (en) Semiconductor device and manufacturing method of the same
US20110006409A1 (en) Nickel-titanum contact layers in semiconductor devices
JP2009004544A (ja) 電子装置の製造方法及び電子装置
US20050151268A1 (en) Wafer-level assembly method for chip-size devices having flipped chips
JP2001127095A (ja) 半導体装置及びその製造方法
US20110031596A1 (en) Nickel-titanum soldering layers in semiconductor devices
US20080105960A1 (en) Integrated Circuit Package and Method for Manufacturing an Integrated Circuit Package
US20080290514A1 (en) Semiconductor device package and method of fabricating the same
JP2010114256A (ja) 半導体装置、および半導体装置の製造方法
JP2003068738A (ja) 半導体装置及びその製造方法及び半導体チップ及びその実装方法
JP4746342B2 (ja) 半導体装置及びその製造方法
JP2009094287A (ja) 半導体装置及びその製造方法
JP2002222898A (ja) 半導体装置及びその製造方法
US7868433B2 (en) Low stress cavity package
JP2008219041A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant