JP2013012580A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】膜厚の厚い応力緩和層を有するウェハレベルＣＳＰと称される半導体装置において、第１電極と外部電極との接続不良が発生しにくい半導体装置の製造方法を提供する。
【解決手段】（１）応力緩和層を半導体ウェハの上に形成する工程、（２）応力緩和層の一部を除去した開口部を形成し、半導体ウェハ上の第１電極を露出する工程、（３）第１電極と接続し、開口部を充填するポスト部を形成する工程、（４）外部電極とポスト部を接続するための再配線層を応力緩和層の上に形成する工程、（５）再配線層の上に再配線保護層を形成する工程、（６）再配線保護層の一部を除去して、外部電極を形成するための第２電極を露出する工程、（７）第２電極上に外部電極を形成する工程を含む半導体装置の製造方法。
【選択図】図１４

Description

本発明は、ウェハレベルＣＳＰと称される半導体装置の製造方法に関する。

近年、集積回路などの半導体装置の実装技術として、ウェハレベルＣＳＰの実用化が進んでいる。ウェハレベルＣＳＰとは、ウェハ上で絶縁膜、再配線及び端子などを形成した後、ダイシングすることによって個々の半導体装置が得られるＣＳＰ（チップサイズパッケージ）の総称である。個々に分割されたウェハレベルＣＳＰは、基板の上に直接、実装される。そのため、ウェハレベルＣＳＰの端子に熱応力が集中し易い。これは、ウェハと基板の線膨張係数がそれぞれ異なるためである。特に半導体装置のサイズが大きくなると、端子に大きな熱応力が発生し易い。そこで、ウェハと端子の間に応力緩和層を形成する方法が考案された（例えば、特許文献１、２参照）。これによって、ウェハと基板との線膨張係数の差によって生じる熱応力を応力緩和層で吸収することができる。

応力緩和層を有するウェハレベルＣＳＰの、従来の製造工程の例を、図面を参照しながら以下に説明する。
（１）前工程が完了し、回路形成面に第１電極３０及びパッシベーション層１１を形成した半導体ウェハ１０を準備する（図１）。パッシベーション層１１は第１電極３０が露出するように、一部が開口してある。
（２）半導体ウェハ１０の表面に応力緩和層２０を形成する（図２）。応力緩和層２０は第１電極３０が露出するように、開口部３１が形成してある。
（３）応力緩和層２０の表面及び開口部内壁・底部にめっき用のシード層１２を形成する（図３）。
（４）シード層１２の表面にめっき用のレジスト４０を形成する（図４）。
（５）シード層１２の表面にめっきし再配線層１３を形成する（図５）。
（６）レジスト４０を除去する（図６）。
（７）再配線層１３以外のシード層１２を除去する（図７）。
（８）再配線層１３の表面に再配線保護層２１を形成する（図８）。再配線保護層２１は第２電極３３が露出するように、開口部３２が形成してある。
（９）第２電極３３の表面にバリア層１４を形成する（図９）。
（１０）バリア層１４の表面に外部電極１７を形成する（図１０）。
以上の工程によって製造されたウェハレベルＣＳＰは、応力緩和層２０が熱応力を緩和し、外部電極１７が破壊するのを防いでいる。

特許第３７６９４１８号公報 特願２０１０−０９８７２９号明細書

前述したように、従来、応力緩和層を有するウェハレベルＣＳＰは、図１〜図１０に示す工程で製造される。従来の製造工程では、図４に示すように、応力緩和層２０の上に再配線層１３を形成するために、レジスト４０を形成する。応力緩和層２０の膜厚が厚く（２０μｍ以上に）なると、レジスト４０をパターニングする際、応力緩和層２０の開口部３１に除去できなかったレジスト４０が残存する（図１１）。開口部３１にレジスト４０が残存すると、開口部３１に再配線を形成できず、第１電極３０と外部電極１７との間で接続不良が発生する問題がある。本発明は、膜厚の厚い応力緩和層を有するウェハレベルＣＳＰにおいて、第１電極３０と外部電極１７との接続不良が発生しにくい製造方法を提供することを目的とする。

本発明は以下の通りである。
（１）応力緩和層を第１電極が形成された半導体ウェハの表面に形成する工程、
（２）前記応力緩和層の一部を除去した開口部を形成し、前記半導体ウェハ表面の第１電極を露出させる工程、
（３）前記第１電極と接続し、前記開口部を充填するポスト部を形成する工程、
（４）外部電極と前記ポスト部を接続するための再配線層を前記応力緩和層の表面に形成する工程、
（５）前記再配線層の表面に再配線保護層を形成する工程、
（６）前記再配線保護層の一部を除去して、前記外部電極を形成するための第２電極を露出させる工程、
（７）前記第２電極表面に前記外部電極を形成する工程
を含む、半導体装置の製造方法。

また、本発明の半導体装置の製造方法において、ポスト部は、無電解めっき法、メタルジェット法、スクリーン印刷法から選択される方法により形成されることが好ましい。
更に、ポスト部は、めっき銅、銅合金、はんだ、銀ペーストから選択される材料で形成されることが好ましい。

本発明では、応力緩和層の開口部にレジストが残存することが無いため、再配線の形成不良が発生しにくい。また、開口部に無電解めっきによって金属ポストを形成することによって、第１電極と外部電極との接続が良好なウェハレベルＣＳＰの製造方法を提供することができる。

応力緩和層を有するウェハレベルＣＳＰの従来の製造方法において、半導体ウェハの部分断面図である。 応力緩和層を有するウェハレベルＣＳＰの従来の製造方法において、半導体ウェハの表面に応力緩和層を形成した後の構造を示す断面図である。 応力緩和層を有するウェハレベルＣＳＰの従来の製造方法において、応力緩和層の表面にめっき用のシード層を形成した後の構造を示す断面図である。 応力緩和層を有するウェハレベルＣＳＰの従来の製造方法において、シード層の表面にめっき用のレジストを形成した後の構造を示す断面図である。 応力緩和層を有するウェハレベルＣＳＰの従来の製造方法において、シード層の表面にめっきした後の構造を示す断面図である。 応力緩和層を有するウェハレベルＣＳＰの従来の製造方法において、めっき用のレジストを除去した後の構造を示す断面図である。 応力緩和層を有するウェハレベルＣＳＰの従来の製造方法において、めっきした部分以外のシード層を除去した後の構造を示す断面図である。 応力緩和層を有するウェハレベルＣＳＰの従来の製造方法において、再配線層の表面に再配線保護層を形成した後の構造を示す断面図である。 応力緩和層を有するウェハレベルＣＳＰの従来の製造方法において、第２電極の表面にバリア層を形成した後の構造を示す断面図である。 応力緩和層を有するウェハレベルＣＳＰの従来の製造方法において、バリア層の表面に外部電極を形成した後の構造を示す断面図である。 応力緩和層を有するウェハレベルＣＳＰの従来の製造方法において、めっき用レジストを形成する際に問題となる，開口部のレジスト残りを示す断面図である。 本発明に係るウェハレベルＣＳＰの製造方法において、半導体ウェハの部分断面図を示す断面図である。 本発明に係るウェハレベルＣＳＰの製造方法において、半導体ウェハの上に応力緩和層を形成した後の構造を示す断面図である。 本発明に係るウェハレベルＣＳＰの製造方法において、無電解めっきによってポスト部を形成した後の構造を示す断面図である。 本発明に係るウェハレベルＣＳＰの製造方法において、応力緩和層の上にめっき用のシード層を形成した後の構造を示す断面図である。 本発明に係るウェハレベルＣＳＰの製造方法において、シード層の上にめっき用のレジストを形成した後の構造を示す断面図である。 本発明に係るウェハレベルＣＳＰの製造方法において、シード層の上にめっきした後の構造を示す断面図である。 本発明に係るウェハレベルＣＳＰの製造方法において、めっき用のレジストを除去した後の構造を示す断面図である。 本発明に係るウェハレベルＣＳＰの製造方法において、めっきした部分以外のシード層を除去した後の構造を示す断面図である。 本発明に係るウェハレベルＣＳＰの製造方法において、再配線層の上に再配線保護層を形成した後の構造を示す断面図である。 本発明に係るウェハレベルＣＳＰの製造方法において、第２電極の上にバリア層を形成した後の構造を示す断面図である。 本発明に係るウェハレベルＣＳＰの製造方法において、バリア層の上に外部電極を形成した後の構造を示す断面図である。

以下、本発明の一実施形態について図面を参照しながら説明する。

図１２〜図２２は、本発明による半導体装置（ウェハレベルＣＳＰ）の製造方法である。図２２はウェハレベルＣＳＰの部分断面図である。

図１２に、前工程が完了した半導体ウェハ１０の部分断面図を示す。半導体ウェハ１０には半導体集積回路（図示せず）があらかじめ形成されている。第１電極３０は、半導体集積回路を外部と電気的に接続するための電極である。この第１電極３０は、半導体ウェハ１０の表面に複数個形成されている。パッシベーション層１１は、半導体集積回路を保護するための膜で、半導体ウェハ１０の全面に形成されている。第１電極３０を介して外部と電気的接続を行うために、パッシベーション層１１の一部が開口されている。パッシベーション層１１は、ＳｉＮなどの無機膜で成膜されるが、これに限るものではない。例えば、ポリイミドやポリベンゾオキサゾールのような有機膜でもよい。また、無機膜の表面に有機膜を形成した構造であってもよい。

図１３に、半導体ウェハ１０の表面に応力緩和層２０を形成した後の構造を示す。応力緩和層２０としては、感光性のポリイミド樹脂、ポリベンゾオキサゾール樹脂、ベンゾシクロブテン樹脂、エポキシ樹脂などが望ましい。スピンコーティング法、ラミネート法、ディスペンス法などによって半導体ウェハ１０の全面に塗布・乾燥して応力緩和層２０を形成する。また、応力緩和層２０は、例えばメタルマスクを用いて樹脂を印刷して形成してもよい。このとき、応力緩和層２０を厚くするために複数回印刷を繰り返してもよい。このようにして形成された応力緩和層２０の厚さは、通常、２０μｍ〜２００μｍである。この応力緩和層２０が、ウェハレベルＣＳＰに加わる熱・機械的応力からウェハレベルＣＳＰを保護する。応力を緩和するためには、応力緩和層２０が低弾性率であることが好ましい。よって、応力緩和層２０の弾性率は、通常、０．２〜３ＧＰａである。また、応力緩和層２０には、フォトリソグラフィ技術によってパターニングして、第１電極３０が露出するように開口部３１が設けてある。応力緩和層２０の開口部形成法としては、レーザーにより第１電極３０が露出する状態まで加工してもよい。

図１４に、応力緩和層２０の開口部３１にポスト部１８を形成した後の構造を示す。ポスト部１８は無電解めっき法、メタルジェット法、スクリーン印刷法のいずれかの方法によって形成されることが好ましい。ポスト部１８の構成材料としては、無電解めっき法の場合は、めっき金属としては、銅、銅合金、はんだなどを用いることができる。メタルジェット法の場合は、はんだ、無鉛はんだ、その他の低融点合金などを用いることができる。スクリーン印刷法の場合は、はんだペースト、銀ペーストなどを用いることができる。

図１５に、応力緩和層２０の表面にめっき用のシード層１２を形成した後の構造を示す。蒸着法、スパッタリング法、化学気相成長法、無電解めっき法などによってシード層１２を形成する。シード層１２は、応力緩和層２０と再配線層１３との密着性を確保するために密着層となる下層と、再配線層１３を形成するときに給電層となる上層とから構成される。密着層としては、例えば、クロム、チタン、チタン−タングステン合金などの金属が用いられ、その厚さは、通常、１０〜３０００ｎｍ程度である。給電層としては、例えば、銅、クロム、チタン、チタン−タングステン合金などの金属が用いられ、その厚さは１００〜３０００ｎｍ程度である。

図１６に、シード層１２の表面にめっき用のレジスト４０を形成した後の構造を示す。フォトリソグラフィ技術によってレジスト４０をパターニングする。このレジスト４０の厚さを、次の工程で成長させるめっき（再配線層１３）の厚さよりも厚くすることが好ましい。また、応力緩和層２０の開口部３１は、ポスト部１８によって充填されているため、従来問題であった開口部３１へのレジスト４０残りが発生することが無い。

図１７に、シード層１２の表面に再配線層１３をめっきした後の構造を示す。めっきの方法としては、電解めっき及び無電解めっきの両方式を利用することができる。めっき金属としては銅、銅合金などが用いられる。再配線層１３の厚さは、通常、１μｍ〜１０μｍ程度である。

図１８に、めっき用のレジスト４０を除去した後の構造を示す。レジスト４０を溶解することができるはく離液でレジスト４０を除去する。

図１９に、再配線層１３をめっきした部分以外のシード層１２を除去した後の構造を示す。不要な領域のシード層１２を除去するためには、エッチング液を用いる方法以外に、プラズマを用いる方法も利用できる。

図２０に、再配線層１３の表面に再配線保護層２１を形成した後の構造を示す。再配線保護層２１としては、感光性のポリイミド樹脂、ポリベンゾオキサゾール樹脂、ベンゾシクロブテン樹脂、エポキシ樹脂などが望ましい。スピンコーティング法、ラミネート法、ディスペンス法などによって半導体ウェハ１０の全面に塗布・乾燥して再配線保護層２１を形成する。また、再配線保護層２１は、例えばメタルマスクを用いて樹脂を印刷して形成してもよい。このようにして形成された再配線保護層２１の厚さは、通常、２μｍ〜２０μｍである。また、再配線保護層２１には、フォトリソグラフィ技術によって、第２電極３３が露出するように開口部３２が設けてある。あるいは、再配線保護層２１の開口部形成法としては、レーザーにより第２電極３３が露出する状態まで加工してもよい。

図２１に、第２電極３３及び再配線保護層２１の表面にバリア層１４を形成した後の構造を示す。蒸着法、スパッタリング法、化学気相成長法、無電解めっき法などによってバリア層１４を形成する。バリア層１４は、再配線層１３と外部電極１７との拡散を防ぐとともに、再配線層１３と外部電極１７との密着を強化する。バリア層１４としては、例えば、チタン−銅、チタン−タングステン合金、クロム−銅などの金属が用いられる。バリア層１４の厚さは、通常、０．１μｍ〜１μｍ程度である。

図２２に、バリア層１４の表面に外部電極１７を形成した後の構造を示す。外部電極１７の例として、はんだ、銅ポストなどが挙げられる。外部電極１７は、めっき法、スクリーン印刷法、ボール配置法、メタルジェット法などによって形成することができる。

最後に、図１２〜図２２に図示した工程を経た半導体ウェハ１０を切断することによって、半導体装置（ウェハレベルＣＳＰ）が作製される。

本発明は、半導体装置の製造方法について広く適用可能である。

１０ 半導体ウェハ
１１ パッシベーション層
１２ シード層
１３ 再配線層
１４ バリア層
１７ 外部電極
１８ ポスト部
２０ 応力緩和層
２１ 再配線保護層
３０ 第１電極
３１、３２ 開口部
３３ 第２電極
４０ レジスト

Claims (3)

1. （１）応力緩和層を第１電極が形成された半導体ウェハの表面に形成する工程、
   （２）前記応力緩和層の一部を除去した開口部を形成し、前記半導体ウェハ表面の第１電極を露出させる工程、
   （３）前記第１電極と接続し、前記開口部を充填するポスト部を形成する工程、
   （４）外部電極と前記ポスト部を接続するための再配線層を前記応力緩和層の表面に形成する工程、
   （５）前記再配線層の表面に再配線保護層を形成する工程、
   （６）前記再配線保護層の一部を除去して、前記外部電極を形成するための第２電極を露出させる工程、
   （７）前記第２電極表面に前記外部電極を形成する工程
   を含む、半導体装置の製造方法。
2. ポスト部の形成方法が、無電解めっき法、メタルジェット法、スクリーン印刷法から選択される請求項１記載の半導体装置の製造方法。
3. ポスト部が、めっき銅、銅合金、はんだ、銀ペーストから選択される材料で形成される請求項１又は２記載の半導体装置の製造方法。

Images