JPH05190534A - 表面安定化方法 - Google Patents
表面安定化方法Info
- Publication number
- JPH05190534A JPH05190534A JP2318892A JP2318892A JPH05190534A JP H05190534 A JPH05190534 A JP H05190534A JP 2318892 A JP2318892 A JP 2318892A JP 2318892 A JP2318892 A JP 2318892A JP H05190534 A JPH05190534 A JP H05190534A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- film
- iii
- sulfur
- selenium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 良好な特性を有するＩＩＩ−Ｖ族化合物半導
体−絶縁膜界面を長期間維持できる表面安定化方法を提
供すること。 【構成】 ＩＩＩ−Ｖ族化合物半導体の表面安定化方法
において、該ＩＩＩ−Ｖ族化合物半導体を化学的洗浄法
により表面清浄化後、硫黄あるいはセレンのいずれかの
元素を含む化合物の非晶質膜を、物理蒸着法あるいは化
学堆積法により、該化合物半導体の表面に形成すること
を特徴とする表面安定化方法。
体−絶縁膜界面を長期間維持できる表面安定化方法を提
供すること。 【構成】 ＩＩＩ−Ｖ族化合物半導体の表面安定化方法
において、該ＩＩＩ−Ｖ族化合物半導体を化学的洗浄法
により表面清浄化後、硫黄あるいはセレンのいずれかの
元素を含む化合物の非晶質膜を、物理蒸着法あるいは化
学堆積法により、該化合物半導体の表面に形成すること
を特徴とする表面安定化方法。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＩＩ−Ｖ族化合物半
導体の表面安定化方法に関し、特に半導体表面を安定化
する絶縁膜（パッシベーション膜）の形成方法に関す
る。
導体の表面安定化方法に関し、特に半導体表面を安定化
する絶縁膜（パッシベーション膜）の形成方法に関す
る。
【０００２】
【従来の技術】ガリウムヒ素（ＧａＡｓ）に代表される
化合物半導体では、シリコンにおけるＭＯＳ構造と同等
のＭＩＳ構造は実現されていない。この理由は、化合物
半導体ではシリコンの場合と異なり、良好な特性を有す
る半導体−絶縁膜界面が得られないためである。上記の
問題点を解決するため、絶縁膜材質の改善、化学的表面
処理などによる化合物半導体のＭＩＳ構造特性改良の試
みがなされているが、いずれの方法も以下に述べる欠点
を有し、実用に供されていない。
化合物半導体では、シリコンにおけるＭＯＳ構造と同等
のＭＩＳ構造は実現されていない。この理由は、化合物
半導体ではシリコンの場合と異なり、良好な特性を有す
る半導体−絶縁膜界面が得られないためである。上記の
問題点を解決するため、絶縁膜材質の改善、化学的表面
処理などによる化合物半導体のＭＩＳ構造特性改良の試
みがなされているが、いずれの方法も以下に述べる欠点
を有し、実用に供されていない。
【０００３】
【発明が解決しようとする課題】絶縁膜にシリコン酸化
膜を用いる方法では、ＧａＡｓのＭＩＳ構造における絶
縁膜と半導体との境界で発生する電荷密度である界面準
位密度が１０13／ｃｍ2 ・ｅＶ程度で、シリコンと熱酸
化膜との界面の１０10／ｃｍ2 ・ｅＶに比較して三桁も
大きく、ＭＩＳＦＥＴを実現することは困難である。ま
た、酸化膜中の酸素が界面準位密度を増加するため、表
面保護膜としても好ましくない。絶縁膜としてシリコン
窒化膜を用いる方法もあるが、界面準位密度は２×１０
12／ｃｍ2 ・ｅＶ程度で、やはりＭＩＳ構造素子の実現
は難しい。
膜を用いる方法では、ＧａＡｓのＭＩＳ構造における絶
縁膜と半導体との境界で発生する電荷密度である界面準
位密度が１０13／ｃｍ2 ・ｅＶ程度で、シリコンと熱酸
化膜との界面の１０10／ｃｍ2 ・ｅＶに比較して三桁も
大きく、ＭＩＳＦＥＴを実現することは困難である。ま
た、酸化膜中の酸素が界面準位密度を増加するため、表
面保護膜としても好ましくない。絶縁膜としてシリコン
窒化膜を用いる方法もあるが、界面準位密度は２×１０
12／ｃｍ2 ・ｅＶ程度で、やはりＭＩＳ構造素子の実現
は難しい。
【０００４】一方、近年、化合物半導体を化学的に表面
処理することにより、界面準位密度を低減する試みがな
されている。この方法は硫化ナトリウム（Ｎａ2 Ｓ）あ
るいは硫化アンモニウム（（ＮＨ4 ）2 Ｓ）の溶液中に
化合物半導体を浸すもので、処理後の表面に形成される
硫黄分子層による半導体表面未結合手の終端がなされ、
これにより界面準位密度が減少するというものである。
しかしながら、この方法では表面に形成される硫黄分子
層の膜厚が極めて薄いために、容易に蒸発し、その結果
界面準位密度減少効果が持続しないという欠点がある。
化学的表面処理での効果の持続性の改善を狙い、硫化ア
ンモニウム処理表面をシリコン酸化膜で被覆する方法も
提案されているが、酸化膜中の酸素が半導体表面未結合
手を終端している硫黄に置き代わる反応が進行するた
め、これによる表面劣化がおこり、効果の持続性は改善
されていない。硫黄の代わりにセレンの分子層を表面に
形成する方法（セレン化カリウム溶液中浸漬）も提案さ
れているが、同様の問題を有する。本発明は上記の問題
点を解決すべく提案されたもので、その目的は界面準位
密度減少効果ならびにその持続性に優れたＩＩＩ−Ｖ族
化合物半導体の表面安定化方法を提供することにある。
処理することにより、界面準位密度を低減する試みがな
されている。この方法は硫化ナトリウム（Ｎａ2 Ｓ）あ
るいは硫化アンモニウム（（ＮＨ4 ）2 Ｓ）の溶液中に
化合物半導体を浸すもので、処理後の表面に形成される
硫黄分子層による半導体表面未結合手の終端がなされ、
これにより界面準位密度が減少するというものである。
しかしながら、この方法では表面に形成される硫黄分子
層の膜厚が極めて薄いために、容易に蒸発し、その結果
界面準位密度減少効果が持続しないという欠点がある。
化学的表面処理での効果の持続性の改善を狙い、硫化ア
ンモニウム処理表面をシリコン酸化膜で被覆する方法も
提案されているが、酸化膜中の酸素が半導体表面未結合
手を終端している硫黄に置き代わる反応が進行するた
め、これによる表面劣化がおこり、効果の持続性は改善
されていない。硫黄の代わりにセレンの分子層を表面に
形成する方法（セレン化カリウム溶液中浸漬）も提案さ
れているが、同様の問題を有する。本発明は上記の問題
点を解決すべく提案されたもので、その目的は界面準位
密度減少効果ならびにその持続性に優れたＩＩＩ−Ｖ族
化合物半導体の表面安定化方法を提供することにある。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
め、本発明はＩＩＩ−Ｖ族化合物半導体の表面安定化方
法において、該ＩＩＩ−Ｖ族化合物半導体を化学的洗浄
法あるいはドライプロセスにより表面清浄化後、硫黄あ
るいはセレン単体あるいはこれらのいずれかの元素を含
む化合物の非晶質膜を、物理蒸着法あるいは化学堆積法
により、該化合物半導体の表面に形成することを特徴と
する表面安定化方法を発明の要旨とするものである。
め、本発明はＩＩＩ−Ｖ族化合物半導体の表面安定化方
法において、該ＩＩＩ−Ｖ族化合物半導体を化学的洗浄
法あるいはドライプロセスにより表面清浄化後、硫黄あ
るいはセレン単体あるいはこれらのいずれかの元素を含
む化合物の非晶質膜を、物理蒸着法あるいは化学堆積法
により、該化合物半導体の表面に形成することを特徴と
する表面安定化方法を発明の要旨とするものである。
【０００６】
【作用】本発明は、ＩＩＩ−Ｖ族化合物半導体を化学的
洗浄法あるいはドライプロセスにより表面清浄化後、硫
黄あるいはセレン単体あるいはこれらのいずれかの元素
を含む化合物の非晶質膜を、物理蒸着法あるいは化学堆
積法により、該化合物半導体の表面に形成することによ
って、良好な特性を有するＩＩＩ−Ｖ族化合物半導体−
絶縁膜界面を長期間維持できる。
洗浄法あるいはドライプロセスにより表面清浄化後、硫
黄あるいはセレン単体あるいはこれらのいずれかの元素
を含む化合物の非晶質膜を、物理蒸着法あるいは化学堆
積法により、該化合物半導体の表面に形成することによ
って、良好な特性を有するＩＩＩ−Ｖ族化合物半導体−
絶縁膜界面を長期間維持できる。
【０００７】
【実施例】次に本発明の実施例について説明する。な
お、実施例は例示であって、本発明の精神を逸脱しない
範囲で、種々の変更あるいは改良を行い得ることは言う
までもない。つぎに、本発明の第一の実施例について説
明する。裏面にオーミック電極形成済みのｎ型ＧａＡｓ
基板（キャリア濃度３×１０17／ｃｍ3 ）の表面層をエ
ッチング（硫酸：過酸化水素：水＝１：１：１００）に
より４５０Å除去した。次に、表面清浄化のため、塩酸
中に浸漬し、酸化膜除去を行った。その後、物理蒸着法
の一つである真空蒸着法により、１×１０-6Ｔｏｒｒ以
下のバックグランドの圧力に到達後、絶縁性を有する
（抵抗率：１０15Ω・ｃｍ）硫化物の一つである三硫化
ヒ素（Ａｓ2 Ｓ3 ）非晶質膜の蒸着（厚さ８５０Å）を
行った。蒸着時の基板温度は室温であり、また蒸着源に
は粉末三硫化ヒ素を用いた。さらに、ドット状のＡｌ電
極を形成することにより、ＭＩＳダイオードを作製し
た。
お、実施例は例示であって、本発明の精神を逸脱しない
範囲で、種々の変更あるいは改良を行い得ることは言う
までもない。つぎに、本発明の第一の実施例について説
明する。裏面にオーミック電極形成済みのｎ型ＧａＡｓ
基板（キャリア濃度３×１０17／ｃｍ3 ）の表面層をエ
ッチング（硫酸：過酸化水素：水＝１：１：１００）に
より４５０Å除去した。次に、表面清浄化のため、塩酸
中に浸漬し、酸化膜除去を行った。その後、物理蒸着法
の一つである真空蒸着法により、１×１０-6Ｔｏｒｒ以
下のバックグランドの圧力に到達後、絶縁性を有する
（抵抗率：１０15Ω・ｃｍ）硫化物の一つである三硫化
ヒ素（Ａｓ2 Ｓ3 ）非晶質膜の蒸着（厚さ８５０Å）を
行った。蒸着時の基板温度は室温であり、また蒸着源に
は粉末三硫化ヒ素を用いた。さらに、ドット状のＡｌ電
極を形成することにより、ＭＩＳダイオードを作製し
た。
【０００８】図１はターマン法により解析したＭＩＳダ
イオードの界面準位密度分布である。図において、Ａ曲
線は本発明の場合、Ｂ曲線はシリコン窒化膜の場合、Ｃ
曲線はシリコン酸化膜の場合を示す。界面準位密度は最
小で７×１０11／ｃｍ2 ・ｅＶで、シリコン酸化膜に比
較して一桁以上、またシリコン窒化膜の場合の１／３と
なっている。６０日経過後のＭＩＳダイオードＣ−Ｖ特
性には全く変化は見られず、また界面準位密度分布も変
化しないという結果が得られており、良好な特性を有す
る半導体−絶縁膜界面が長期間にわたり保たれている。
イオードの界面準位密度分布である。図において、Ａ曲
線は本発明の場合、Ｂ曲線はシリコン窒化膜の場合、Ｃ
曲線はシリコン酸化膜の場合を示す。界面準位密度は最
小で７×１０11／ｃｍ2 ・ｅＶで、シリコン酸化膜に比
較して一桁以上、またシリコン窒化膜の場合の１／３と
なっている。６０日経過後のＭＩＳダイオードＣ−Ｖ特
性には全く変化は見られず、また界面準位密度分布も変
化しないという結果が得られており、良好な特性を有す
る半導体−絶縁膜界面が長期間にわたり保たれている。
【０００９】図２は周波数１ＭＨｚ、電圧掃引速度５０
ｍＶ／ｓにおけるＭＩＳダイオードのＣ−Ｖ特性であ
る。Ｃ−Ｖ特性の理論値との一致は良い。またヒステリ
シスも少なく、膜中の可動イオン、トラップが少ないこ
とがわかる。以上のように本発明の方法によれば、絶縁
膜にＧａＡｓ表面の未結合手を終端するＳを含むため、
従来のシリコン酸化膜、窒化膜に比較して低い界面準位
密度を実現できる。また、保護膜中にＧａＡｓ表面を劣
化させる酸素を含まないため、界面準位密度減少効果を
長期間持続できる。さらに、膜形成を室温で行えるた
め、パッシベーション膜として使用する場合に、既存素
子の特性を劣化させないという特長も有する。
ｍＶ／ｓにおけるＭＩＳダイオードのＣ−Ｖ特性であ
る。Ｃ−Ｖ特性の理論値との一致は良い。またヒステリ
シスも少なく、膜中の可動イオン、トラップが少ないこ
とがわかる。以上のように本発明の方法によれば、絶縁
膜にＧａＡｓ表面の未結合手を終端するＳを含むため、
従来のシリコン酸化膜、窒化膜に比較して低い界面準位
密度を実現できる。また、保護膜中にＧａＡｓ表面を劣
化させる酸素を含まないため、界面準位密度減少効果を
長期間持続できる。さらに、膜形成を室温で行えるた
め、パッシベーション膜として使用する場合に、既存素
子の特性を劣化させないという特長も有する。
【００１０】次に本発明の第二の実施例について説明す
る。ｎ型ＧａＡｓ基板（キャリア濃度３×１０17／ｃｍ
3 ）の表面層をエッチング（硫酸：過酸化水素：水＝
１：１：１００）により４５０Å除去した。その後、化
学堆積法の一つである有機金属熱分解気相成長（ＭＯＣ
ＶＤ）装置内に試料を入れ、表面清浄化のため、６８０
℃１０分の熱処理により、表面酸化膜除去を行った。次
に、絶縁性を有する（抵抗率：１０12Ω・ｃｍ）三セレ
ン化ヒ素膜（Ａｓ2 Ｓｅ3 ）を表面に形成するため、ア
ルシンガス（ＡｓＨ3 ）ならびにセレン化水素ガス（Ｈ
2 Ｓｅ）を基板温度３５０℃で３０分間供給を行い、表
面に厚さ８００Åの非晶質膜を形成した。さらに、試料
をＭＯＣＶＤ装置より取り出し、表面へのＡｌドット電
極ならびにオーミック電極の形成を行い、ＭＩＳダイオ
ードを作製した。ＭＩＳ特性を調べた結果、本発明の第
一の実施例の場合と同程度の良好な特性が得られた。
る。ｎ型ＧａＡｓ基板（キャリア濃度３×１０17／ｃｍ
3 ）の表面層をエッチング（硫酸：過酸化水素：水＝
１：１：１００）により４５０Å除去した。その後、化
学堆積法の一つである有機金属熱分解気相成長（ＭＯＣ
ＶＤ）装置内に試料を入れ、表面清浄化のため、６８０
℃１０分の熱処理により、表面酸化膜除去を行った。次
に、絶縁性を有する（抵抗率：１０12Ω・ｃｍ）三セレ
ン化ヒ素膜（Ａｓ2 Ｓｅ3 ）を表面に形成するため、ア
ルシンガス（ＡｓＨ3 ）ならびにセレン化水素ガス（Ｈ
2 Ｓｅ）を基板温度３５０℃で３０分間供給を行い、表
面に厚さ８００Åの非晶質膜を形成した。さらに、試料
をＭＯＣＶＤ装置より取り出し、表面へのＡｌドット電
極ならびにオーミック電極の形成を行い、ＭＩＳダイオ
ードを作製した。ＭＩＳ特性を調べた結果、本発明の第
一の実施例の場合と同程度の良好な特性が得られた。
【００１１】上記実施例は、いずれも硫黄あるいはセレ
ンを含む化合物の非晶質膜をＧａＡｓ表面に用いた場合
の例であるが、硫黄あるいはセレン単体元素の膜を用い
ても全く同様の効果を得られることは、これらの元素が
表面未結合手を終端する作用を有することから明らかで
ある。ただ、硫黄の場合は、通常のシリコンデバイスで
用いられているような保護膜を、その用途に応じてデバ
イス形成後適宜形成する必要がある。また、硫黄および
セレン元素はＧａＡｓ以外のＩＩＩ−Ｖ族化合物半導体
に対しても同様の効果をもたらすことが化学処理の結果
より知られており、本方法を他のＩＩＩ−Ｖ族化合物半
導体に対しても同様に適用できることは言うまでもな
い。また、本発明においては、表面清浄化をドライプロ
セスによって行うこともできるものである。
ンを含む化合物の非晶質膜をＧａＡｓ表面に用いた場合
の例であるが、硫黄あるいはセレン単体元素の膜を用い
ても全く同様の効果を得られることは、これらの元素が
表面未結合手を終端する作用を有することから明らかで
ある。ただ、硫黄の場合は、通常のシリコンデバイスで
用いられているような保護膜を、その用途に応じてデバ
イス形成後適宜形成する必要がある。また、硫黄および
セレン元素はＧａＡｓ以外のＩＩＩ−Ｖ族化合物半導体
に対しても同様の効果をもたらすことが化学処理の結果
より知られており、本方法を他のＩＩＩ−Ｖ族化合物半
導体に対しても同様に適用できることは言うまでもな
い。また、本発明においては、表面清浄化をドライプロ
セスによって行うこともできるものである。
【００１２】
【発明の効果】以上述べたように、本発明によれば、Ｉ
ＩＩ−Ｖ族化合物半導体を化学的洗浄法あるいはドライ
プロセスにより表面清浄化後、硫黄あるいはセレン単体
またはこれらのいずれかの元素を含む化合物の非晶質膜
を、物理蒸着法あるいは化学堆積法により、該化合物半
導体の表面に形成することにより、良好な特性を有する
ＩＩＩ−Ｖ族化合物半導体−絶縁膜界面を長期間維持で
きるものである。ＩＩＩ−Ｖ族化合物半導体を用いたＭ
ＩＳ構造素子の絶縁膜あるいはバイポーラ素子、ＭＥＳ
ＦＥＴ素子のパッシベーション膜を形成する上で、本発
明は極めて有用である。
ＩＩ−Ｖ族化合物半導体を化学的洗浄法あるいはドライ
プロセスにより表面清浄化後、硫黄あるいはセレン単体
またはこれらのいずれかの元素を含む化合物の非晶質膜
を、物理蒸着法あるいは化学堆積法により、該化合物半
導体の表面に形成することにより、良好な特性を有する
ＩＩＩ−Ｖ族化合物半導体−絶縁膜界面を長期間維持で
きるものである。ＩＩＩ−Ｖ族化合物半導体を用いたＭ
ＩＳ構造素子の絶縁膜あるいはバイポーラ素子、ＭＥＳ
ＦＥＴ素子のパッシベーション膜を形成する上で、本発
明は極めて有用である。
【図１】本発明の第一の実施例を説明するためのＧａＡ
ｓ半導体−絶縁膜界面の界面準位密度分布を示す図であ
る。
ｓ半導体−絶縁膜界面の界面準位密度分布を示す図であ
る。
【図２】本発明によるＧａＡｓＭＩＳダイオードのＣ−
Ｖ特性を示す図である。
Ｖ特性を示す図である。
Claims (3)
- 【請求項１】 ＩＩＩ−Ｖ族化合物半導体の表面安定化
方法において、該ＩＩＩ−Ｖ族化合物半導体を化学的洗
浄法により表面清浄化後、硫黄あるいはセレンのいずれ
かの元素を含む化合物の非晶質膜を、物理蒸着法あるい
は化学堆積法により、該化合物半導体の表面に形成する
ことを特徴とする表面安定化方法。 - 【請求項２】 硫黄あるいはセレンのいずれかの元素を
含む化合物の非晶質膜の代わりに、硫黄あるいはセレン
単体の非晶質膜を用いることを特徴とする請求項１記載
の表面安定化方法。 - 【請求項３】 表面清浄化をドライプロセスにより行う
ことを特徴とする請求項１または２記載の表面安定化方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2318892A JPH05190534A (ja) | 1992-01-13 | 1992-01-13 | 表面安定化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2318892A JPH05190534A (ja) | 1992-01-13 | 1992-01-13 | 表面安定化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05190534A true JPH05190534A (ja) | 1993-07-30 |
Family
ID=12103686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2318892A Pending JPH05190534A (ja) | 1992-01-13 | 1992-01-13 | 表面安定化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05190534A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017108077A (ja) * | 2015-12-11 | 2017-06-15 | 旭化成エレクトロニクス株式会社 | ホールセンサ及びその製造方法 |
-
1992
- 1992-01-13 JP JP2318892A patent/JPH05190534A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017108077A (ja) * | 2015-12-11 | 2017-06-15 | 旭化成エレクトロニクス株式会社 | ホールセンサ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1283490C (en) | Method for passivating a compound semiconductor surface and device having improved semiconductor- insulator interface | |
| US7521376B2 (en) | Method of forming a semiconductor structure using a non-oxygen chalcogen passivation treatment | |
| US4751201A (en) | Passivation of gallium arsenide devices with sodium sulfide | |
| KR950007956B1 (ko) | Mis 구조전극의 형성방법 | |
| CN114256065A (zh) | SiC MOSFET器件的栅氧化层的制作方法 | |
| JPH0718011B2 (ja) | ＳｉＯ２の付着方法 | |
| US4751200A (en) | Passivation of gallium arsenide surfaces with sodium sulfide | |
| JP2764049B2 (ja) | 化合物半導体装置の製造方法、化合物半導体装置及び電界効果トランジスタ | |
| US5086321A (en) | Unpinned oxide-compound semiconductor structures and method of forming same | |
| US4843037A (en) | Passivation of indium gallium arsenide surfaces | |
| Remashan et al. | Stable gallium arsenide MIS capacitors and MIS field effect transistors by (NH/sub 4/)/sub 2/S/sub x/treatment and hydrogenation using plasma deposited silicon nitride gate insulator | |
| JPH05190534A (ja) | 表面安定化方法 | |
| WO2012027987A1 (zh) | 锗基器件表面处理方法 | |
| JP2775117B2 (ja) | 保護膜形成方法 | |
| WO2002012598A1 (en) | Epitaxial wafer apparatus | |
| US5366934A (en) | Method for sulfide surface passivation | |
| JPH0766924B2 (ja) | ポリエミッタ構造およびその製造方法 | |
| CN115602540B (zh) | 一种增强型GaN功率器件的制造方法 | |
| JP3126890B2 (ja) | Ｍｉｓ構造を有する半導体装置及びその製造方法 | |
| JPS58114463A (ja) | 化合物半導体装置の製造方法 | |
| KR940001021B1 (ko) | P형 도전성 게이트전극을 갖춘 mos구조의 반도체장치 및 그 제조방법 | |
| JPS6362094B2 (ja) | ||
| JP2906794B2 (ja) | 絶縁膜付きウェハの製造方法及び絶縁膜付きウェハ | |
| JPH04236424A (ja) | 絶縁膜付き半導体ウェハ及びその製造方法 | |
| JPH02260433A (ja) | 化合物半導体装置製造方法 |